JP5052620B2 - 製造可能性プロセスのための閉ループを設計するための方法、およびコンピュータ・プログラム - Google Patents

Description

本発明は、集積回路の製造、およびウェハ上に集積回路を製造するためのリソグラフィ法に関する。とりわけ、本発明は、集積回路製造のためのリソグラフィ・マスクの設計および製造、ならびに、製造可能性（manufacturability）についてマスク設計を最適化するための方法に関する。

集積回路は、通常、光学リソグラフィ技法によって製造され、この技法では、エネルギー・ビームが、フォトマスク上の集積回路イメージまたはパターン（すなわち、マスクまたはレチクル）を、半導体ウェハ基板上の感光性レジストに送り、基板上に重ねられた複数層のパターン化材料として形成（すなわち、プリントまたは転写）される。基板上に形成されるパターン化層のそれぞれについて、１つまたは複数のマスクが存在し、ウェハ上のプリント・パターンを形成するために使用することができる。パターンは通常、マスク上に多角形として表される。しかしながら、ウェハ上に転写またはイメージ化されるマスクの多角形は、当分野で周知のように、様々な光学的効果により、ウェハにマスク・パターンを転写するリソグラフィ・プロセス中に平滑化および歪曲化されることになる。したがって回路設計者は、リソグラフィ・プロセスの特徴ならびに機能および性能要件を考慮に入れながら、回路レイアウトを設計することが望ましい。

リソグラフィ・プロセスを使用して集積回路を製造するプロセスは、一般に、図１〜図３を参照しながら理解することができる。

図１を参照すると、回路設計プロセス流れ１０の間に、望ましい回路レイアウト・レベルに対応する初期マスク・レイアウト１５のための多角形を準備するために、回路設計者は設計規則のセット１１を組み込むことになる。規則１１は、たとえば２次元基準のルックアップ・テーブルとしてあらわすことが可能であり、オーバレイ許容範囲、限界寸法（ＣＤ）、多角形状間の最小および最大間隔などの、要件に関する基準を含むことができる。オプションで、この規則は、望ましい設計形状周囲の許容範囲帯に関して表すことができる。設計者は、通常は多角形状の２次元レイアウトを備える初期回路レイアウト１５に達するように、回路論理１２の要件と設計規則１１とを組み合わせる。設計規則１１は、通常、回路素子の性能および電気的特徴に関する許容範囲および制約ならびに他の基準、ならびに、たとえばリソグラフィ・プロセスおよびオーバレイ許容範囲などに関する、製造可能性規則を含む。初期マスク・レイアウトには、通常、回路レイアウト１５によって提供されるものと同じ多角形レイアウトが割り当てられる。典型的には、初期マスク・レイアウト１５は、たとえば製造工場（foundry）またはＦＡＢで、リソグラファへの入力として提供されることになる、データ・セットとして書き出される。マスク・レイアウト・データ・セットを書き出すプロセスは、しばしばテープアウト１７と呼ばれ、テープアウト・データ・セットは、製造工場のリソグラフィ技術者によるさらなる分析および修正２０のための入力として、製造工場へ送信することができる。

フォトマスク上の回路イメージは、一部には、フォトマスクを通過する伝送エネルギーと遮断エネルギーとの間の光学的効果により、基板上で精密に再生できない可能性がある。図２を参照すると、マスクの製造に先立ち、初期設計レイアウト１５は、通常、こうした光学的効果を反映するために修正される。実際の修正済みマスク・レイアウト２５を形成するために、初期マスク設計１５を修正するプロセス２０は、光学近接補正（optical proximity correction）（ＯＰＣ）２９による修正を含むことが可能であり、オプションで、解像度向上技法（ＲＥＴ）を含むことが可能である。マスク・レイアウトの修正プロセスは、一般に、データ準備（すなわち、「Ｄａｔａ−Ｐｒｅｐ」）２０と呼ばれる。光学近接補正（ＯＰＣ）２９は、最先端技術の集積回路製造プログラムによって課せられるイメージ・サイズ制御要件を満たすために必要な、主要な可能化解像度向上技法として採用されてきた。ＯＰＣ ２９は、本来、系統的かつ安定的誤差を補償するための、フォトマスク・パターンの意図的かつ事前対応的な歪みである。ＯＰＣは、一般に、規則ベースまたはモデル・ベースとして分類される。規則ベースＯＰＣは、補正可能なイメージング誤差を決定すること、適切なフォトマスク補償を計算すること、および、計算された補償を最終的にフォトマスク・レイアウトに直接適用することによって、実行される。

モデル・ベースＯＰＣ（ＭＢＯＰＣ）は、リソグラフィ・プロセスを表す数学的モデル２１におけるイメージング特徴をキャプチャすること、ならびに、調査中のマスク・パターンによって投影されることになる予測されるオンウェハ（on-wafer）回路イメージを計算し、シミュレートされたイメージ輪郭配置とオリジナル・マスク・パターンの配置とを比較し、所望のオンウェハ・ターゲット・パターン２３に対してシミュレートされたイメージの好適な一致が得られるまで、指定された許容範囲および他のマスク・レイアウト規則２４内で、マスク・パターンを繰り返し調節することの、概念に基づく。マスク・レイアウト規則２４は、通常は回路レイアウトの設計中（たとえば図１）に適用されることのない、マスク・ハウス要件に関する製造可能性規則を含むことができる。通常、オンウェハ・ターゲット・パターン２３は、設計者がウェハ上にプリントしようと意図する内容を表す、初期設計レイアウト１５と同じ多角形レイアウトを有することに留意されたい。ＭＢＯＰＣはプリント・イメージ中に結果としてより高い忠実度を生じさせるが、ＭＢＯＰＣを使用するためには、規則ベースＯＰＣよりもかなり大量の計算リソースが必要である。

既存の光学リソグラフィ・ツールは、現在、１９３ｎｍ波長のレーザ照射を採用する。所与の波長の照射エネルギーでは、リソグラフィ・プロセスの解像度、すなわち言い換えれば、確実にイメージング可能な最小寸法ρは、通常、以下のレイリー・スケーリング式で表され、

上式で、λは光源の波長であり、ＮＡ（開口数）はレンズによって集めることが可能な光量の尺度であり、いわゆるｋ係数ｋは、抵抗特性または拡張マスクの使用などの波長または開口数以外のリソグラフィ・プロセスの態様を表す。典型的なｋ係数値は、約０．７から０．４までの範囲である。しかしながら、解像度支援フィーチャ（ＳＲＡＦ）、交番位相シフト・マスク（ａｌｔＰＳＭ）などの、様々な解像度向上技術（ＲＥＴ）を使用することによって、ｋ係数を低下させ、リソグラフィ・プロセスの解像度を向上させることができる。ＲＥＴがＭＢＯＰＣと共に、さらにＭＢＯＰＣに加えて使用される場合、既存の光学リソグラフィ・ツールを使用して、９０ｎｍから４５ｎｍまたはそれよりも小さい、かなり小さなフィーチャ・サイズがプリントされている。

現在実施されているようにＲＥＴと共にモデル・ベースＯＰＣを使用する場合、通常、以下の５つの主要な多角形データ・セットが含まれる。
１）設計者によってレイアウトされたような回路設計１５の多角形レンダリングを含む、ＭＢＯＰＣへの入力として使用される初期マスク・レイアウト１５。
２）支援フィーチャまたは交番位相形状などの、解像度向上技法（ＲＥＴ）用に修正された初期入力マスク・レイアウトである、ＲＥＴレイアウト。
３）所望のオンウェハ多角形、すなわち、所望の歩留まりを得るためにウェハ上で必要な内容を記述する、ウェハ・ターゲット２３。通常、ウェハ・ターゲット２３は、レイアウトにおいて、初期マスクまたは回路設計レイアウト１５と等価である。
４）イメージ・プロセスの数学的モデルでマスク・レイアウトを畳み込むことによって生成される、予測されるオンウェハ多角形である、シミュレートされた輪郭。
５）フォトマスク上に配置されることになる多角形を記述するＯＰＣ反復の出力である、修正済みまたは暫定のマスク・レイアウト２５。

モデル・ベースＯＰＣは、以下を含む反復最適化プロセスである。
ｉ）通常、ＲＥＴレイアウトを形成するために修正された、初期マスク・レイアウト１５のシミュレートされた輪郭を生成すること。
ｉｉ）シミュレートされた輪郭とウェハ・ターゲット２３とを比較すること。
ｉｉｉ）シミュレートされた輪郭とウェハ・ターゲット２３との間のオフセットを補償するためにＲＥＴレイアウトを調節し、それによってマスク・レイアウト２５の第１の推定値を生成すること。
ｉｖ）１回の反復から次の反復用の入力として暫定マスク・レイアウト２５を使用し、このプロセスを反復すること。

このサイクルは、シミュレートされた輪郭とウェハ・ターゲット２３との間のオフセットが受け入れ可能値となるまで、または最大反復回数に達するまで、反復される。最終反復の出力が、マスク・ハウスに送信される実際のマスク・レイアウト２５になる。

一般的に適用される簡略化は、初期入力マスク・レイアウト１５がウェハ・ターゲット２３と等しくなるものと想定されることである。

修正済みマスク・レイアウト２５は、その後、製造のために、マスク・ハウス、あるいは製造工場またはＦＡＢ、またはその両方に送信することができる。しかしながら図３を参照すると、マスクが構築される前に、修正済みマスク・レイアウト２５には、通常、マスク・ハウスの要件および機能の従ってマスクの製造可能性を検証し、集積回路が製造されることになる特定ＦＡＢの詳細なリソグラフィ・プロセスに基づいてマスクのプリント可能性を検証する、他の検証手順３０が施される。マスクは、ＦＡＢあるいはマスク・ハウスまたはその両方によって提供される、詳細なプロセス・モデル３３、ならびに、製造可能性規則あるいはプリント可能性規則またはその両方３４などの、様々な形で提供することが可能な製造可能性およびプリント可能性基準に従って、誤差がチェックされる（ブロック３１）。修正済みマスク・レイアウト２５は、使用されることになる特定リソグラフィ・プロセスに関する歩留まり障害のリスクを許容できないほど増加させる可能性がある、規則違反またはプリント可能性誤差について検査される３１。修正済みマスク２５がプリント可能性および製造可能性の基準に合格した（すなわち、ブロック３７で誤差が見つからない）場合、マスクを構築することができる（ブロック３５）。しかしながら、マスク誤差が見つかった場合、マスクは、図２のデータ準備手順２０などのようにさらに修正しなければならない可能性、または場合によって、図１の手順１０などのように再設計しなければならない可能性がある。

さらに最近では、設計段階で製造可能性およびプリント可能性を保証するように、マスク・レイアウトが設計されることが提案されてきた。図４を参照すると、この手順、いわゆる製造に関する設計（ＤｆＭ）４０は、図１の基本設計フロー１０の修正である。設計規則１１および回路論理１２は、基本設計フロー１０の場合と同様（図１を参照）、入力として提供されるが、ＲＥＴ形状を含む可能性がある、結果として生じるマスク・レイアウト４２は、モデル・ベースのレイアウト最適化手順１４０によって修正される。モデル・ベースの修正１４０は、指定された許容範囲およびマスク・レイアウト規則４１と共に、入力としてウェハ・ターゲット４３を取り、初期プロセス・モデル４４を使用して、プロセス・モデル４４を使用してイメージ４７をシミュレートすることを含む。前述のように、しばしばウェハ・ターゲット４３は、初期回路またはマスク設計レイアウト１５と同じ多角形レイアウトを有する。シミュレートされた輪郭が設計者に提示され、それによって、より好ましいウェア形状を取得するために、自分のレイアウト形状を調節することができるようになる。これは、たとえば、ＲＥＴを手動でレイアウト４２に適用すること、ＯＰＣを実行すること、およびその後、設計者に提示するための輪郭帯を生成するためにプロセス・ウィンドウ・モデル４４（すなわち、プロセス変形を認識しているモデル）を使用することによって、実行可能である。別の方法として、プロセス・モデル４４は、入力レイアウト、ＲＥＴレイアウト、マスク・レイアウトから、シミュレートされた輪郭帯への形状変換の全シーケンスを妥当な精度で記述する、コンパクト・モデルを備えることができる。ほとんどの場合、生成された輪郭は寸法障害について評価され、すなわち、マスク検証３０（図３）と同様の、レイアウト検証４９が行われ、レイアウト修正を促進するために誤差マーカが設計者に提示される。誤差が見つからない（ブロック４８で誤差がない）場合、修正済みレイアウトのテープアウト４５が実行可能であり、修正済みレイアウトを備えるデータ・セットが製造工場に転送され、入力の初期マスク・レイアウト１５（図２）として、データ準備サイクル２０（図２）に入る。したがって望ましくは、製造工場のＲＥＴ／ＯＰＣ分析２０に送信されるモデル・ベースのレイアウト最適化１４０の出力は、より少ないプリント可能性誤差または製造可能性誤差を示すか、またはこれらを示さないものであるべきである。

しかしながら、この手法にはいくつかの欠点がある。

第１に、リソグラフィ・プロセスおよびウェハ・エッチング・プロセスならびにチップ設計の開発は、通常、最低でも約６ヶ月から５年またはそれ以上の期間にわたって、同時に実行される。この開発期間により、事実上、チップ設計中に、ＲＥＴおよびＯＰＣソリューションの正確な記述ならびに正確なプロセス・ウィンドウ・モデルを設計者に与えることが不可能となる。パターン化プロセスについての正確な見識を有するという仮定の下に作業しながら、設計者に、不正確なモデルおよびＲＥＴ／ＯＰＣソリューションに対するレイアウトを最適化させることは、破滅的障害につながる可能性があり、製造可能性を良好にするのではなく、最悪にすることになる。

第２に、モデル・ベースのレイアウト最適化の主要な顧客は、外部の製造工場で製造されることになるチップを設計する、工場を持たない設計会社（fabless design house）である。これらの工場を持たない設計会社に対する主な要件は、製造工場のポータビリティを維持すること（すなわち、１つの製造工場から競合する製造工場へとビジネスを移動できること）、さらには、自社製品を複数の製造工場へ同時にアウトソーシングすることである。モデル・ベースのレイアウト最適化を成功させることは、特定製造工場のＲＥＴ／ＯＰＣおよびイメージング・ソリューションの詳細かつ正確なモデルに基づくため、基本的に、最適化されたレイアウトを特定製造工場にリンクさせる。したがって、個々の製造工場それぞれについての詳細なプロセス・モデルを使用してモデル・ベースのレイアウト最適化を実行することは非現実的である。複数の製造工場に関する最悪のケースのプリント可能性障害を記述する、最小共通分母のモデルを使用する代替のソリューションは極端に保守的であり、工場を持たないビジネスに関して協働または競争する複数の製造工場にとっては特に重要である、非競合的レイアウト密度を生じさせることになる。

第３に、設計者がシミュレーション・フィードバックに基づいてオリジナル・レイアウトを操作する場合、設計者は、新しい多角形セットを効果的に導入しており、すなわち、最適化されたレイアウトはもはやオリジナルの設計者の意図を表しておらず、モデル・ベースの最適化を合格させるためには、オリジナルの所期のレイアウトに対して設計者が何を実行しなければならなかったかを表している。この操作済みレイアウトがＲＥＴ／ＩＯＣフローへの入力レイアウトとして導入される場合、設計者の意図を超える多角形の複雑さおよび不確実さが追加されることにより、製造可能性リスクが導入されることになり、ＤｆＭが達成しようとするものと正反対の効果を有する可能性がある。

これまで、ウェハ・ターゲットをウェハ・ターゲット帯に置き換えること、およびシミュレートされた輪郭をシミュレートされた輪郭帯に置き換えることによって、通常の不可避のプロセス変化の反映を試みる、ＯＰＣアプリケーションの修正について提案してきた。反復的な最適化プロセスは依然として同じであるが、ウェハ・ターゲット帯は、回路歩留まりに必要な形状許容範囲の理解に基づく設計者によって、あるいは、設計規則マニュアルで伝えられる許容範囲を適用することによる入力レイアウトからのＯＰＣツールによって、生成される必要がある。こうしたＯＰＣに対する修正は、プロセス・ウィンドウＯＰＣ（ＰＷＯＰＣ）と呼ばれており、ＰＷＯＰＣは、戦略的な製造可能性に関する設計（ＤｆＭ）ソリューションの主な構成要素として提案されてきた。

しかしながら、ＤｆＭを使用するＰＷＯＰＣの実施には、以下のような問題点がある。第１に、設計者によって生成されるウェハ・ターゲット帯は、使用可能なプロセス機能をまったく認識しておらず、すなわち、設計者はそれらがどのようになるかは知っているが、すべてのレイアウト状況において何を求めることが妥当であるかを伝えることはできない。第２に、ＯＰＣアプリケーションによって生成されるウェハ・ターゲット帯は、設計者のニーズを認識しておらず、すなわちこの時点で、プロセス制限は良く知られているが、受け入れ可能な許容範囲は知られていない。第３に、いずれのケースでもウェハ・ターゲット帯の生成は規則ベースであり、すなわち、所望のウェハ・ターゲット帯に対する直線近似（rectilinear approximation）を生成するために、一連のサイズ決定動作およびブールが実行される。複雑な規則セットを介してレイアウトを確実に操作することにおける課題点により、第一にモデル・ベースのＯＰＣが実施され、こうした規則ベースの動作に対する依存性の再確立は実質上後退し、かなりの歩留まりリスクが発生することになる。

上記に鑑み、前述の問題点を回避し、複数の製造工場でのマスク検証中に、プリント可能性誤差あるいは製造可能性誤差またはその両方を最小限にするかまたは回避するマスク設計を提供し、工場を持たない設計に好適な効率的な設計プロセスを提供する、ソリューションを製造するための設計が求められている。

米国特許第６５７８１９０号明細書

従来技術の問題点および課題点に留意すると、本発明の目的は、集積回路用のリソグラフィ・マスクを設計および製造するために改善された方法を提供することである。

本発明の他の目的は、マスク最適化段階中に、設計者の制約が満たされることを保証する方法を提供することである。

本発明の他の目的は、設計規則に合致し、マスク検証後にレイアウトの再設計を必要としない、データ準備方法を提供することである。

本発明の他の目的は、設計をカスタマイズする必要なしに、マスク・ハウス向けに最適化可能な製造可能性を保証する、より効率的なマスク設計プロセスを提供することである。

本発明は、プロセス・モデルによってシミュレートされたイメージ輪郭によって設計制約が満たされるまで、プロセス・モデルを使用して設計レイアウトが最適化される、集積回路を設計する方法を提供する。設計段階で使用されるプロセス・モデルは、データ準備中にリソグラフィ・マスク・レイアウトの準備で使用されるリソグラフィ・モデルと同様に正確である必要はない。結果として生じるイメージ輪郭は、修正され、最適化された設計レイアウトと共にデータ準備プロセスに含められ、ここでマスク・レイアウトは、たとえばＲＥＴおよびＯＰＣを含む、リソグラフィ・プロセス・モデルを使用して最適化される。マスク・レイアウト最適化は、リソグラフィ・プロセス・モデルによってシミュレートされたイメージを設計段階中に生成されたイメージ輪郭と突き合せ、これにより、設計者によって指定された設計および製造可能性制約が、最適化されたマスク・レイアウトによって満たされることが保証される。

本発明の一態様によれば、
１つまたは複数の設計許容範囲を提供するステップと、
レイアウトを提供するステップと、
第１のプロセス・モデルを提供するステップと、
第１のイメージ輪郭が１つまたは複数の設計許容範囲を満たすように、第１の修正済みレイアウトを形成するためにレイアウトを修正するステップであって、第１のイメージ輪郭が、第１のプロセス・モデルを使用して決定された第１の修正済みレイアウトに対応する、修正するステップと、
第２のプロセス・モデルを提供するステップと、
第２のイメージ輪郭が第１のイメージ輪郭とほぼ一致するように、第２の修正済みレイアウトを形成するために第１の修正済みレイアウトを修正するステップであって、第２のイメージ輪郭が、第２のプロセス・モデルによって決定された第２の修正済みレイアウトに対応する、修正するステップと、
を含む、集積回路を設計するための方法が提供される。

好ましくは、イメージ輪郭を決定するためにプロセス・ウィンドウ・モデルが使用され、好ましくは、ＭＢＯＰＣなどのマスク・レイアウト最適化へのターゲット入力として輪郭帯が使用される。

本発明の他の態様によれば、この方法は、コンピュータ・システムにおいて、またはコンピュータ・プログラム製品において、具体化可能である。

本発明の他の態様によれば、本発明に従った方法を、工場を持たない設計会社などの、設計者へのサービスとして提供することができる。

本発明の他の目的および利点は、本明細書から、一部は明白となり一部は明らかとなろう。

新規であると考えられる本発明の特徴および本発明の要素特性については、添付の特許請求の範囲で具体的に示される。図面は単なる例示のためであり、一定の縮尺では示されていない。しかしながら本発明自体は、組織および動作方法の両方に関して、添付の図面に関連して以下に記載される詳細な説明を参照することによって最も良く理解することが可能である。

従来技術の設計フローを示す図である。 従来技術のデータ準備プロセスを示す流れ図である。 従来技術のマスク検証プロセスを示す流れ図である。 提案されたＤｆＭフローを示す図である。 本発明に従ったＤｆＭプロセスにおけるレイアウト最適化方法の好ましい実施形態を示す図である。 本発明に従ったＤｆＭプロセスにおけるデータ準備方法の好ましい実施形態を示す図である。 ＤｆＭプロセスの設計段階中のレイアウト形状を示す図である。 ＤｆＭプロセスの設計段階中の修正済みレイアウト形状を示す図である。 本発明の実施形態に従ったレイアウト最適化段階中に生成される輪郭帯を示す図である。 本発明のＤｆＭプロセスの諸実施形態を実行するように構成された、コンピュータ・システムおよびコンピュータ・プログラム製品を示す図である。

以下、本明細書に添付された図面を参照しながら以下の考察に言及することによって、本発明についてより詳細に説明する。本明細書の図面は例示の目的で提供されたものであり、したがって一定の縮尺で図示されていないことが明らかであろう。

図５を参照すると、本発明の一実施形態は、回路レイアウトの設計段階５０中に、初期の回路レイアウト５２に到達するために、通常は様々なソフトウェア・ツール（明確には図示せず）を用いて設計者によって提供および使用される、回路論理１２および設計規則１１を含む。本発明によれば、リソグラフィ・プロセス・モデル／ツール５４、好ましくはプロセス・ウィンドウ・モデル／ツールを使用する、設計段階中に、レイアウト５２上で、またはレイアウト５２の一部または要素上で、レイアウト最適化３５０が実行される。プロセス・ウィンドウ・モデル／ツール５４は、製造工場またはＯＰＣ用の工場によって使用されるモデルと同様とすることができる。プロセス・ウィンドウ・モデル／ツール５４は、形状の修正時に設計者を支援するために、オプションでＲＥＴおよびＯＰＣツールなどのツールを含むことができる。プロセス・ウィンドウ・モデルについては、たとえば本出願人に譲渡された米国特許第６５７８１９０号明細書に記載されている。好ましくは、モデル５４はコンパクト（すなわち、ＯＰＣに使用される詳細なリソグラフィ・プロセス・モデルよりも高速の）モデルであるが、十分に性格であり、設計者の設計規則に合致し、好ましくはこれを超えることになる、予測されるリソグラフィ・プロセスの代表である。

本発明によれば、プロセス・ウィンドウ・モデル５４は、イメージ５７、および、とりわけ、ウェハ上にプリントされたイメージをシミュレートするイメージ輪郭５１を生成するために、使用される。イメージ輪郭５１は、たとえば抵抗しきい値モデルとシミュレートされたイメージ強度との交差部分を決定することによって、当分野で知られているか、または今後開発される、任意の方法によって、決定することができる。好ましくは、使用される可能性の高いプロセス条件範囲にわたって、ある程度の信頼度（たとえば±３σ）でプリントされることが予測される、輪郭帯５１が決定される。生成されたイメージ５７および輪郭帯５１は、イメージ５７および輪郭または輪郭帯５１とウェハ・ターゲット５３とを比較すること、ならびに、与えられた許容範囲内での一致を保証することによって、検証される（ブロック５５）。レイアウトのプリント可能性または製造可能性の誤差がある場合（ブロック５８）、すなわち許容範囲に違反している場合、レイアウトは、シミュレートされた輪郭または帯５１とウェハ・ターゲット５３との間の偏差が満たされるまで、または同等に、この偏差が許容範囲内になるまで、設計者によって修正され、レイアウトまたはその関連する部分は検証５５に合格する。これは、設計が完了するまで（ブロック４６）、レイアウト５２の各部分または要素について反復される。設計が完了すると、検証５５によって製造可能性について最適化されたレイアウト５９は、以下でさらに考察する本発明の実施形態に従って、データ準備６０のために製造工場に提供される（たとえばテープアウト４５）。本発明によれば、プロセス・ウィンドウ・モデル５４によって提供される輪郭帯５１は、本発明のデータ準備６０にも提供されることに留意されたい。

たとえば、図７に示された初期回路形状７１について考えてみる。形状間の間隔Ｄが所定の最低間隔よりも短い場合、さもなければ、初期回路形状７１に基づくマスクを使用してシミュレートされたイメージがプロセス・モデル／ツール５４の規則に違反している場合、この形状は設計者によって、またはＯＰＣツールなどの自動化ツールによって、修正可能である。これにより、図８に示された結果として生じる形状７２は、設計規則あるいはプロセス・モデル／ツール５４を満たすことになる。従来技術の設計プロセスでは、結果として生じる形状７２は、その後、データ準備プロセス２０（図２）に対する（すなわち、図２の初期レイアウト１５への）入力として、製造工場に提供されることになる。従来技術のデータ準備２０では、たとえターゲット２３がもはや設計者の意図する形状７１を表さない形状７２を含むことになっても、ウェハ・ターゲット２３は、ＯＰＣツールが一致させようと試みることになる入力レイアウト１５に等しく設定されることに留意されたい。それに反して、本発明によれば、プロセス・ウィンドウ・モデル／ツール５４を使用することによって、設計者の規則を満たし、予測されるプロセス条件の範囲にわたって設計者の許容範囲に合致することになるプロセス・モデル／ツールによって、シミュレートされた輪郭帯７５が生成される。本発明によれば、これで、設計者の意図する形状を許容範囲内で保持する輪郭帯７５、５１が、本発明のデータ準備プロセス６０に、入力ターゲット５３（図５）として提供される。

図６を参照すると、本発明に従って、データ準備６０は、プロセス・ウィンドウＯＰＣツール６７、およびオプションでＲＥＴレイアウト・ツール６７への入力として、結果として生じる製造可能レイアウト５９を受け取る。加えて、設計レイアウト最適化３５０中に生成された輪郭または輪郭帯５１が、ウェハ・ターゲット入力５１としてプロセス・ウィンドウＯＰＣ ６７に提供される。本発明のデータ準備６０で使用されるプロセス・モデル６１は、設計レイアウト最適化３５０中で使用されるモデル５４よりも最新であり、より正確であることが予測される。好ましくは、プロセス・モデル６１はプロセス・ウィンドウ・モデルである。結果として生じるマスク・レイアウト６５は、プロセス・ウィンドウＯＰＣ ６７が、設計最適化３５０（図５）中に設計者の許容範囲を満たした入力輪郭ターゲット５１、すなわち、輪郭または輪郭帯５１と一致するように、マスク・レイアウトを最適化することになるため、設計者の設計規則に違反することなく、製造可能性について最適化されることになる。輪郭がターゲット入力５１として提供された場合、プロセス・ウィンドウＯＰＣ ６７は、許容範囲内、および、設計段階では使用可能でなかった可能性がある、マスク・ハウスからの製造可能性規則を含むことが可能なマスク・レイアウト規則６４内で、現在のプロセス・ウィンドウ・モデル６１によって生成されたシミュレートされた輪郭と一致するように構成することができる。別の言い方をすれば、シミュレートされた輪郭とターゲット入力５１（設計段階５０においてレイアウト最適化３５０中に決定された輪郭または帯）との相違は、許容範囲を満たしていなければならない。輪郭帯がターゲット入力５１として提供される場合、プロセス・ウィンドウＯＰＣ ６７は、シミュレートされた輪郭が提供されたターゲット帯５１に収まる（すなわちほぼ一致する）ことを保証するように構成することができる。オプションで、シミュレートされた輪郭が、ターゲット帯を外れてもなお修正済みの許容範囲を満たすことができる、たとえば製造可能性許容範囲を含む、修正済みの許容範囲を提供することができる。

本発明によって提供される主要な利点は、従来技術の方法とは異なり、マスク・レイアウトが少なくとも設計者の設計および製造可能性規則を満たすため、レイアウトを設計者に返信する必要がなくなることである。したがって本発明は、ＤｆＭに関する設計ループを閉じる方法を提供する。加えて、データ準備中に、カスタマイズされた設計を必要とすることなく、依然としてオリジナルの設計規則を満たしながら、個々のマスク・ハウス規則に従ってマスク・レイアウトを最適化することができる。

その後、結果として生じる最適化されたマスク・レイアウト６５を使用して、回路を製造することができる（ブロック９０）。

本発明の一実施形態では、図１０を参照すると、レイアウト最適化方法３５０およびデータ準備方法６０は、中央処理ユニット（ＣＰＵ）１７０１、少なくとも１つの入力／出力（Ｉ／Ｏ）デバイス１７０５（キーボード、マウス、コンパクト・ディスク（ＣＤ）ドライブ、など）、ディスプレイ・デバイス１７０８、コンピュータ読み取り可能コードの読み取りあるいは書き込みまたはその両方が可能なストレージ・デバイス１７０９、およびメモリ１７０２を含むが、これらに限定されることのない構成要素を有し、これらすべてが、たとえばバスまたは通信ネットワーク１７１０によって接続された、デジタル・コンピュータ１７００内に実装可能である。本発明は、たとえば、Ｉ／Ｏデバイス１７０５によって読み取り可能な、テープまたはＣＤ １７０６などのコンピュータ読み取り可能媒体上に格納され、ストレージ・デバイス１７０９あるいはメモリ１７０２またはその両方に格納された、コンピュータ・プログラム製品として実装可能である。コンピュータ・プログラム製品は、本発明に従ってデジタル・コンピュータ上で方法を実施するための命令を含む。本発明は、完全なハードウェア実施形態、完全なソフトウェア実施形態、またはハードウェア要素およびソフトウェア要素の両方を含む実施形態の形を取ることができる。好ましい実施形態では、本発明は、ファーム・ウェア、常駐ソフトウェア、マイクロコードなどを含むが、これらに限定されることのない、ソフトウェア内に実装される。さらに本発明は、コンピュータまたは任意の命令実行システムによって、あるいはこれらに関連して使用するためのプログラム・コードを提供する、コンピュータ使用可能またはコンピュータ読み取り可能媒体からアクセス可能な、コンピュータ・プログラム製品の形を取ることができる。説明のために、コンピュータ使用可能またはコンピュータ読み取り可能媒体は、コンピュータまたは命令実行システムによって、またはこれらに関連して使用するためのプログラムを含む、格納する、送信する、伝播する、または移送することが可能な、任意の装置、デバイス、または要素とすることができる。媒体は、電子、磁気、光、電磁、赤外線、または半導体の記憶媒体、ネットワーク、あるいは伝播媒体とすることができる。記憶媒体の例には、半導体メモリ、固定記憶ディスク、移動可能フロッピィ・ディスク、磁気テープ、および光ディスクが含まれる。現行の光ディスクの例には、コンパクト・ディスク、すなわち読み取り専用メモリ（ＣＤ−ＲＯＭ）、コンパクト・ディスク、すなわち読み取り／書き込み（ＣＤ−Ｒ／Ｗ）、およびデジタル・ビデオ・ディスク（ＤＶＤ）が含まれる。本発明は、複数のこうしたコンピュータまたは命令実行システム内でも実装可能であり、これらのアイテムは、物理的に近接して常駐するか、または、広範囲の地理的領域にわたって分散され、ネットワーク・アダプタなどの通信デバイスを介して伝播媒体を通じて通信する、通信ネットワークによって接続されることが可能である。ネットワークの例には、インターネット、イントラネット、およびローカル・エリア・ネットワークが含まれる。伝播媒体の例には、有線、光ファイバ、および無線の伝送が含まれる。ネットワーク・アダプタの例には、モデム、ケーブル・モデム、イーサネット・カード、および無線ルータが含まれる。

本発明の他の実施形態では、本発明に従った方法は、たとえば、コンパクト・プロセス・モデルを提供することによって設計者にレイアウト最適化サービスを提供する、ＤｆＭサービスの一部として提供することが可能であり、シミュレートされた結果は、設計者の設計基準および許容範囲を満たす輪郭帯を含む（図５を参照のこと）。結果として生じる輪郭帯は、データ準備サービスにおいてターゲット入力として使用可能であり、プロセス・ウィンドウ・モデルは、製造可能マスク・レイアウトを提供するためにＲＥＴ／ＯＰＣプロセスで使用される（図６を参照のこと）。

前述の諸ステップの順序は単なる例示的なものであることを理解されよう。この点で、１つまたは複数のステップを並行して、異なる順序で、離れた時間に、などで実行することができる。さらに、ステップのうちの１つまたは複数は、本発明の様々な実施形態で実行されない可能性がある。

本発明は、ハードウェア、ソフトウェア、伝播信号、またはそれらの任意の組み合わせで実現可能であり、図示された以外の区分が可能であることを理解されよう。本明細書で説明された方法を実施するように適合された、任意の種類のコンピュータ／サーバ・システムまたは他の装置が好適である。典型的な組み合わせのハードウェアおよびソフトウェアは、ロードおよび実行された場合、本明細書で説明されたそれぞれの方法を実施するコンピュータ・プログラムを備えた、汎用コンピュータ・システムとすることができる。別の方法として、本発明の機能タスクのうちの１つまたは複数を実施するために特化されたハードウェアを含む、特定用途向けコンピュータを利用することができる。本発明は、本明細書で説明された方法の実装を可能にするそれぞれの機能のすべてを備え、コンピュータ・システム内にロードされた場合、これらの方法を実施することが可能な、コンピュータ・プログラム製品または伝播信号内に組み込むことも可能である。コンピュータ・プログラム、伝播信号、ソフトウェア・プログラム、またはソフトウェアは、このコンテキストでは、情報処理機能を有するシステムに、直接、あるいは、（ａ）他の言語、コード、または表記法への変換、あるいは、（ｂ）異なる材料形状での再生、またはその両方のうちの、いずれかまたは両方の後に、特定機能を実行させることが意図された命令セットの、任意の言語、コード、または表記法での、任意の式を意味する。さらに、本発明の教示は、加入または料金ベースでビジネス方法として提供することが可能であることを理解されたい。たとえば、システムあるいはコンピュータまたはその両方は、本明細書で説明された機能を顧客に提供するサービス・プロバイダによって、作成、保守、サポート、あるいは展開すること、またはそのすべてが可能である。すなわちサービス・プロバイダは、前述の機能を提供することができる。

本発明について、上記で概説した特定の実施形態に関連して説明してきたが、当業者であれば、多くの代替、修正、および変形が明らかとなることは明白である。したがって、前述の本発明の諸実施形態は例示的なものであり、限定的なものではない。以下の特許請求の範囲に定義された本発明の趣旨および範囲を逸脱することなく、様々な変更が可能である。

本発明は、半導体集積回路の製造に有用であり、具体的には、集積回路製造用のリソグラフィ・マスクの設計および製造に有用であり、さらに具体的には、製造可能性についてマスク設計を最適化するために有用である。

Claims (13)

1. １つまたは複数の設計許容範囲（１１）を提供するステップと、
   設計レイアウト（５２）を提供するステップと、
   第１のプロセス・モデル（５４）を提供するステップと、
   前記設計レイアウト（５２）および前記第１のプロセス・モデル（５４）を用いて、ウェハ上にプリントされたイメージをシミュレートする第１の輪郭帯（５１）を生成するステップと、
   前記第１の輪郭帯（５１）が前記１つまたは複数の設計許容範囲（１１）を満たすように、前記設計レイアウト（５２）を修正して修正済み設計レイアウト（５９）を形成するステップと、
   前記第１のプロセス・モデル（５４）よりも光学近接補正の精度が高い第２のプロセス・モデル（６１）を提供するステップと、
   前記修正済み設計レイアウト（５９）および前記第２のプロセス・モデル（６１）を用いて、製造可能なマスク・レイアウト（６５）を生成するステップと、
   前記マスク・レイアウト（６５）および前記第２のプロセス・モデル（６１）を用いて、ウェハ上にプリントされたイメージをシミュレートする第２の輪郭帯を生成するステップと、
   １つまたは複数の製造可能性許容範囲（６４）内で、前記第２の輪郭帯が前記第１の輪郭帯（５１）と一致するように、前記マスク・レイアウト（６５）を修正して修正済みマスク・レイアウト（６５）を形成するステップと、
   を含む、集積回路を設計するための方法。
2. 前記第１のプロセス・モデル（５４）がプロセス・ウィンドウ・モデルを備え、前記第１の輪郭帯（５１）が、使用される可能性の高いプロセス条件の範囲に対応する輪郭帯を備える、請求項１に記載の方法。
3. 前記マスク・レイアウト（６５）を修正するステップが、光学近接補正を実行するステップを含む、請求項１に記載の方法。
4. 前記マスク・レイアウト（６５）を修正するステップが、解像度向上技術を含む、請求項１に記載の方法。
5. 前記第２のプロセス・モデル（６１）がプロセス・ウィンドウ・モデルを備える、請求項１に記載の方法。
6. 前記第１の輪郭帯（５１）および前記修正済み設計レイアウト（５９）を備えるテープアウトを実行するステップと、前記テープアウトを、前記マスク・レイアウト（６５）を修正するステップに入力として提供するステップとを、さらに含む請求項１に記載の方法。
7. 前記修正済みマスク・レイアウト（６５）に従ってマスクを構築するステップをさらに含む、請求項１に記載の方法。
8. 集積回路を設計するためのコンピュータ・プログラムであって、コンピュータに、
   １つまたは複数の設計許容範囲（１１）を提供するステップと、
   設計レイアウト（５２）を提供するステップと、
   第１のプロセス・モデル（５４）を提供するステップと、
   前記設計レイアウト（５２）および前記第１のプロセス・モデル（５４）を用いて、ウェハ上にプリントされたイメージをシミュレートする第１の輪郭帯（５１）を生成するステップと、
   第１のイメージ輪郭（５１）が前記１つまたは複数の設計許容範囲（１１）を満たすように、前記設計レイアウト（５２）を修正して修正済み設計レイアウト（５９）を形成するステップと、
   前記第１のプロセス・モデル（５４）よりも光学近接補正の精度が高い第２のプロセス・モデル（６１）を提供するステップと、
   前記修正済み設計レイアウト（５９）および前記第２のプロセス・モデル（６１）を用いて、製造可能なマスク・レイアウト（６５）を生成するステップと、
   前記マスク・レイアウト（６５）および前記第２のプロセス・モデル（６１）を用いて、ウェハ上にプリントされたイメージをシミュレートする第２の輪郭帯を生成するステップと、
   １つまたは複数の製造可能性許容範囲（６４）内で、前記第２の輪郭帯が前記第１の輪郭帯（５１）と一致するように、前記マスク・レイアウト（６５）を修正して修正済みマスク・レイアウト（６５）を形成するステップと、
   を実行させる、コンピュータ・プログラム。
9. 前記第１のプロセス・モデル（５４）がプロセス・ウィンドウ・モデルを備え、前記第１の輪郭帯（５１）が、使用される可能性の高いプロセス条件の範囲に対応する輪郭帯を備える、請求項８に記載のコンピュータ・プログラム。
10. 前記マスク・レイアウト（６５）を修正するステップが、光学近接補正を実行するステップを含む、請求項８に記載のコンピュータ・プログラム。
11. 前記マスク・レイアウト（６５）を修正するステップが、解像度向上技術を含む、請求項８に記載のコンピュータ・プログラム。
12. 前記第２のプロセス・モデル（６１）がプロセス・ウィンドウ・モデルを備える、請求項８に記載のコンピュータ・プログラム。
13. 前記第１のプロセス・モデル（５４）がコンパクト・プロセス・モデルである、請求項８に記載のコンピュータ・プログラム。

Images