TW202121062A - 基於缺陷機率分佈和臨界尺寸變異的微影技術改進 - Google Patents
基於缺陷機率分佈和臨界尺寸變異的微影技術改進 Download PDFInfo
- Publication number
- TW202121062A TW202121062A TW109133346A TW109133346A TW202121062A TW 202121062 A TW202121062 A TW 202121062A TW 109133346 A TW109133346 A TW 109133346A TW 109133346 A TW109133346 A TW 109133346A TW 202121062 A TW202121062 A TW 202121062A
- Authority
- TW
- Taiwan
- Prior art keywords
- few
- defect
- wafer
- lithography
- lithography configuration
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70125—Use of illumination settings tailored to particular mask patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
某些態樣係關於一種用於改進一微影組態之方法。在該微影組態中,一源照明一遮罩以曝光一晶圓上之光阻劑。一處理器判定一基於缺陷之焦點曝光窗(FEW)。該基於缺陷之FEW係在該晶圓上具有一可接受缺陷位準之該微影組態之焦點深度及曝光裕度之一區域。基於該晶圓上缺陷發生之一預測機率分佈來判定該基於缺陷之FEW。一處理器亦判定一基於臨界尺寸(CD)之FEW。該基於CD之FEW係在該晶圓上具有一可接受CD變異位準之該微影組態之焦點深度及曝光裕度之一區域。其係基於該晶圓上之預測CD來判定。基於增加該基於缺陷之FEW與該基於CD之FEW之間的一重疊區域而修改該微影組態。
Description
本發明係關於微影技術,且更特定言之係關於使用缺陷及臨界尺寸之兩種預測改進微影程序。
製造半導體晶圓之一個步驟涉及微影技術。在一典型微影程序中,一源產生光,由集光/照明光學器件收集及引導該光以照明一遮罩。投射光學器件將由所照明遮罩產生之圖案中繼至一晶圓上,從而根據照明圖案曝光晶圓上之光阻劑。接著,在一程序中使用圖案化光阻劑以製造晶圓上之結構。針對一給定遮罩,微影設備可在一焦點設定範圍及一曝光設定範圍內操作,同時仍產生可接受結果。此範圍被稱為焦點深度(例如,焦點以奈米為單位表達)及曝光裕度(例如,曝光以毫焦耳/平方公分為單位表達)。由可接受焦點深度及曝光裕度界定之區域被稱為遮罩及微影設備之該微影組態之焦點曝光窗(FEW)。
隨著微影技術發展至較短波長範圍(例如,約13.3 nm至13.7 nm之EUV)及較小幾何形狀(例如,10 nm、7 nm及更小技術節點以及20 nm、14 nm及更小特徵大小),對製造變異之敏感度增加。例如,較高光子能量導致相等能量曝光之較低光子計數。此可導致在較長波長及較大幾何形狀下可忽略或不存在之隨機缺陷機制。微影技術最佳化之當前方法可忽略此等效應且因此可導致次佳微影組態。
某些態樣係關於一種用於改進一微影組態之方法。在該微影組態中,一源照明一遮罩以曝光一晶圓上之光阻劑。一處理器判定一基於缺陷之焦點曝光窗(FEW)。該基於缺陷之FEW係在該晶圓上具有一可接受缺陷位準之該微影組態之焦點深度及曝光裕度之一區域。基於該晶圓上缺陷發生之一預測機率分佈來判定該基於缺陷之FEW。一處理器亦判定一基於臨界尺寸(CD)之FEW。該基於CD之FEW係在該晶圓上具有一可接受CD變異位準之該微影組態之焦點深度及曝光裕度之一區域。其係基於該晶圓上之預測CD來判定。基於增加該基於缺陷之FEW與該基於CD之FEW之間的一重疊區域而修改該微影組態。
其他態樣包含組件、裝置、系統、改進、方法、程序、應用程式、電腦可讀媒體及與上文任一者相關之其他技術。
相關申請案之交叉參考
此申請案根據35 U.S.C. § 119(e)規定主張2019年9月25日申請之美國臨時專利申請案第62/905,771號「Stochastic Window Centering for Semiconductor Process Defect Mode」及2019年9月30日申請之美國臨時專利申請案第62/907,901號「Stochastic Window Centering for Semiconductor Process Defect Mode」之優先權利。所有前述內容之標的物以引用的方式全部併入本文中。
本發明之態樣係關於基於缺陷機率分佈及臨界尺寸變異之微影技術改進。為製造一半導體裝置,微影工具必須能夠在一給定遮罩之焦點設定及曝光設定之一範圍內成像。此範圍被稱為焦點深度(例如,焦點以奈米為單位量測)及曝光裕度(例如,曝光以毫焦耳/平方公分為單位量測)。焦點深度及曝光裕度界定一二維空間。微影工具將在該空間之某一區域內滿足晶圓上之臨界尺寸(CD)要求。該區域可被稱為程序窗或焦點曝光窗(FEW)。另外,由微影程序中之隨機變異導致之隨機圖案失效亦受到焦點深度及曝光裕度之影響。因此,存在兩個FEW:一個係基於CD變異(基於CD之程序窗)且一個係基於缺陷發生之機率(基於缺陷之程序窗)。
在典型設計方法中,此兩個程序窗可不具有一大重疊區域。例如,若隨機變異被假定為可忽略或以其他方式忽略,則將不在設計程序中考慮基於缺陷之程序窗。所得設計可具有不與基於CD之程序窗顯著重疊之一基於缺陷之程序窗。此將降低整體良率。相反地,在設計階段中考慮CD變異及缺陷機率分佈兩者可產生具有兩個程序窗之間的較大重疊之微影組態,因此在操作微影設備時提供更大容限且增加良率。
圖1描繪適合於與本發明之實施例一起使用之一極紫外線(EUV)微影系統。在此系統中,一源110產生EUV光,由集光/照明光學器件120收集及引導該EUV光以照明一遮罩130。投射光學器件140將由所照明遮罩產生之圖案中繼至一晶圓150上,從而根據照明圖案曝光晶圓上之光阻劑。接著,使所曝光光阻劑顯影,從而產生晶圓上之圖案化光阻劑。此用於製造晶圓上之結構,例如透過沈積、摻雜、蝕刻或其他程序。
在圖1中,光係在EUV波長範圍內,約13.5 nm或在範圍13.3 nm至13.7 nm內。在此等波長下,組件通常係反射而非透射的。遮罩130係一反射遮罩且光學器件120、140亦係反射且偏軸的。此僅係一實例。亦可使用其他類型之微影系統,包含在其他波長下使用透射遮罩及/或光學器件及使用正光阻劑或負光阻劑。
圖2描繪用於基於臨界尺寸及缺陷機率模型而改進一微影系統之一流程圖。虛線框包含整個微影組態200之模擬或模型。為方便起見,單獨框經展示以對應於實體組件或程序,但模擬無需以此方式實施。例如,源210表示源110之一模型且照明光學器件212表示照明光學器件120之效應。此等用於預測遮罩之源照明215。然而,實際模擬可使用或可不使用源210及光學器件212之單獨模型。在一些情況中,該兩者可經組合為預測源照明215之一單一模型或模擬。遮罩220模型化遮罩130對入射照明215之效應。投射光學器件222表示光學器件140之效應。源照明215由遮罩220過濾且由投射光學器件220中繼以產生曝光晶圓上之光阻劑之空中影像225。光阻劑藉由曝光230及顯影232模型化,從而導致圖案化光阻劑235。額外模型化可用於預測蝕刻、摻雜、沈積或其他半導體製程。
圖案化光阻劑235之品質之一個量度係臨界尺寸(CD)。CD係圖案化光阻劑中之重要特徵之尺寸。通常,CD係光阻劑中印刷之最小線寬或空間寬度。因而,其係光阻劑及微影程序之解析度之一量度。模型200可用於預測260一給定微影組態之CD。微影組態200之改變將導致圖案化光阻劑235之改變及CD之變異262。
一微影系統之兩個重要操作參數係曝光及焦點。曝光(或劑量)係輻照光阻劑之能量之量。曝光變異可被稱為曝光裕度。焦點係指不同組件之光學對準,例如投射光學器件可在多大程度上對準以將遮罩完美地成像至光阻劑上。焦點變異可被稱為失焦。鑑於模型200,可預測依據曝光裕度及失焦而變化之CD變異262。相反地,亦可預測產生可接受CD變異位準之曝光裕度及失焦值。此被稱為基於CD之程序窗265。
圖案化光阻劑235之品質之另一量度係缺陷。缺陷之實例包含當本應分開之兩個印刷線合併時、當本應連續之一印刷線斷開時及當本應在中心具有一孔之一印刷特徵實際上被填滿時。
微影程序具有隨機變異。例如,光阻劑圖案235之品質取決於曝光期間之光子吸收事件之均勻性及光阻劑中之隨後光化學反應之均勻性。隨著源光子計數輸出減少,光子統計(例如,散粒雜訊)變得愈來愈重要,此係因為數個光子吸收事件係一微影程序中之一連串隨機程序之一者。EUV微影系統之特徵係低光子輸出及通過工具之低源通量兩者。出於此等原因,光子散粒雜訊可在EUV系統中發揮一更大作用,尤其在具有14 nm及更小之特徵大小之技術節點處。考慮隨機程序導致機率性272而非確定性的缺陷預測270。例如,模擬可產生一晶圓上缺陷發生之一機率分佈,即實現任何特定缺陷之一機率或晶圓(或一晶圓之部分)之一缺陷率。
鑑於依據曝光裕度及失焦來預測缺陷機率272之能力,亦可判定一基於缺陷之程序窗275。此係產生可接受缺陷機率位準之曝光裕度及失焦值。
鑑於基於CD之程序窗265及基於缺陷之程序窗275,可判定兩個窗之間的重疊280。此表示至少關於CD變異及缺陷機率之可用程序窗。即使兩個單獨程序窗265、275係大的,若其等相對於彼此偏移,則可用程序窗280將係相對小。因此,微影組態200可經修改290以改進重疊區域。在一些情況中,可藉由改進兩個程序窗265、275相對於彼此之對準或居中而增加重疊區域280。在其他情況中,可藉由增加一個或兩個程序窗265、275之區域而增加重疊區域280。
圖3及圖4描繪對微影組態之不同類型之改進。在圖3中,例如藉由修改390源210而修改源照明215。在一個方法中,在源遮罩最佳化(SMO)中使用缺陷機率模型以最佳化源形狀以防止缺陷。一成本函數與SMO一起使用以驅動源形狀以減少晶圓上之缺陷。此可藉由建立容許更多光子(更高曝光能量)以達成所要CD之一最終源形狀而達成。一缺陷之機率與光子之數目成反比。然而,CD亦將隨著光子數目而改變,因此源將必須考慮此兩個效應。
一旦選擇一源,亦可接著進一步最佳化微影組態之其他部分(例如,遮罩)。此可透過光學近接校正(OPC)、次解析度輔助特徵(SRAF)及/或相移(在相移遮罩之情況中)達成。如圖4中展示,此等遮罩最佳化技術亦可用於獨立於源最佳化而修改490遮罩。
在此等最佳化情況中,一成本函數可用於降低一缺陷發生之機率。例如,一缺陷發生之機率可從3 sigma改進至5 sigma。
在圖2至圖4中,可以不同方式計算缺陷機率272。在一個方法中,使用微影組態之一隨機變異之一機率分佈來計算晶圓上缺陷發生之機率分佈。例如,光子計數可取決於每一面積之光子總數而具有一已知分佈。一模擬可預測曝光光阻劑之光子之平均數目且接著可基於光子計數之平均數目將此與機率分佈疊加。一類似方法可用於其他隨機變異。機率分佈可係基於第一原理、啟發式近似法或經驗觀察。
替代地,模型化微影組態200之不同分量可具有隨機分量且此等可透過模擬傳播。例如,假定全部隨機分量具有高斯(Gaussian)分佈。接著可藉由計算模擬中之不同點處之平均值及方差而追蹤模擬中之該點處之機率分佈。若源210具有某一平均值及方差,且照明光學器件212之效應係已知的,則可計算源照明215之平均值及方差。不同分量本身亦可為隨機的。例如,來自遮罩220之散射可具有某一隨機變異,該隨機變異被添加至源照明215。
圖5描繪用於產生一隨機模型之一個實例之一流程圖。如展示,在第一校準510期間,將光阻劑程序之參數514與光學模型512一起使用以產生一光阻劑模型516。在一隨機校準520期間,隨機參數522連同光阻劑模型516一起用於產生一隨機模型524。在一些實施例中,光學模型512及光阻劑模型516判定與一光學信號相關聯之一光學信號強度及一光學信號臨限值。在一些實施例中,隨機模型524獲得與光學信號相關聯之所判定光學信號強度及所判定光學信號臨限值。替代地,在一些實施例中,隨機模型524判定光學信號強度及光學信號臨限值。
在一些實施例中,執行使用一光學信號臨限值提取一光學信號輪廓。提取光學信號輪廓可隨機地執行。一般言之,具有兩個變數(諸如一光學信號強度I(x)及光學信號到達之一表面上之一點x)之一函數之一輪廓線係一曲線,該函數沿該曲線具有一恆定值,使得曲線連結具有相等值之點。在一些實施例中,光學信號輪廓係平行於x平面之函數I(x)之二維圖之一平面區段。在一些實施例中,產生與光學信號相關聯之一信號場。此後,判定與光學信號相關聯之圖案轉移之一光學信號臨限值。在一些實施例中,光學信號臨限值係一常數。在一些實施例中,光學信號臨限值藉由預期到達一點之光子之一數目(即,一截止劑量)除以與一區域相關聯之一劑量來界定。例如,若光學信號臨限值係0.2且與一區域相關聯之劑量係20個光子/平方奈米,則具有1平方奈米之一橫截面之一特定區域接收少於或多於4個光子(即,20*0.2)之一截止劑量之一機率指示在特定區域上形成一邊緣之一不確定性。在一些實施例中,邊緣在一光學信號臨限值位置處不具有無限斜率及曲率,一旦考慮到相鄰立體像素(即,三維像素)之相關效應,此便導致一可能有限模糊。作為一實例,針對一正色調顯影,假定清除高於光學信號臨限值之一光學信號,且假定低於光學信號臨限值之一光學信號保持完整。
進一步細節可在美國臨時申請案第62/980,913號「Stochastic Signal Prediction in Compact Modeling」及第63/035,468號「Calibrating Stochastic Signals in Compact Modeling」中找到,該等案以引用的方式併入本文中。
在又另一方法中,可使用蒙特卡羅(Monte Carlo)方法產生缺陷之機率分佈。
圖6A至圖6C描繪使用上文描述之技術之源遮罩最佳化之一實例。各圖展示一不同情形,從圖6A進展至圖6C。在各圖內,較小黑白影像係源遮罩610。主要彩色影像依據失焦(x軸)及曝光裕度(y軸)標繪不同量。
圖6A展示在已執行源遮罩最佳化之後的一情形,但僅考慮CD效應而非隨機缺陷。展示所得源遮罩610A。圖6A標繪諸對同色曲線,其中兩個曲線之間的帶係可接受CD變異之區域。藍綠色區620A表示全部曲線之整個可接受程序窗,此係因為其落入全部曲線對之內部帶內。橢圓形665A係內切在藍綠色區620A內之一最佳擬合橢圓形。其具有6%之曝光裕度及118 nm之焦點深度,但其僅表示基於CD之程序窗。
圖6B展示相同於圖6A之情形之基於缺陷之程序窗。遮罩610A與圖6B中相同。為清晰起見,未展示來自圖6A之曲線對。圖6B中之新彩色曲線表示具有可接受缺陷機率之區域。藍綠色區620B表示全部曲線之整個可接受程序窗,此係因為其落入全部彩色曲線之可接受帶內。橢圓形675B係內切在藍綠色區620B內之一最佳擬合橢圓形。其具有6%之曝光裕度及43 nm之焦點深度。此遠小於圖6A之程序窗680A,但其係源遮罩610A之實際程序窗,此係因為其亦考慮缺陷。
圖6C展示在考慮CD效應及隨機缺陷兩者的情況下最佳化源遮罩時之情形。為方便起見,僅展示缺陷機率之彩色曲線。CD彩色曲線由於其等並非限制性而未被展示。所得源遮罩610C與之前不同。然而,整個程序窗680C具有6%之曝光裕度及70 nm之焦點深度,此顯著大於來自圖6A及圖6B之可用程序窗。
圖7繪示在一製品(諸如一積體電路)之設計、驗證及製造期間使用以轉變及驗證表示積體電路之設計資料及指令之一組例示性程序700。此等程序之各者可經結構化且實現為多個模組或操作。術語「EDA」表示術語「電子設計自動化」。此等程序開始於使用由一設計者供應之資訊產生一產品構想710,使用一組EDA程序712轉變該資訊以產生一製品。當設計完成時,對設計進行定案(tape-out)734,將積體電路之原圖(例如,幾何圖案)發送至一製造設施以製造遮罩集,接著使用遮罩集來製造積體電路。在定案之後,製造736一半導體晶粒且執行封裝及組裝程序738以產生成品積體電路740。
一電路或電子結構之規格之範圍可係從低階電晶體材料佈局至高階描述語言。一高階抽象可用於使用一硬體描述語言(「HDL」)來設計電路及系統,諸如VHDL、Verilog、SystemVerilog、SystemC、MyHDL或OpenVera。HDL描述可被轉變為一邏輯位準暫存器傳送級(「RTL」)描述、一閘級描述、一佈局級描述或一遮罩級描述。各較低抽象級(其係一較不抽象描述)將更有用細節添加至設計描述中,例如包含描述之模組之更多細節。較低抽象級(其等係較不抽象描述)可由一電腦產生、從一設計庫導出或由另一設計自動化程序產生。處於用於指定更詳細描述之一較低階抽象語言之一規格語言之一實例係SPICE,其用於具有許多類比組件之電路之詳細描述。各抽象級之描述能夠由該層之對應工具(例如,一形式驗證工具)使用。一設計程序可使用圖7中描繪之一序列。所描述程序可由EDA產品(或工具)實現。
在系統設計714期間,指定待製造之一積體電路之功能性。設計可針對諸如功率消耗、效能、面積(實體及/或碼行)及成本降低等之所要特性進行最佳化。將設計劃分為不同類型之模組或組件可在此階段發生。
在邏輯設計及功能驗證716期間,以一或多個描述語言指定電路中之模組或組件且檢查規格之功能精確性。例如,可驗證電路之組件以產生匹配所設計之電路或系統之規格之要求之輸出。功能驗證可使用模擬器及其他程式,諸如測試平台產生器、靜態HDL檢查器及形式驗證器。在一些實施例中,被稱為「仿真器」或「原型設計系統」之組件之特殊系統用於加速功能驗證。
在測試之合成及設計718期間,將HDL碼轉變為一接線對照表。在一些實施例中,一接線對照表可為一圖表結構,其中圖表結構之邊緣表示一電路之組件且其中圖表結構之節點表示組件如何互連。HDL碼及接線對照表兩者皆係階層式製品,其等可由一EDA產品用以驗證積體電路在被製造時根據所指定設計而執行。接線對照表可針對一目標半導體製造技術進行最佳化。另外,可測試成品積體電路以驗證積體電路滿足規格之要求。
在接線對照表驗證720期間,檢查接線對照表與時序約束之相符性及與HDL碼之對應性。在設計規劃722期間,針對時序及頂層佈線構建及分析積體電路之一總平面圖。
在佈局或實體實施724期間,發生實體放置(定位諸如電晶體或電容器之電路組件)及佈線(藉由多個導體連接電路組件),且可執行從一程式庫選擇胞元以實現特定邏輯功能。如本文中使用,術語「胞元」可指定提供一布林(Boolean)邏輯功能(例如,AND、OR、NOT、XOR)或一儲存功能(諸如一正反器或鎖存器)之一組電晶體、其他組件及互連件。如本文中使用,一電路「區塊」可係指兩個或兩個以上胞元。一胞元及一電路區塊兩者皆可被稱為一模組或組件且同時作為實體結構及在模擬中實現。參數係為選定胞元(基於「標準胞元」)指定(諸如大小)且可在一資料庫中存取以供EDA產品使用。
在分析及提取726期間,依佈局級驗證電路功能,此允許改良佈局設計。在實體驗證728期間,檢查佈局設計以確保製造約束係正確的(諸如DRC約束、電約束、微影約束)且電路功能匹配HDL設計規格。在解析度增強730期間,轉變佈局之幾何形狀以改進電路設計之製造方式。
在定案期間,產生用於產生微影遮罩之資料(在適當情況下,在應用微影增強之後)。在遮罩資料準備732期間,使用「定案」資料來產生用於產生成品積體電路之微影遮罩。
一電腦系統(諸如圖8之電腦系統800)之一儲存子系統可用於儲存程式及資料結構,其等供本文中描述之一些或全部EDA產品及用於針對程式庫及使用該程式庫之實體及邏輯設計開發胞元之產品使用。
圖8繪示一電腦系統800之一例示性機器,可在其內執行用於導致機器執行本文中論述之方法之任何一或多者之一組指令。在替代實施方案中,機器可連接(例如,網路連結)至一LAN、一內部網路、一外部網路及/或網際網路中之其他機器。機器可以用戶端-伺服器網路環境中之一伺服器或一用戶端機器之身份操作,作為一同級間(或分散式)網路環境中之一同級機器或作為一雲端運算基礎設施或環境中之一伺服器或一用戶端機器。
機器可為一個人電腦(PC)、一平板PC、一機上盒(STB)、一個人數位助理(PDA)、一蜂巢式電話、一網路設備、一伺服器、一網路路由器、一開關或橋接器或能夠執行指定由該機器採取之行動之一組指令(循序或以其他方式)之任何機器。此外,雖然繪示一單一機器,但術語「機器」亦應被視為包含個別或聯合執行一組(或多組)指令以執行本文中論述之方法之任何一或多者之任何機器集合。
例示性電腦系統800包含一處理裝置802、一主記憶體804 (例如,唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM),諸如同步DRAM (SDRAM))、一靜態記憶體806 (例如,快閃記憶體、靜態隨機存取記憶體(SRAM)等)及一資料儲存裝置818,其等經由一匯流排830彼此通信。
處理裝置802表示一或多個處理器,諸如一微處理器、一中央處理單元或類似物。更特定言之,處理裝置可為複雜指令集運算(CISC)微處理器、精簡指令集運算(RISC)微處理器、超長指令字(VLIW)微處理器或實施其他指令集之一處理器或實施指令集之一組合之處理器。處理裝置802亦可為一或多個專用處理裝置,諸如一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)、一數位信號處理器(DSP)、網路處理器或類似物。處理裝置802可經組態以執行用於執行本文中描述之操作及步驟之指令826。
電腦系統800可進一步包含一網路介面裝置808以透過網路820進行通信。電腦系統800亦可包含一視訊顯示單元810 (例如,一液晶顯示器(LCD)或一陰極射線管(CRT))、一文數輸入裝置812 (例如,一鍵盤)、一游標控制裝置814 (例如,一滑鼠)、一圖形處理單元822、一信號產生裝置816 (例如,一揚聲器)、圖形處理單元822、視訊處理單元828及音訊處理單元832。
資料儲存裝置818可包含一機器可讀儲存媒體824 (亦被稱為一非暫時性電腦可讀媒體),其上儲存體現本文中描述之方法或功能之任何一或多者之一或多組指令826或軟體。指令826亦可在其等由電腦系統800執行期間完全或至少部分駐留於主記憶體804內及/或處理裝置802內,主記憶體804及處理裝置802亦構成機器可讀儲存媒體。
在一些實施方案中,指令826包含用以實施對應於本發明之功能性之指令。雖然機器可讀儲存媒體824在一例示性實施方案中被展示為一單一媒體,但術語「機器可讀儲存媒體」應被視為包含儲存一或多組指令之一單一媒體或多個媒體(例如,一集中式或分佈式資料庫及/或相關聯快取區及伺服器)。術語「機器可讀儲存媒體」亦應被視為包含能夠儲存或編碼一組指令以由機器執行且導致機器及處理裝置802執行本發明之方法之任何一或多者之任何媒體。因此,術語「機器可讀儲存媒體」應被視為包含(但不限於)固態記憶體、光學媒體及磁性媒體。
已在對一電腦記憶體內之資料位元之操作之演算法及符號表示方面呈現先前詳細描述之一些部分。此等演算法描述及表示係由熟習資料處理技術者最有效地傳達其等工作之實質給其他熟習此項技術者所使用之方法。一演算法可為導致一所要結果之一操作序列。操作係需要物理量之實體操縱之操作。此等量可採取能夠被儲存、組合、比較及以其他方式操縱之電或磁信號之形式。此等信號可被稱為位元、值、元素、符號、字元、項、數字或類似物。
然而,應記住,所有此等及類似術語應與適當物理量相關聯且僅係應用於此等量之便捷標記。除非另外明確規定,否則如從本發明明白,應瞭解在描述通篇,某些術語係指一電腦系統或類似電子運算裝置之將表示為電腦系統之暫存器及記憶體內之物理(電子)量之資料操縱及轉變為類似地表示為電腦系統記憶體或暫存器或其他此等資訊儲存裝置內之物理量之其他資料之動作及程序。
本發明亦係關於一種用於執行本文中之操作之設備。此設備可出於預期目的而特別構建,或其可包含由儲存於電腦中之一電腦程式選擇性地啟動或重組態之一電腦。此一電腦程式可儲存於一電腦可讀儲存媒體中,諸如(但不限於)任何類型之碟(包含軟碟、光碟、CD-ROM及磁光碟)、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、EPROM、EEPROM、磁卡或光學卡或適合於儲存電子指令之任何類型之媒體,其等各耦合至一電腦系統匯流排。
本文中呈現之演算法及顯示並不固有地與任何特定電腦或其他設備相關。各種其他系統可與根據本文中之教示之程式一起使用,或可證實便於構建更專用設備來執行該方法。另外,未參考任何特定程式設計語言來描述本發明。將瞭解,各種程式設計語言可用於實施如本文中描述之本發明之教示。
本發明可被提供為可包含具有儲存於其上之指令之一機器可讀媒體之一電腦程式產品或軟體,該等指令可用於程式化一電腦系統(或其他電子裝置)以執行根據本發明之一程序。一機器可讀媒體包含用於儲存呈可由一機器(例如,一電腦)讀取之一形式之資訊之任何機構。例如,一機器可讀(例如,電腦可讀)媒體包含一機器(例如,一電腦)可讀儲存媒體,諸如一唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等。
在前述揭示內容中,已參考本發明之特定例示性實施方案來描述本發明之實施方案。將顯而易見,在不脫離如隨附發明申請專利範圍中闡述之本發明之實施方案之更廣泛精神及範疇的情況下,可對其做出各種修改。在本發明以單數時態提及一些元件的情況下,可在圖中描繪一個以上元件且相同元件使用相同數字標記。因此,本發明及圖式應被視為一闡釋性含義而非一限制性含義。
110:源
120:集光/照明光學器件
130:遮罩
140:投射光學器件
150:晶圓
200:微影組態
210:源
212:照明光學器件
215:源照明/入射照明
220:遮罩
222:投射光學器件
225:空中影像
230:曝光
232:顯影
235:圖案化光阻劑
260:預測
262:臨界尺寸(CD)變異
265:基於CD之程序窗
270:缺陷預測
272:缺陷機率
275:基於缺陷之程序窗
280:重疊區域/可用程序窗
290:修改
390:修改
490:修改
510:第一校準
512:光學模型
514:光阻劑程序之參數
516:光阻劑模型
520:隨機校準
522:隨機參數
524:隨機模型
610A:源遮罩
610C:源遮罩
620A:藍綠色區
620B:藍綠色區
665A:橢圓形
675B:橢圓形
680C:程序窗
700:程序
710:產品構想
712:電子設計自動化(EDA)程序
714:系統設計
716:邏輯設計及功能驗證
718:測試之合成及設計
720:接線對照表驗證
722:設計規劃
724:佈局或實體實施
726:分析及提取
728:實體驗證
730:解析度增強
732:遮罩資料準備
734:定案
736:製造
738:封裝及組裝程序
740:成品積體電路
800:電腦系統
802:處理裝置
804:主記憶體
806:靜態記憶體
808:網路介面裝置
810:視訊顯示單元
812:文數輸入裝置
814:游標控制裝置
816:信號產生裝置
818:資料儲存裝置
820:網路
822:圖形處理單元
824:機器可讀儲存媒體
826:指令
828:視訊處理單元
830:匯流排
832:音訊處理單元
專利或應用程式檔案含有至少一個彩色圖式。具有(若干)彩色圖式之此專利或專利申請公開案之複本將由本局在要求且支付必要費用之後提供。
將從下文給出之詳細描述及本發明之實施例之附圖更充分理解本發明。該等圖用於提供本發明之實施例之知識及理解且未將本發明之範疇限於此等特定實施例。此外,該等圖未必按比例繪製。
圖1描繪適合於與本發明之實施例一起使用之一EUV微影系統。
圖2描繪根據本發明之一些實施例之用於基於臨界尺寸及缺陷機率模型而改進一微影系統之一流程圖。
圖3描繪用於基於最佳化一源而改進一微影系統之一流程圖。
圖4描繪用於基於最佳化一遮罩而改進一微影系統之一流程圖。
圖5描繪用於產生一隨機模型之一流程圖。
圖6A至圖6C描繪使用一基於CD之程序窗及一基於缺陷之程序窗之源遮罩最佳化之一實例。
圖7描繪根據本發明之一些實施例之在一積體電路之設計及製造期間使用之各種程序之一流程圖。
圖8描繪其中可操作本發明之實施例之一例示性電腦系統之一抽象圖。
200:微影組態
210:源
212:照明光學器件
215:源照明/入射照明
220:遮罩
222:投射光學器件
225:空中影像
230:曝光
232:顯影
235:圖案化光阻劑
260:預測
262:臨界尺寸(CD)變異
265:基於CD之程序窗
270:缺陷預測
272:缺陷機率
275:基於缺陷之程序窗
280:重疊區域/可用程序窗
290:修改
Claims (20)
- 一種用於改進一微影組態之方法,該微影組態包括照明一遮罩以曝光一晶圓上之光阻劑之一源,該方法包括: 藉由一處理器基於該晶圓上缺陷發生之一預測機率分佈來判定一基於缺陷之焦點曝光窗(FEW),其中該基於缺陷之FEW係在該晶圓上具有一可接受缺陷位準之該微影組態之焦點深度及曝光裕度之一區域, 藉由一處理器基於該晶圓上之預測臨界尺寸(CD)來判定一基於CD之FEW;其中該基於CD之FEW係在該晶圓上具有一可接受CD變異位準之該微影組態之焦點深度及曝光裕度之一區域;及 基於增加該基於缺陷之FEW與該基於CD之FEW之間的一重疊區域而修改該微影組態。
- 如請求項1之方法,其中判定該基於缺陷之FEW係基於該晶圓之一缺陷率,且基於該晶圓上缺陷發生之該預測機率分佈來判定該晶圓之該缺陷率。
- 如請求項1之方法,其中該微影組態依一極紫外線(EUV)波長範圍操作且該晶圓上缺陷發生之該機率分佈係曝光該光阻劑之光子之一隨機變異之一結果。
- 如請求項1之方法,其中使用該微影組態之一隨機變異之一機率分佈來計算該晶圓上缺陷發生之該機率分佈。
- 如請求項1之方法,其中使用該微影組態之一蒙特卡羅(Monte Carlo)模擬來計算該晶圓上缺陷發生之該機率分佈。
- 如請求項1之方法,其進一步包括預測該晶圓上缺陷發生之該機率分佈,其中預測該缺陷發生之該機率分佈包括: 判定曝光該光阻劑之一光學信號之一輪廓,其中該光學信號係以一機率分佈為表徵; 至少部分基於該光學信號之一強度來界定一第一參數; 界定指示由該光阻劑吸收之該光學信號之一分率之一第二參數;及 至少部分基於該光學信號輪廓以及該第一參數及該第二參數來預測該缺陷發生之該機率分佈。
- 如請求項1之方法,其中修改該微影組態係基於改進該基於缺陷之FEW與該基於CD之FEW之一對準。
- 如請求項1之方法,其中修改該微影組態係基於增加該基於缺陷之FEW及/或該基於CD之FEW之區域。
- 如請求項1之方法,其中修改該微影組態包括: 基於增加該基於缺陷之FEW與該基於CD之FEW之間的該重疊區域而修改該源。
- 如請求項1之方法,其中修改該微影組態包括: 基於增加該基於缺陷之FEW與該基於CD之FEW之間的該重疊區域而修改該遮罩。
- 如請求項10之方法,其中修改該遮罩進一步包括: 使用次解析度輔助特徵及光學近接校正之至少一者來修改該遮罩。
- 如請求項10之方法,其中該遮罩包含相移元件,且修改該遮罩進一步包括: 基於增加該基於缺陷之FEW與該基於CD之FEW之間的該重疊區域而修改該等相移元件。
- 如請求項1之方法,其中該微影組態依一極紫外線(EUV)波長範圍且在具有14 nm或更小之特徵大小之一技術節點處操作。
- 如請求項1之方法,其中修改該微影組態包括: 界定一成本函數,其係該基於缺陷之FEW與該基於CD之FEW之間的該重疊區域之一函數;及 基於改進該成本函數而修改該微影組態。
- 一種用於改進一微影組態之系統,該微影組態包括照明一遮罩以曝光一晶圓上之光阻劑之一源,該系統包括: 一記憶體,其儲存指令;及 一處理器,其與該記憶體耦合且執行該等指令,該等指令在被執行時導致該處理器: 基於該晶圓上缺陷發生之一預測機率分佈來判定一基於缺陷之焦點曝光窗(FEW),其中該基於缺陷之FEW係在該晶圓上具有一可接受缺陷位準之該微影組態之焦點深度及曝光裕度之一區域, 基於該晶圓上之預測臨界尺寸(CD)來判定一基於CD之FEW;其中該基於CD之FEW係在該晶圓上具有一可接受CD變異位準之該微影組態之焦點深度及曝光裕度之一區域;及 基於增加該基於缺陷之FEW與該基於CD之FEW之間的一重疊區域而修改該微影組態。
- 如請求項15之系統,其中該微影組態依一極紫外線(EUV)波長範圍操作且該晶圓上缺陷發生之該機率分佈係曝光該光阻劑之光子之一隨機變異之一結果。
- 如請求項15之系統,其中該微影組態依一極紫外線(EUV)波長範圍且在具有14 nm或更小之特徵大小之一技術節點處操作。
- 一種非暫時性電腦可讀媒體,其包括用於改進一微影組態之所儲存指令,該微影組態包括照明一遮罩以曝光一晶圓上之光阻劑之一源,該等所儲存指令在由一處理器執行時導致該處理器: 基於該晶圓上缺陷發生之一預測機率分佈來判定一基於缺陷之焦點曝光窗(FEW),其中該基於缺陷之FEW係在該晶圓上具有一可接受缺陷位準之該微影組態之焦點深度及曝光裕度之一區域, 基於該晶圓上之預測臨界尺寸(CD)來判定一基於CD之FEW,其中該基於CD之FEW係在該晶圓上具有一可接受CD變異位準之該微影組態之焦點深度及曝光裕度之一區域;及 基於增加該基於缺陷之FEW與該基於CD之FEW之間的一重疊區域而修改該微影組態。
- 如請求項18之非暫時性電腦可讀媒體,其中修改該微影組態包括: 基於增加該基於缺陷之FEW與該基於CD之FEW之間的該重疊區域而修改該源。
- 如請求項18之非暫時性電腦可讀媒體,其中修改該微影組態包括: 基於增加該基於缺陷之FEW與該基於CD之FEW之間的該重疊區域而修改該遮罩。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962905771P | 2019-09-25 | 2019-09-25 | |
US62/905,771 | 2019-09-25 | ||
US201962907901P | 2019-09-30 | 2019-09-30 | |
US62/907,901 | 2019-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202121062A true TW202121062A (zh) | 2021-06-01 |
TWI767340B TWI767340B (zh) | 2022-06-11 |
Family
ID=73013790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109133346A TWI767340B (zh) | 2019-09-25 | 2020-09-25 | 基於缺陷機率分佈和臨界尺寸變異的微影技術改進 |
Country Status (2)
Country | Link |
---|---|
TW (1) | TWI767340B (zh) |
WO (1) | WO2021062040A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11468222B2 (en) * | 2020-02-24 | 2022-10-11 | Synopsys, Inc. | Stochastic signal prediction in compact modeling |
US11475201B2 (en) | 2020-02-24 | 2022-10-18 | Synopsys, Inc. | Inclusion of stochastic behavior in source mask optimization |
US11874597B2 (en) | 2020-02-25 | 2024-01-16 | Synopsys, Inc. | Stochastic optical proximity corrections |
US11640490B2 (en) | 2020-02-25 | 2023-05-02 | Synopsys, Inc. | Source mask optimization by process defects prediction |
US11900042B2 (en) | 2020-11-12 | 2024-02-13 | Synopsys, Inc. | Stochastic-aware lithographic models for mask synthesis |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4700672B2 (ja) * | 2006-11-08 | 2011-06-15 | エーエスエムエル マスクツールズ ビー.ブイ. | ライン幅粗さおよびレジストパターン不良を予測する方法、プログラム、および装置、ならびにそのリソグラフィシミュレーションプロセスでの使用 |
CN109891319B (zh) * | 2016-10-24 | 2023-11-10 | Asml荷兰有限公司 | 用于优化图案化装置图案的方法 |
WO2020094389A1 (en) * | 2018-11-08 | 2020-05-14 | Asml Netherlands B.V. | Failure model for predicting failure due to resist layer |
-
2020
- 2020-09-24 WO PCT/US2020/052560 patent/WO2021062040A1/en active Application Filing
- 2020-09-25 TW TW109133346A patent/TWI767340B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO2021062040A1 (en) | 2021-04-01 |
TWI767340B (zh) | 2022-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI767340B (zh) | 基於缺陷機率分佈和臨界尺寸變異的微影技術改進 | |
Spence | Full-chip lithography simulation and design analysis: how OPC is changing IC design | |
US6745372B2 (en) | Method and apparatus for facilitating process-compliant layout optimization | |
US7194725B1 (en) | System and method for design rule creation and selection | |
US11475201B2 (en) | Inclusion of stochastic behavior in source mask optimization | |
US11640490B2 (en) | Source mask optimization by process defects prediction | |
US11900042B2 (en) | Stochastic-aware lithographic models for mask synthesis | |
US11126782B2 (en) | Applying reticle enhancement technique recipes based on failure modes predicted by an artificial neural network | |
US11468222B2 (en) | Stochastic signal prediction in compact modeling | |
US20210382394A1 (en) | Calibrating stochastic signals in compact modeling | |
US11874597B2 (en) | Stochastic optical proximity corrections | |
JP7443501B2 (ja) | 欠陥確率分布および限界寸法変動に基づくリソグラフィ改良 | |
US11556052B2 (en) | Using mask fabrication models in correction of lithographic masks | |
CN116137899A (zh) | 基于特征图像的三维掩模仿真 | |
TWI795687B (zh) | 用於改良微影光罩之設計之方法、系統及非暫時性電腦可讀媒體 | |
CN114556226A (zh) | 基于光刻模型参数预测缺陷率 | |
US20230152683A1 (en) | Mask Synthesis Integrating Mask Fabrication Effects and Wafer Lithography Effects | |
US20220382144A1 (en) | Machine learning for selecting initial source shapes for source mask optimization | |
Kahng et al. | Lens aberration aware placement for timing yield | |
Qian et al. | Advanced physical models for mask data verification and impacts on physical layout synthesis | |
CN118020022A (zh) | 使用特征图像进行三维掩模仿真中的掩模制造效应 |