JP5309623B2 - 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 - Google Patents
階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 Download PDFInfo
- Publication number
- JP5309623B2 JP5309623B2 JP2008060118A JP2008060118A JP5309623B2 JP 5309623 B2 JP5309623 B2 JP 5309623B2 JP 2008060118 A JP2008060118 A JP 2008060118A JP 2008060118 A JP2008060118 A JP 2008060118A JP 5309623 B2 JP5309623 B2 JP 5309623B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- region
- pattern
- hierarchical structure
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本処理システムは、マスクデータ作成時の光近接効果補正機能を有する。従来の光近接
効果補正等のパターンデータ補正処理は、対象パターン自身のパターンデータと隣接するパターンデータとの関係を基に、指定された条件ファイル(パターン間隔・パターン幅・
光学的条件)にしたがって、設計データ中のパターンの補正処理を行っている。そのよう
なパターンデータ補正処理では、設計データに対して補正処理を並列処理や分散処理を用いて高速化を図っている。しかし、補正処理の高精度化に伴い処理が複雑化するとともに、パターン微細化によりパターンデータ規模が巨大化している。そのため、補正処理を実行する計算機の実行時間が著しく増大する傾向となっている。
パターン幅・光学的条件)にしたがって補正処理を行っている。ただし、特表2004−
502961に開示される様に、設計データの階層構造を維持したまま光近接効果補正を行うような手法も提案されている。
、必ずしも、トップセル直下に限定されない。システムの処理に応じて、さらに、下位の階層で枝分かれさせるようにしてもよい。
図1に、光近接効果の概要説明図を示す。図1は、光源を発した光がマスク上の光が透過可能な透明部分を透過した後、半導体基板に投影されたときの光強度の分布を示している。なお、マスクの透明部分以外は、遮光部によって被覆され、光が遮られる。透明部分のパターン寸法が、光の波長と同程度まで小さくなると、半導体基板上で露光されない箇所(遮光部が投影された箇所)にも回折光が回り込む。特に、パターンが微細化すると、近接するパターン同士の光強度の影響を受けてパターン寸法が変動する。
nce)等の光学条件やレジスト等のプロセス条件により決まる。このような現象を光近接効果と呼ぶ。図1では、本来の露光箇所PAT1に隣接する非露光箇所に、光強度が大きくなってしまう現象が例示されている。そこで、例えば、露光部分からの距離と光の強度分布を測定しておけば、光近接効果の影響範囲を特定することができる。
本処理システムによる設計データの処理例を以下に示す。この処理例では近接効果補正処理を例として本パターンデータ処理システムの一側面を説明する。
であるかによって、異なる近接効果の影響を受ける。そのため、近接効果補正処理後のパターンは、それぞれ異なるものになる。例えば、CELL−Eに近い部分では、追加パターンA1が付加される。このようなパターン形状の変更は、隣接するセルに依存して異なる。したがって、4行4列のマトリクス状に配置されたCELL−Aのうち、マトリクスの外周に位置するものは、基本的には、すべて異なる形状に変化する可能性がある。このように、隣接するセルに依存して異なる補正処理が行われることにより、CELL−Aは繰返しの階層構造を維持できない可能性が高い。
4行4列のマトリクス情報と、単一のCELL−Aの図形情報とで構成されていた設計データが、16個分に相当するCELL−Aの図形情報で記述されることになる。
図10は、本処理システムのパターンデータ処理フローを例示する図である。本処理システムには、設計データ100と条件ファイル101とが入力される。設計データ100には、半導体装置全体を記述する図形データがセルの階層構造で記述されている。一方、条件ファイル101には、処理すべき設計データのファイル名、設計データ中のトップセルの名称、処理対象のレイヤ、トップセル配下のセルのうち、補正対象のセル名、補正の条件、境界領域の幅等が指定される。
パターン幅・光学的条件)に基づき、最上位階層セルからセル領域単位に各パターンデー
タを確認しながら、個々にパターンデータ補正処理を実施する。その場合に、内部領域のパターンについては、設計データ中で、境界領域を分離前のデータによって、個々に補正すればよい。また、境界領域については、対象セル外部の他のセル(対象セルの内部領域を除外した半導体装置の全データ)とともに、補正処理を実行すればよい(102)。
例えば。DVD)を介して、コンピュータ1000にインストールされる。なお、通信装置1002に接続されるネットワーク、あるいは着脱可能な記録媒体は、作成されたマスク描画用データをマスク描画装置に入力するときの媒体としても使用される。
図12Aおよび図12Bに、本処理システムのパターンデータ処理フローを例示する。この処理は、処理システムを構成するコンピュータ1000で実行されるコンピュータプログラムによって実現される。この処理では、本処理システムは、まず、条件ファイル101の指定にしたがって、光近接効果補正の対象レイヤを選択する(S1)。そして、処理システムは、対象レイヤ中の対象領域指定セル中の子セル最外周設定処理を実行する(S2)。ここで、対象領域指定セルとは、本処理対象のセルを子セルとして含む上位セルをいう。対象領域指定セルによって、処理対象のセル群を大枠で指定できる。対象領域指定セルのセル名称は、条件ファイル101に指定される。ここでの処理は、対象領域指定セルに含まれる処理対象の下位セル(以下、子セルともいう)に、それぞれの最外周を示す線(あるいは、矩形領域、第1のセル領域に相当)を設定する処理である。
の形状が得られるように、パターンデータの辺を移動する。
図14に、本処理システムを含む、マスク製造システムの構成を例示する。まず、本処理システムで処理の対象とされた設計データは、LSI−CAD E1で作成される。設計データは、ネットワークまたは着脱可能な記録媒体を通じて、処理システム(パターンデータ処理システムE2)に引き渡され、図12に示した処理が実行される。なお、LSI−CAD E1と、処理システム(パターンデータ処理システムE2)とが、同一のコンピュータ上で実現されてもよい。
の対象となる対象セルをセル外のパターンの影響の及ぶ範囲と、及ばない範囲とに分割する。そして、セル外のパターンの影響の及ぶ範囲については、セル外の周辺パターンともに、補正処理を実行する。また、セル外のパターンの影響の及ばない範囲ついて、セル単独で、光近接効果補正を実行する。このようにすることで、セル外のパターンの影響の及ばない範囲について、セルの規則性を維持した上で、光近接効果補正を実行できる。
101 条件ファイル
102 パターンデータ補正
103 フラクチャリング
104 描画データ
105 フォトマスク露光
106 フォトマスク
1000 コンピュータ
1001 ディスプレイ
1002 通信装置
1003 キーボード
1004 マウス
1005 インターフェース
1006 CPU
1007 記憶媒体
1008 RAM
1009 ROM
Claims (7)
- 階層構造を有する設計データ内の第1のセル領域を選択する工程と、
前記第1のセル領域の周囲に配置されるパターンにより前記第1のセル領域のパターン形状が影響を受ける第1の領域を画定する工程と、
前記第1のセル領域内であって、前記第1の領域以外の領域を第2の領域とする工程と、
前記第1の領域と前記第2の領域を各々のセル領域とする階層構造を構築する工程と、
前記第1の領域内において、第1の領域に含まれるパターンと前記第1のセル領域の周囲に配置されるパターンとの関係から近接効果補正を行う工程と、
前記第2の領域内において、前記第1のセル領域のパターンに基づいて近接効果補正を行う工程と、を実行するフォトマスクデータの処理方法。 - 前記第2の領域が、前記第1のセル領域の周囲に配置されるパターンからの近接効果により影響を受けない閾値を設定することで得られる請求項1記載のフォトマスクデータの処理方法。
- 前記第1の領域と前記第2の領域でのパターンは、同一層内である請求項1記載のフォトマスクデータの処理方法。
- 前記階層構造は、トップセルと前記トップセルから参照される下位のセルの階層構造を有し、
前記階層構造を構築する工程では、前記第2の領域は、前記第1の領域が含まれる第1の階層構造と分岐して前記トップセルから参照される分岐セルとして配置される請求項1から3のいずれか1項に記載のフォトマスクデータの処理方法。 - 前記階層構造は、トップセルと前記トップセルから参照される下位のセルの階層構造を有し、
前記階層構造を構築する工程は、前記第1の領域が含まれる第1の階層構造と分岐して前記トップセルから参照される分岐セルとして配置するか否かの指定の有無を判定する工
程と、
前記第2の領域を前記トップセルから参照される分岐セルとして配置する指定がある場合に、前記トップセルから参照される分岐セルのセル名を付与して、第2の領域を前記トップセル内に配置する工程と、を有する請求項1から3のいずれか1項に記載のフォトマスクデータの処理方法。 - 階層構造を有する設計データ内の第1のセル領域を選択する手段と、
前記第1のセル領域の周囲に隣接するパターンにより前記第1のセル領域のパターン形状が影響を受ける第1の領域を画定する手段と、
前記第1のセル領域内であって、前記第1の領域以外の領域を第2の領域とする手段と、
前記第1の領域と前記第2の領域を各々のセル領域とする階層構造を構築する手段と、
前記第1の領域内において、第1の領域に含まれるパターンと前記第1のセル領域の周囲に配置されるパターンとの関係から近接効果補正を行う手段と、
前記第2の領域内において、前記第1のセル領域のパターンに基づいて近接効果補正を行う手段と、を備えるフォトマスクデータ処理システム。 - 階層構造を有する設計データ内の第1のセル領域を選択する工程と、
前記第1のセル領域の周囲に隣接する第1のパターンにより前記第1のセル領域のパターン形状が影響を受ける第1の領域を画定する工程と、
前記第1のセル領域内であって、前記第1の領域以外の領域を第2の領域とする工程と、
前記第1の領域と前記第2の領域を各々のセル領域とする階層構造を構築する工程と、
前記第1の領域内において、第1の領域に含まれるパターンと前記第1のセル領域の周囲に配置されるパターンとの関係から近接効果補正を行う工程と、
前記第2の領域内において、前記第1のセル領域のパターンに基づいて近接効果補正を行う工程と、
前記近接効果補正後の第1のセル領域を含む設計データからフォトマスク作成用のパターンデータを作成する工程と、
前記パターンデータに基づいてフォトマスクを作成する工程と、を実行するフォトマスク製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060118A JP5309623B2 (ja) | 2008-03-10 | 2008-03-10 | 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 |
US12/401,252 US8141006B2 (en) | 2008-03-10 | 2009-03-10 | Photomask data processing method, photomask data processing system and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060118A JP5309623B2 (ja) | 2008-03-10 | 2008-03-10 | 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009216936A JP2009216936A (ja) | 2009-09-24 |
JP5309623B2 true JP5309623B2 (ja) | 2013-10-09 |
Family
ID=41054929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060118A Expired - Fee Related JP5309623B2 (ja) | 2008-03-10 | 2008-03-10 | 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8141006B2 (ja) |
JP (1) | JP5309623B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5024141B2 (ja) * | 2008-03-21 | 2012-09-12 | 富士通セミコンダクター株式会社 | パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体 |
FR2993374A1 (fr) * | 2012-07-12 | 2014-01-17 | St Microelectronics Crolles 2 | Procede d'elaboration d'un masque de photolithographie |
US10810339B1 (en) * | 2016-12-23 | 2020-10-20 | Synopsys, Inc. | Determination of dimensional changes of features across mask pattern simulation fields |
CN111458974B (zh) * | 2020-05-23 | 2023-06-23 | 珠海市睿晶聚源科技有限公司 | 一种加速版图处理的方法及系统 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2830330B2 (ja) * | 1989-04-04 | 1998-12-02 | 松下電器産業株式会社 | 近接効果補正方法 |
JP4647095B2 (ja) | 1997-09-17 | 2011-03-09 | シノプシス, インコーポレイテッド | データ階層レイアウトの補正と照合のための方法及び装置 |
WO1999014636A1 (en) | 1997-09-17 | 1999-03-25 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
US6453452B1 (en) * | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
US6425113B1 (en) * | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
JP2002229179A (ja) * | 2001-02-07 | 2002-08-14 | Nec Microsystems Ltd | 光近接効果補正方法 |
US6505327B2 (en) * | 2001-04-13 | 2003-01-07 | Numerical Technologies, Inc. | Generating an instance-based representation of a design hierarchy |
US6668367B2 (en) * | 2002-01-24 | 2003-12-23 | Nicolas B. Cobb | Selective promotion for resolution enhancement techniques |
US6813758B2 (en) * | 2002-03-14 | 2004-11-02 | Lsi Logic Corporation | Optical proximity correction driven hierarchy |
US6931613B2 (en) * | 2002-06-24 | 2005-08-16 | Thomas H. Kauth | Hierarchical feature extraction for electrical interaction calculations |
US6807663B2 (en) * | 2002-09-23 | 2004-10-19 | Numerical Technologies, Inc. | Accelerated layout processing using OPC pre-processing |
US7093228B2 (en) * | 2002-12-20 | 2006-08-15 | Lsi Logic Corporation | Method and system for classifying an integrated circuit for optical proximity correction |
JP3993545B2 (ja) | 2003-09-04 | 2007-10-17 | 株式会社東芝 | パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法 |
US7533363B2 (en) * | 2004-03-29 | 2009-05-12 | Takumi Technology Corporation | System for integrated circuit layout partition and extraction for independent layout processing |
US7669158B2 (en) * | 2004-09-30 | 2010-02-23 | Cadence Design Systems, Inc. | Method and system for semiconductor design hierarchy analysis and transformation |
JP2007080965A (ja) * | 2005-09-12 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法、これに用いられるライブラリ、記録媒体および半導体製造装置 |
US20080250374A1 (en) * | 2005-09-20 | 2008-10-09 | Freescale Semiconductor, Inc. | Method of Making an Integrated Circuit |
JP2007086587A (ja) | 2005-09-26 | 2007-04-05 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
JP2007199234A (ja) * | 2006-01-25 | 2007-08-09 | Fujitsu Ltd | フォトマスクの設計方法及び設計装置 |
JP2007280200A (ja) * | 2006-04-10 | 2007-10-25 | Elpida Memory Inc | レイアウトパターンデータの補正装置、及び補正方法 |
US7360199B2 (en) * | 2006-05-26 | 2008-04-15 | International Business Machines Corporation | Iterative method for refining integrated circuit layout using compass optical proximity correction (OPC) |
JP2008020751A (ja) * | 2006-07-13 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
KR100831271B1 (ko) * | 2006-08-16 | 2008-05-22 | 동부일렉트로닉스 주식회사 | 물리적 레이어의 프로그램적 생성을 통한 물리적 레이아웃 데이터를 변경하는 방법 |
JP4714930B2 (ja) * | 2006-08-25 | 2011-07-06 | 独立行政法人産業技術総合研究所 | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
US8056022B2 (en) * | 2006-11-09 | 2011-11-08 | Mentor Graphics Corporation | Analysis optimizer |
US7650587B2 (en) * | 2006-11-30 | 2010-01-19 | International Business Machines Corporation | Local coloring for hierarchical OPC |
US20080168419A1 (en) * | 2007-01-04 | 2008-07-10 | International Business Machines Corporation | Optical proximity correction improvement by fracturing after pre-optical proximity correction |
US7926002B2 (en) * | 2007-02-28 | 2011-04-12 | Mentor Graphics Corporation | Selective optical proximity layout design data correction |
US7669175B2 (en) * | 2007-05-11 | 2010-02-23 | International Business Machines Corporation | Methodology to improve turnaround for integrated circuit design using geometrical hierarchy |
US8099685B2 (en) * | 2007-07-31 | 2012-01-17 | Mentor Graphics Corporation | Model based microdevice design layout correction |
US7647569B2 (en) * | 2007-08-01 | 2010-01-12 | Micron Technology, Inc. | Systems, methods, and computer-readable media for adjusting layout database hierarchies for more efficient database processing and storage |
US8214775B2 (en) * | 2007-09-14 | 2012-07-03 | Luminescent Technologies, Inc. | System for determining repetitive work units |
US8191017B2 (en) * | 2008-01-14 | 2012-05-29 | Mentor Graphics Corp. | Site selective optical proximity correction |
US7984395B2 (en) * | 2008-01-17 | 2011-07-19 | Synopsys, Inc. | Hierarchical compression for metal one logic layer |
US7937682B2 (en) * | 2008-01-31 | 2011-05-03 | Synopsys, Inc. | Method and apparatus for automatic orientation optimization |
US7865864B2 (en) * | 2008-02-01 | 2011-01-04 | International Business Machines Corporation | Electrically driven optical proximity correction |
JP5024141B2 (ja) * | 2008-03-21 | 2012-09-12 | 富士通セミコンダクター株式会社 | パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体 |
-
2008
- 2008-03-10 JP JP2008060118A patent/JP5309623B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-10 US US12/401,252 patent/US8141006B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009216936A (ja) | 2009-09-24 |
US20090228860A1 (en) | 2009-09-10 |
US8141006B2 (en) | 2012-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6077310A (en) | Optical proximity correction system | |
US6470489B1 (en) | Design rule checking system and method | |
TWI364679B (en) | Model-based sraf insertion | |
US6668367B2 (en) | Selective promotion for resolution enhancement techniques | |
CN100520597C (zh) | 用于光学临近修正的方法和系统 | |
KR101450500B1 (ko) | 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템 | |
US20110078638A1 (en) | Layout decomposition for double patterning lithography | |
US20030023939A1 (en) | Method and apparatus for analyzing a layout using an instance-based representation | |
JP4510118B2 (ja) | 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム | |
US11079672B2 (en) | Method and system for layout enhancement based on inter-cell correlation | |
US8359562B2 (en) | System and method for semiconductor device fabrication using modeling | |
JP2009506359A (ja) | 集積化されたopc検証ツール | |
WO2005040917A2 (en) | System and method for lithography simulation | |
JP5024141B2 (ja) | パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体 | |
US8234596B2 (en) | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method | |
TWI398906B (zh) | 用於半導體裝置之資料產生方法、及電子束曝光系統 | |
JP5052625B2 (ja) | マスクのレイアウトを設計する方法及びプログラム | |
JP5309623B2 (ja) | 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 | |
JP2010156866A (ja) | 特徴量抽出方法、テストパターン選択方法、レジストモデル作成方法および設計回路パターン検証方法 | |
JP6324044B2 (ja) | セルのパターンの作成方法、マスクパターンの作成方法、プログラム、情報処理装置、マスク製造方法 | |
JP6338368B2 (ja) | パターンの光学像の評価方法 | |
US8990755B2 (en) | Defective artifact removal in photolithography masks corrected for optical proximity | |
JPH10239826A (ja) | フォトマスクパターン設計装置およびフォトマスクパターン設計方法 | |
US20090293038A1 (en) | Method and correction apparatus for correcting process proximity effect and computer program product | |
KR101041263B1 (ko) | 레티클 검증 시스템 및 프로그램이 기록된 기록매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |