JP2009506359A - 集積化されたｏｐｃ検証ツール - Google Patents

Abstract

集積化された検証および製造適応ツールは、複数の異なる検証コンポーネントを使用する検証よりも、効率的な集積デバイス設計の検証を提供する。集積化された検証および製造適応は、複数の検証コンポーネント（例えば、レイアウト対回路図、設計ルールチェック、光学プロセス補正、位相シフトマスク割り当て、ＯＰＣ検証、および機械語変換）によってアクセスされる、共有の設計データを格納する階層型データベースを含む。階層型データベースは、検証される設計に行われる演算のための、検証コンポーネントによって作成および使用される１つ以上の追加的レイヤ構造、または中間レイヤ構造の表示を含む。複数の検証コンポーネントによるアクセスおよび使用のための共有データを有する単一の階層型データベースの使用は、検証プロセスを簡素化し、改善された検証ツールを提供する。

Description

本発明は、集積デバイスレイアウトのための設計ツールに関する。より具体的には、本発明は、集積デバイスレイアウトを修正および検証するための、集積化されたツールに関する。

大規模集積回路または他の集積デバイスは、元の性能仕様を特定の回路構成に変換する一連の複雑な変換を通じて設計される。現在、これらの設計変換の大部分には、自動ソフトウェアツールが使用されている。この段階での回路の記述は、しばしば「ネットリスト」と呼ばれる。

このネットリストを回路の物理的なレイアウトに変換するための自動ツールが存在する。図１は、ネットリストを物理的なレイアウトに変換するための１つの手法を示す。レイアウトは、ゲート、絶縁領域、相互接続部、接点、および、物理的デバイスを形成する他のデバイス素子の特定の大きさを規定し、通常これらの形状を、それらの境界を規定するポリゴンで表す。

このレイアウトは、一般的に、回路内に製作されるべき実際のレイヤに対応するデータレイヤを含む。このレイアウトはまた、回路内の特定のデバイスのセットを規定するセルを含む。セルは一般的に、セルが含むデバイスの製作に必要な、全てのレイヤ上の全てのポリゴンを含む。セルは、他のセル内に、しばしば非常に複雑な配置でネストされ得る。セルの構造は、しばしばデータ階層と呼ばれる。物理的なレイアウトのポリゴンに対する一般的なフォーマットは、ＧＤＳＩＩ、ＣＩＦ、またはＯＡＳＩＳである。

レイアウトが作成されると、レイアウトは、ネットリストからレイアウトへの変換が適切に行われていること、および作成された最終的なレイアウトが特定の幾何学的な設計ルールに確実に従っていること、を確認するために検証される。これらのレイアウトの検証動作はそれぞれ、ＬＶＳ（レイアウト対回路図（ｌａｙｏｕｔ ｖｅｒｓｕｓ ｓｃｈｅｍａｔｉｃ））およびＤＲＣ（設計ルールチェック（ｄｅｓｉｇｎ ｒｕｌｅ ｃｈｅｃｋ））としばしば呼ばれる。この検証ステップを実行するために、いくつかの製品が作り出されており、それらの製品は、Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ社（Ｓａｎ Ｊｏｓｅ、カリフォルニア州）のＤＲＡＣＵＬＡ（登録商標）、Ｓｙｎｏｐｓｉｓ Ｃｏｒｐｏｒａｔｉｏｎ社（Ｍｏｕｎｔａｉｎ Ｖｉｅｗ、カリフォルニア州）のＨＥＲＣＵＬＥＳ（登録商標）、およびＭｅｎｔｏｒ Ｇｒａｐｈｉｃｓ社（Ｗｉｌｓｏｎｖｉｌｌｅ、オレゴン州）のＣＡＬＩＢＲＥ（Ｒ）を含む。これらのチェックツールによって異常またはエラーが発見されると、レイアウトがマスク製造およびウエハ製作のためにマスク工場へ送られる前に、デザイナーは不良箇所を修復しなければならない。

さらなるチェックステップがまた、レイアウト検証に使用され得る。図２は、ネットリストを物理的なレイアウトに変換するための、強化された手法を示す。これは、リソグラフパターニング中に生じる製造歪を予測する、シミュレーションベースのソフトウェアエンジンを提供する。これらのエラーの規模が大きいと判断される場合には、いくつかの形態の光学およびプロセス補正（Ｏｐｔｉｃａｌ ａｎｄ Ｐｒｏｃｅｓｓ Ｃｏｒｒｅｃｔｉｏｎ）（ＯＰＣ）を使用して補正がなされる。ＯＰＣは、画像歪、光近接効果、フォトレジスト運動効果、エッチローディング歪、および他の様々なプロセス効果を補正し得る。この時点でコントラストを強調するために、位相シフトフィーチャがまた、レイアウトに加えられ得る。

この種のチェックおよび補正の例は、非特許文献１、および非特許文献２に見出すことができる。上述の従来技術は、全ての必要なステップを順々に実行する一連の相異なるソフトウェアツールによってレイアウト上に演算するステップを含む。

図３は、このような集積回路（ＩＣ）設計の検証および補正の従来技術プロセスの一例の概念図である。必要なプロセスのステップはそれぞれ、スタンドアロンのソフトウェアツールによって実行される。元のＩＣレイアウト３００は物理的な回路レイヤを記述し、そこから、マスクおよび／またはレチクルが作成されて、設計レイアウトによって記述される回路を実現する。元のＩＣレイアウト３００は、例えば、製造されるべき回路のＧＤＳ−ＩＩ記述であり得る。

データインポートプロセス３１０は、元のＩＣレイアウト３００をデータベース３１５内のストレージのためのフォーマットに変換する。このデータは、検証データベース３１５に格納されると、元のＩＣレイアウト３００の設計を検証するために、レイアウト対回路図（ＬＶＳ）ツール３２０および設計ルールチェック（ＤＲＣ）ツール３２５によって使用される。ＬＶＳおよびＤＲＣの検証が完了すると、検証データベース３１５に格納されたデータは、データエクスポートプロセス３３０によってエクスポートされる。

データは、次いで、データインポートプロセス３３５によってインポートされ、それは、エクスポートされたデータを位相シフトマスク（ｐｈａｓｅ ｓｈｉｆｔ ｍａｓｋ）（ＰＳＭ）データベース３４０で使用されるフォーマットに変換する。ＰＳＭツール３４５は、ＰＳＭデータベース３４０に格納されたデータを演算して、適切な場所で位相シフトを実行する。スタンドアロンのＰＳＭ割り当てツールの例は、上述のＢａｒｏｕｃｈによる参考文献に論じられているＳＥＥＤ、およびＮｕｍｅｒｉｃａｌ Ｔｅｃｈｎｏｌｏｇｉｅｓ社（Ｓａｎ Ｊｏｓｅ、カリフォルニア州）から市販されている製品のＩＮ−Ｐｈａｓｅ（登録商標）である。位相シフトされたレイアウトを記述するデータは、データエクスポートプロセス３５０によってＰＳＭデータベース３４０からエクスポートされる。

データインポートプロセス３５５は、ＰＳＭツールによって生成されたデータを光学プロセス修正（ＯＰＣ）データベース３６０にインポートする。ＯＰＣデータベース３６０は、一般的に平坦なデータベースであり、これは、回路のレイヤの全てのポリゴンが単一のセル内に含まれ、階層構造を有しないことを意味する。データインポートプロセス３５５は、一般的に、データを階層的な表示から平坦な表示に変換する。ＯＰＣツール３６５は、ＯＰＣデータベース３６０に格納されたデータにＯＰＣ演算を実行する。スタンドアロンのＯＰＣツールの例は、上述のＢａｒｏｕｃｈによる参考文献に論じられているＯＰＴＩＭＡＳＫ、およびＳｙｎｏｐｓｉｓ Ｃｏｒｐｏｒａｔｉｏｎ社から入手可能なＰｒｏｔｅｕｓ（登録商標）である。データエクスポートプロセス３７０は、ＯＰＣデータベース３６０に格納されたデータをエクスポートする。

ＯＰＣツールによって生成されたデータは、次いで、一般的に、シミュレーションツールにインポートされ、ＯＰＣが所望の補正効果を有することを確認する。これは、光学およびプロセスルールチェック（ｏｐｔｉｃａｌ ａｎｄ ｐｒｏｃｅｓｓ ｒｕｌｅ ｃｈｅｃｋ）、すなわちＯＲＣと呼ばれる場合もある。ＯＲＣチェックは、さらにＯＰＣが必要であるかどうかを判断するためにＯＰＣの前に、結果が十分に良好であるかどうかを判断するためにＯＰＣ実行の中間ポイントにおいて、またはＯＰＣが完了した後で、実行され得る。このチェックが完了すると、データはＩＣ製造プロセス３９５で使用するためにエクスポートされる。最終的な検証ステップとして、ＬＶＳツール３２０および／またはＤＲＣツール３２５がまた、ＯＰＣデータベース３６０の出力に使用され得る。ＬＶＳツール３２０および／またはＤＲＣツール３２５による別のチェックの実行には、データインポートプロセス３１０による別のインポート、およびデータエクスポートプロセス３３０による別のエクスポートが必要である。

図３に示されたプロセスには、いくつかの問題が存在する。例えば、データの各ツールへのインポートおよび各ツールからのエクスポートは、データの消失、またはデータの不正確な変換といった形態のエラーの機会を提供する。現在のＶＬＳＩのＩＣに共通する、大きなデータセットのインポートおよびエクスポートは、時間を要するものであり、単一のインポートステップおよびエクスポートステップは数時間を要し得る。集積回路の設計が複雑になればなるほど、インポートおよびエクスポートステップに費やす時間が増加する。したがって、必要とされる全ての動作が実行され得て、しかも、不正確な変換のリスクが解消され、かつ、多くの時間を要するインポートおよびエクスポートステップを必要としない、新しい検証ツールを有することが望ましい。
Ｃ．Ｓｐｅｎｃｅ他、「Ａｕｔｏｍａｔｅｄ Ｄｅｔｅｒｍｉｎａｔｉｏｎ ｏｆ ＣＡＤ Ｌａｙｏｕｔ Ｆａｉｌｕｒｅｓ Ｔｈｒｏｕｇｈ Ｆｏｃｕｓ：Ｅｘｐｅｒｉｍｅｎｔ ａｎｄ Ｓｉｍｕｌａｔｉｏｎ」、Ｏｐｔｉｃａｌ／Ｌａｓｅｒ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ ＶＩＩ、Ｐｒｏｃ．ＳＰＩＥ２１９７、ｐ．３０２ｆｆ．（１９９４） Ｅ．Ｂａｒｏｕｃｈ他、「ＯＰＴＩＭＡＳＫ：Ａｎ ＯＰＣ Ａｌｇｏｒｉｔｈｍ ｆｏｒ Ｃｈｒｏｍｅ ａｎｄ Ｐｈａｓｅ−ｓｈｉｆｔ Ｍａｓｋ Ｄｅｓｉｇｎ」、Ｏｐｔｉｃａｌ／Ｌａｓｅｒ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ ＶＩＩＩ、Ｐｒｏｃ．ＳＰＩＥ２４４０、ｐ．１９２ｆｆ．（１９９５）

集積デバイスレイアウトの少なくとも一部分を、階層的または平坦な様態で表す階層型データベースを有する、集積化された検証および製造適応ツールが開示され、該ツールは、標準のＤＲＣおよびＬＶＳ検証に使用されるだけでなく、光学およびプロセス修正（ＯＰＣ）を実行することが可能であり、位相シフトマスク（ＰＳＭ）割り当て、ならびに光学およびプロセスルールチェック（ＯＲＣ）およびＯＰＣ検証のためのシリコンシミュレーションを含む、他のデータ操作技術を実行することが可能である。一実施形態では、集積化されたソフトウェアツールは、マスクライタで読み取られ得るデータベース内の検証された機械語のデータをエクスポートして、１つ以上のフォトリソグラフィックマスクを生成する。

本発明の上述の側面および多数の付随する利点は、添付図面とともに以下の詳細な説明を参照することによって、より容易に明らかとなり、より適切に理解される。

集積化された検証および製造適応ツールが説明される。以下の説明では、本発明を十分に理解するために多くの特定の詳細が、説明を目的として記述される。しかしながら、本発明がこれらの特定の詳細を用いずに実行され得ることは、当業者には明らかである。他の場合では、本発明が不明確になることを避けるために、構造およびデバイスはブロック図形式で示される。

明細書内の「一実施形態」または「ある実施形態」という記述は、実施形態に関連して説明される特定の機能、構造、または特徴が、本発明の少なくとも１つの実施形態に含まれることを意味する。明細書内の様々な箇所に現れる「一実施形態では」という語句は、必ずしも全て同じ実施形態を参照しているとは限らない。

集積回路の製造に関する、方法および装置が本明細書において説明される。しかしながら、説明される技術は、任意の集積デバイスの製造および／または設計プロセスに適用され得る。集積デバイスは、集積回路、マイクロマシン、ディスクドライブヘッドのような薄膜構造、遺伝子チップ、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）、またはリソグラフィ技術を用いて製造された任意の他の工業製品を含む。

集積化された検証および製造適応ツールは、複数の異なる検証ツールを使用した検証よりも、効率的な集積デバイス設計の検証を提供する。集積化された検証および製造適応ツールは、複数の検証ツールコンポーネント（例えば、レイアウト対回路図、設計ルールチェック、光学プロセス補正、位相シフトマスク割り当て）によってアクセスされる設計データを格納する階層型データベースを含む。階層型データベースは、検証される設計に対して行われる演算のために、検証ツールコンポーネントによって作成および使用される、１つ以上の追加的、または中間レイヤ構造の表示を含む。設計図は単一のレイヤのみを含み得るが、しかしながら、階層型データベースは、単一レイヤの元の設計に対して１つ以上の中間レイヤを含み得る。複数の検証ステップに対する単一の階層型データベースの使用が、検証プロセスを簡素化し、改善された検証ツールを提供する。

図４は、集積化された検証および製造適応ツールの概念図である。図４の集積化された検証および製造適応ツールは、ツール内の各コンポーネントによって使用される単一の階層型データベースを含む。説明のために、集積化された検証および製造ツールは、データベースおよび複数のコンポーネントを含む。コンポーネントは、図３の個々のスタンドアロンツールの中心的な機能性を果たす。しかしながら、コンポーネントは集積化された検証および製造適応ツールに含まれるので、個々のコンポーネントはツールとして参照されない。複数のコンポーネントに対する単一のデータベースの使用が、検証プロセスに必要な時間および労力を減らす。

図４は、ＬＶＳコンポーネント、ＤＲＣコンポーネント、光学的ルールチェック（ＯＲＣ）コンポーネント、ＰＳＭコンポーネント、ＯＰＣコンポーネント、および、さらなるコンポーネントを集積化された検証および製造適応ツールに加えることができることを示す、「他の」コンポーネント４７０を示す。別の実施形態では、より少ないコンポーネントが使用され得、例えば、ＤＲＣおよびＯＰＣコンポーネントのみが使用され得る。

一実施形態では、ツールは、実行されるべき所望の演算のリストを調べて、必要な入力および出力を決定する（「ルールデッキ」と呼ばれることもある）。次いで、ツールは、必要とされる入力レイヤを入力データベースから読み取り、計算の間に満たされるべき空の出力レイヤを作成する。加えて、一時的な計算結果を保持するために、複数の中間または「作業」レイヤが作成され得る。一実施形態では、全ての入力、出力、および中間の結果は、「レイヤ」と呼ばれるジオメトリ集合であり、レイアウトの１つ以上のセル内の一群のジオメトリとして定義される。この定義は、レイアウトを表すための周知のＧＤＳＩＩデータベース標準フォーマットにおけるレイヤの定義と同じである。レイヤはまた、階層データ表示を可能とする。

階層型データベースが形成され、必要なレイヤのリストがコンパイルされると、計算が実行され、所望の出力レイヤが満たされる。検証プロセスが完了した後に、階層型データベース４１０に格納される情報は、データエクスポートプロセス４８０によってエクスポートされる。エクスポートデータは、ＩＣ設計を行うために、ＩＣ製作プロセス３９５によって使用され得る。

ＬＶＳコンポーネント４４０、ＤＲＣコンポーネント４５０、ＯＲＣコンポーネント４６０、ＰＳＭコンポーネント４２０、ＯＰＣコンポーネント４３０、および、「その他」４７０によって示される他のコンポーネントは、階層型データベース４１０に格納されている元のＩＣレイアウト３００を表す階層データに演算を行う。一実施形態では、ＬＶＳコンポーネント４４０、ＤＲＣコンポーネント４５０、ＯＲＣコンポーネント４６０、ＰＳＭコンポーネント４２０、およびＯＰＣコンポーネント４３０は、元のＩＣレイアウト３００を記述するエッジの階層表示に演算を行う。様々なコンポーネントは、階層型データベース４１０に含まれる中間レイヤのエッジ表示および構造を用いて、それぞれの演算を実行する。

集積化された検証および製造適応ツールの別の実施形態は、作製されたシリコンの平坦化、すなわち物理的な平坦性を助力するために、小さな正方形のような標準フィーチャのアレイをレイアウトに追加し得るコンポーネントを含む。これらのフィーチャは、「ダミー充填」または「平坦化充填」と呼ばれることがある。レイアウトのフィーチャの密度を解析することによって、低密度領域が識別され新しいフィーチャで充填される。

図５は、集積化された検証および製造適応ツールの一実施形態の動作を示す。以下に詳述するように、集積化された検証および製造適応ツールは、１つ以上のコンピュータシステムによって実行され得る。

一実施形態では、集積化された検証および製造適応ツール５００は、元のデータベース５２０から修正されたデータベース５１０へデータをインポートする。元のデータベース５２０は、検証される設計を相対的に標準のフォーマット（例えば、ＧＤＳＩＩ）で格納し得、一方で、修正されたデータベース５１０は、修正された標準のフォーマットで、または独立したフォーマットで設計を格納し得る。一実施形態では、インポートは、階層的投入（ｈｉｅｒａｒｃｈｉｃａｌ ｉｎｊｅｃｔｉｏｎ）および／またはビン投入（ｂｉｎ ｉｎｊｅｃｔｉｏｎ）を実行するステップを含む。代替の実施形態では、集積化された検証および製造適応ツール５００は、修正された／独立のフォーマットでデータを受信する。

一般的に、階層的投入とは、セルの配置の繰り返しパターンが認識され、そのパターンを含む新しいセルで置き換えられる技術である。階層的投入は、セル配置またはコンテクストの冗長パターン数を減じることによって、元のデータベース５２０のより効率的な表現を作成する。一実施形態では、パターンを認識し、新しいセルによる正しい表示を確定するために、特別に設計されたヒューリスティックスが使用される。

ヒューリスティックスは、例えば、階層のアレイへの投入、および高密度にオーバーラップしている構造の選択的な平坦化を含む。多くのレイアウトでは、セルのアレイは、検証の観点からは非効率的に記述される。階層的投入のヒューリスティックスは、アレイを認識し、行、列、または小さなサブアレイを新しいセルとして再定義する。

この追加された階層は、アレイ内の配置間の冗長な相互作用の数を大幅に減じることによって、計算の段階でプロモートされるジオメトリの量を減じる。特定のタイプの回路（例えば、ＦＰＧＡ）では、二つの大きなセルまたはセルのアレイは、広い範囲で互いにオーバーラップする。この構成は「高密度オーバーラップ」と呼ばれる。階層的投入はこのような事例を認識し、最初に、オーバーラップする選択されたセルを平坦化し、次いで、新しい、より相互作用の少ないセル構造を再導入する。

ビン投入は、平坦なレイアウトジオメトリをセルに分割するプロセスである。ビン投入はまた、セルのランダムな集合に適用され得、より効率的にセル構造を再構成する。一実施形態では、ビン投入は、セルの名前別ではなく、幾何学的グリッド別にレイアウトを分割することによって達成される。ビン投入は、平坦なレイアウトを階層的なレイアウトに変換するための１つの技術である。

様々なインポート技術が、Ｌａｕｒｅｎｃｅ Ｗ．Ｇｒｏｄｄによる米国特許出願第０９／２３４，０３０号（現在、米国特許出願第６，３８１，７３１号）、名称「ＰＬＡＣＥＭＥＮＴ ＢＡＳＥＤ ＤＥＳＩＧＮ ＣＥＬＬＳ ＩＮＪＥＣＴＩＯＮ ＩＮＴＯ ＡＮ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＤＥＳＩＧＮ」（１９９９年１月１９日出願）においてより詳細に説明されており、該出願は、本明細書において参考として援用される。

修正されたデータベース５１０が、階層型投入および／またはビン投入によって生成されると、各コンポーネント（例えば、ＬＶＳ、ＤＲＣ、ＰＳＭ、ＯＰＣ、ＯＲＣ）は、集積デバイス設計のレイアウトの一部を表す一群の幾何学的図形に演算する。これらのグループは、一般的に、「エッジ集合（ｅｄｇｅ ｃｏｌｌｅｃｔｉｏｎ）」と呼ばれる。エッジ集合は、演算の性質に依存して、ポリゴンに編成され得る設計からのエッジを含む。代表的なエッジ集合は単一のセルのエッジのみを含み得、別のエッジ集合はセルまたは隣接する要素のエッジを含み得、さらに、別のエッジ集合は任意の境界内の全てのエッジを含み得る。エッジは、それらが表すデータがポリゴンで構成されている場合にはポリゴン全体として、またはフリーエッジのいずれかとして、エッジ集合から取り出され得る。取り出しおよび操作が行われると、演算の出力を表す新しいエッジが、エッジが取り出されるレイヤに、および／または修正されたデータベース５１０内の未使用の中間レイヤに格納される。

選択的プロモーションとは、隣接するセルに影響を及ぼすセル内の特定のジオメトリが、階層の別のレベルまで「プロモート」される技術である。このプロモーションは、セル内のジオメトリが、セルの配置によってコンフリクトする動作を生じないようにする。例えば、それ自体の境界に極めて近くにあるジオメトリを有するセルの場合、このセルのある配置は別のセルから離されるが、別の配置は別のセルの近くとなり得る。この場合、境界近くのジオメトリに対する計算結果は、隣接するセルとの相互作用によって、各配置ごとに異なり得る。選択的プロモーションのさらなる詳細は、Ｍｅｎｔｏｒ Ｇｒａｐｈｉｃ社の米国特許第６，６６８，３６７号に見出すことができ、該特許はまた、本明細書において参考として援用される。

このコンフリクトを解決するために、境界近くでコンフリクトするジオメトリは、階層の次のレベルまで「プロモート」され、または平坦化される。これによって、２つのジオメトリのバージョンが生成されるが、それらはセルの各配置に対して１つであり、それぞれが異なる計算結果を生成する。固有の相互作用およびコンフリクトするジオメトリの数を減じることによって、プロモートされるジオメトリの数が最小限に抑えられ、その結果として、計算量が少なくなり、ファイルサイズが小さくなる。プロモーションは、再帰的に達成され得る。

エッジ集合の操作および選択的プロモーションの使用は、データベース間でデータをインポートおよびエクスポートすることなく、複数の検証ツールコンポーネント間のデータの共有を助長する。これまでの検証ツールは、一般的に、設計データベースの共有を考慮せずに特定のツールに対して最適化されるフォーマットでの、ＩＣ設計図を表している。データの共有化は、インポート／エクスポートプロセスを介して達成されていた。

修正されたデータベース５１０によって提供された階層表示は、複数の性能の利点を提供する。例えば、これまでの検証ツールは、一般的に、冗長なコンテクストを排除するために、セルクローン化方式（ｃｅｌｌ ｃｌｏｎｉｎｇ ｓｃｈｅｍｅ）を用いていた。しかしながら、一部の設計では、極めて多数のクローンを生じ、検証プロセスを遅らせる結果となっていた。選択的プロモーションおよび階層的投入は、より効率の良い様態で冗長なコンテクストを減少させ、または排除さえもして、それは検証プロセスを、クローンに基づいた技術を用いたときよりも速く完了することができる。

加えて、クローン技術は、全てのセル間の相互作用が局所的であるという想定に基づいている。すなわち、相互作用距離が制限される。しかしながら、位相シフトマスク（またはレチクル）割り当て技術に対しては、相互作用距離は潜在的に限度がない。これによって、潜在的に無限数のセルクローンが必要となり、これは階層的な位相割り当てを非実際的なものとする。

一実施形態では、集積化された検証および製造適応ツールは、ＬＶＳコンポーネント４４０およびＤＲＣコンポーネント４５０を含み、これらのコンポーネントは、修正されたデータベース５１０に格納されたエッジ集合に対して、ＬＶＳ検証演算とＤＲＣ検証演算との両方を実行する。別の実施形態では、ＬＶＳ検証演算およびＤＲＣ検証演算は、別のコンポーネントによって実行される。

ＬＶＳ検証演算は、エッジ集合を分析して、レイアウトが回路設計に正確に一致するかどうかを判断する。一実施形態では、エッジ集合は、設計と一致するネットリストと比較され、レイアウトが正確にネットリストの表示を表すかどうかを判断する。ＬＶＳコンポーネントによって特定されたエラーは、フラグを付され、識別され、可能な場合には補正され得る。一実施形態では、ＬＶＳコンポーネントおよび／または補正されたレイアウトによって生成されたデータは、補正されたデータベース５１０内の１つ以上の中間レイヤに格納される。

ＤＲＣ検証演算は、エッジ集合を分析し、任意の設計ルール違反が存在するかどうかを判断する。設計ルールは、例えば、最小ライン間隔、最小ライン幅、最小ゲート幅、または他の幾何学的レイアウトのパラメータを含み得る。設計ルールは、例えば、得られる設計レイアウトを製作するために使用されるべき製造プロセスに基づくものである。ＬＶＳコンポーネントによると同様に、ＤＲＣコンポーネントによって特定されたエラーは、フラグを付され、識別され、可能な場合には補正され得る。一実施形態では、ＤＲＣコンポーネントおよび／または補正されたレイアウトによって生成されたデータは、修正されたデータベース５１０内の１つ以上の中間レイヤに格納される。

一実施形態では、ＯＲＣコンポーネント４６０は、ウエハに求められる性能をシミュレートすることによってエッジ集合を分析して、ウエハ構造が一組の製作許容範囲を超えるかどうかを判断する。ＯＲＣコンポーネント４６０はまた、例えばＬＶＳおよびＤＲＣがレイアウトに実行される前に、元のレイアウトを表すエッジ集合に演算を行い得る。この演算は、「ｐｒｉｎｔＩｍａｇｅ」計算と呼ばれることもある、そのままに印刷されるウエハの表示として、階層型データベース４１０内に新しいデータレイヤを作成するステップを含み得て、このステップは、引き続いてＤＲＣ、ＬＶＳ、または他のコンポーネントを使用してチェックされ得る。ＬＶＳおよびＤＲＣコンポーネントでと同様に、ＯＲＣコンポーネントによって特定されたエラーは、フラグを付され、識別され、可能な場合には修正され得る。

一実施形態では、ＰＳＭコンポーネント４２０は、ＯＲＣコンポーネント４６０によって修正されたエッジ集合に演算を行う。しかしながら、ＰＳＭコンポーネント４２０はまた、他のエッジ集合に対しても演算を行い得る。ＰＳＭコンポーネント４２０は、修正されたデータベース５１０に格納された設計のレチクルに対する位相シフト割り当てを作成する。位相シフト割り当ては、例えば、極めて小さなゲート幅および／またはライン幅を可能にするように行なわれ得る。得られたレイヤおよび／またはレチクルレイヤは、修正されたデータベース５１０内の中間レイヤに格納される。

一実施形態では、ＯＰＣコンポーネント４３０は、ＰＳＭコンポーネント４２０によって修正され、修正されたデータベース５１０内の１つ以上の中間レイヤに格納されている、エッジ集合に演算を行う。ＯＰＣコンポーネント４３０はまた、例えば、ＰＳＭがレイアウトに実行されていない場合には、元のレイアウトを表すエッジ集合に演算を行い得る。

現在、ＯＰＣの２つの一般的なカテゴリ、すなわちルールベースのＯＰＣおよびモデルベースのＯＰＣが使用されており、これらのうちの１つまたは両方が適用され得る。ルールベースのＯＰＣでは、レチクルレイアウトは、幾何学的操作のための一組の固定ルールに基づいて修正される。モデルベースのＯＰＣでは、形成されるべきＩＣ構造がモデル化され、ウエハ上の構造の境界を表す閾値が、使用したモデルに基づいて生成されたシミュレート結果から決定され得る。

モデルベースのＯＰＣの特定の側面は、以下の出版物でより詳細に説明されている。Ｃｏｂｂ他、「Ｍａｔｈｅｍａｔｉｃａｌ ａｎｄ ＣＡＤ Ｆｒａｍｅｗｏｒｋ ｆｏｒ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ」、Ｏｐｔｉｃａｌ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ ＩＸ、Ｐｒｏｃ．ＳＰＩＥ２７２６、ｐｐ．２０８−２２２（１９９６）；Ｃｏｂｂ他、「Ｅｘｐｅｒｉｍｅｎｔａｌ Ｒｅｓｕｌｔｓ ｉｎ Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ ｗｉｔｈ Ｖａｒｉａｂｌｅ Ｔｈｒｅｓｈｏｌｄ Ｒｅｓｉｓｔ Ｍｏｄｅｌ」、Ｏｐｔｉｃａｌ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ Ｘ、ＳＰＩＥ３０５１、ｐｐ．４５８−４６８（１９９８）；およびＮｉｃｈｏｌａｓ Ｂ．Ｃｏｂｂ、「Ｆａｓｔ Ｏｐｔｉｃａｌ ａｎｄ Ｐｒｏｃｅｓｓ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ Ａｌｇｏｒｉｔｈｍｓ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｍａｎｕｆａｃｔｕｒｉｎｇ」Ｐｈ．Ｄ．博士論文、Ｕｎｉｖ．Ｃａｌ．Ｂｅｒｋｅｌｅｙ（１９９８）。

ＯＰＣコンポーネント４６０は、１つ以上のエッジの配置を修正し、１つ以上のレチクルの光学性能を向上させる。レイアウトに適用され得るルールベースのＯＰＣの一実施例は、アシストフィーチャ、例えば、相互接続ラインに沿ったサブ分解バー、ライン端部におけるハンマヘッド形状、またはラインコーナー部におけるセリフの追加である。他のアシストフィーチャがまた、提供され得る。

ＯＰＣコンポーネント４６０はまた、モデルに基づいた１つ以上のエッジの配置を修正し得、それは、特定のレチクルレイアウトを使用して製作される構造を予測する。レチクルレイアウトは、モデリングの結果によって識別される欠陥を補償するように、予測結果に基づいて修正され得る。一実施形態では、ＯＰＣコンポーネント４６０によって生成された結果は、修正されたデータベース５１０内の１つ以上の中間レイヤに格納される。

本発明のさらに別の実施形態では、図４Ａに示される集積化された検証および製造適応ツールの他のコンポーネント４７２は、最適化されデータベース内に共有されるデータを、マスク作成ツールに直接供給され得るフォーマットに変換する。大部分のマスク作成ツールは、ＥＴＥＣシステムズ（応用材料企業）製などの電子ビームおよびレーザラスタライズ書き込みツール用のＭＥＢＥＳ、日立ベクトル走査電子ビームマスクライタ用の日立フォーマット、Ｍｉｃｒｏｎｉｃ社製のマスクライタの階層型処理用のＭＩＣフォーマットのような、マシン固有のフォーマットのレイアウトデータを使用する。これらのマスクライタ用のデータの前処理は、一般的に、レイアウトデータ（一般的に、ＧＤＳ ＩＩ）をスタンドアロンの翻訳ツールにインポートして、標準フォーマットをマシン固有のフォーマットに変換するステップを含む。

マスク書き込みツールは、ラスター走査マスク書き込みツール、ベクトル走査マスク書き込みツール、微視的なミラーのアレイを含むマスク書き込み要素の並列アレイを利用するツール、独立調整レーザビーム、走査プローブ顕微鏡素子、または、フォトリソグラフマスクまたはレチクルを作成する他の機構を含む。

したがって、コンポーネント４７２は、そのような選択に対してユーザにプロンプトを出すことによるか、またはデフォルトなどに基づいて、データがエクスポートされる形式を決定するコンピュータコードを実行する。次に、コンポーネントは、データベース内の共有データの、個々のデータレイヤのような所望の部分を、選択されたマスク書き込み言語に変換する。データはまた呼び出され、データレイヤのサブセットとして翻訳され得、翻訳精度または速度を高めるために、個々に、または並列に処理される。

データベースが階層的である本発明の好適な本実施形態では、所望のマスク書き込み言語へのデータベースの変換は、データレイヤの一部分を一時メモリへ読み出すステップと、マシン固有の翻訳仕様に基づいてその部分を処理するステップと、翻訳された部分を出力ファイルに書き込むステップとを含む。これは、レイヤ全体が変換されるまで、部分ごとに繰り返される。ジョブが、データレイヤの部分または他のサブセットに分割されることで、より管理しやすくなり得ることが理解されるが、一部の状況において利点を有し得る別の実施形態は、変換されるべきデータレイヤ全体を平坦化されたデータレイヤへ移動するステップと、平坦化されたレイヤ全体を特定の機械語に変換するステップとを含む。

理解されるように、検証され、最適化された設計データを直接マスク書き込み機械語にエクスポートすることができるコンポーネント４７２を含むことによって、ソフトウェアシステム間の互換性の問題に起因するエラーの機会が少なくなる。加えて、レイアウトデータの処理およびマスクの作成に必要な時間もまた短くなる。

本明細書および請求項のために、用語「マスク」は、従来のフォトリソグラフィック接触印刷マスクと、照射光がウエハに到達できるかどうかを決定するパターンがその上に形成されたレチクルまたは他のデバイスとの、両者を網羅することを意図する。

本発明の別の実施形態では、共通の階層型データベース４１０と情報をやりとりする図４に示される「他の」集積化された検証コンポーネント４７０は、ＯＰＣ検証コンポーネントである。従来の処理では、集積回路のマスクがパターンをウエハ上に印刷し得る際の忠実度を改善するために、修正されるべきレイアウトまたはその部分がシミュレートされ、ＯＰＣ補正が行われた。補正が行われると、マスクレイアウト設計が適切に修正されたかどうかを判断するために、補正されたデータは、それ自体のデータベースおよびシミュレーションモデルを使用するＯＰＣ検証ツールにエクスポートされた。図３に類似した方法では、当該のツールは、補正されたデータをＯＰＣ検証ツールに供給するために、複数のデータエクスポート／データインポートステップを必要とする。このツールは、次いで分析を実行し、マスクまたはレチクルが製造され得る前に任意の更なる変更を行うために、その結果をユーザに返した。

上述のように、このようなデータのエクスポート／インポートは、時間のかかるものであり、潜在的エラーの根源である。これらおよび他の限界を打開するために、本発明の一実施形態では、ＯＰＣ検証コンポーネントと、共有階層型データベース４１０にアクセスできる集積化された検証ツールとを具体化する。図４Ｂに示されるように、一組の集積化された検証コンポーネントは、２つ以上の光学的ルールチェッカ４６０と、ＯＰＣコンポーネント４３０と、ＯＰＣ検証コンポーネント４８２と、上述の追加コンポーネントとを含む。各々のコンポーネント４３０、４６０、および４８２は、マスクまたはレチクル上のフィーチャがどのようにウエハ上に印刷されるのかを評価するために、シミュレーションエンジン４８４にアクセスする。ＯＰＣ検証コンポーネント４８２は、ＯＰＣコンポーネント４３０によって行われるＯＰＣ補正が所望の通りにウエハ上に印刷されることを確認するために、集積回路レイアウトの設計またはその一部を取り出すために共有階層型データベース４１０にアクセスする。ＯＰＣ検証コンポーネント４８２を一連の集積化されたコンポーネントに含めることによって、データを別個のツールにエクスポートことは必要でなくなり、それ故に、当該のエクスポート／インポートプロセスに関連する時間を節約し、エクスポートプロセス中にエラーが生じる可能性を除く。ＯＰＣ検証コンポーネントは、好適にもＧＤＳ−ＩＩまたはＯＡＳＩＳフォーマットなどの階層型データベースに格納された状態のデータに演算を行う。

図４Ｂに示される実施形態では、ＯＰＣ検証コンポーネント４８２は、ＯＲＣコンポーネント４６０およびＯＰＣコンポーネント４３０によって使用されるものと同じシミュレーションエンジン４８４にアクセスする。しかしながら、一部の場合には、ＯＰＣ検証コンポーネント４８２が異なるシミュレーションエンジンを使用することが、所望され得る。

図４Ｃは、マスクまたはレチクル上のフィーチャがどのようにウエハ上に印刷されるのかを評価するために、ＯＰＣ検証コンポーネント４８２が異なるシミュレーションエンジン４８６にアクセスする、本発明の一実施形態を示す。シミュレーションエンジン４８６は、シミュレーションエンジン４８４よりも一層正確なものであり得る。ＯＰＣ検証コンポーネントは一般的に、ＯＰＣコンポーネント４３０によって使用される反復的な手法に対して、単一パスでデータを分析するために、多くの追加的な計算時間を費やすことなく、より正確なモデルが使用され得る。

図４Ｄは、ＯＰＣコンポーネントによって行われた補正が適切であるかどうかをＯＰＣ検証コンポーネントが判断する、従来の方法を示す。概して、ＯＰＣ検証コンポーネントは、マスクフィーチャの各々のエッジがウエハ上のどこに印刷されるのかを判断することによって、レイアウトを分析する。各エッジのシミュレーションは、シミュレーションサイトで行われる。図４Ｄに示される実施例では、シミュレーションサイト４８６は、一般的に、フラグメンテーションの端点の中間に配置される。しかしながら、米国特許出願第１０／６９８，５９６号（２００３年１０月３１日出願）、および米国特許出願第１１／０６７，５０４号（２００５年２月２５日出願）に記載されているような、より最適のシミュレーションサイトの選択方法があり得、該両方の特許出願は、いずれもＭｅｎｔｏｒ Ｇｒａｐｈｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ社（本発明の譲受人）に譲渡されており、本明細書において参考として援用される。

一部の場合には、ＯＰＣ補正を判断するためにＯＰＣコンポーネントによって使用されたものと同じシミュレーションサイトを使用することが、エラーを引き起こし得る。例えば、ＯＰＣコンポーネントは、アシストフィーチャがレイアウト設計内に配置される必要があると、判断し得る。ＯＰＣ検証コンポーネントが、アシストフィーチャ上にシミュレーションサイトを配置せずに、ＯＰＣ検証コンポーネントによって使用された同じシミュレーションサイトにおいてレイアウトの分析のみを行なう場合には、アシストフィーチャがウエハ上に印刷しないことを確認することは不可能である。さらに、同じシミュレーションサイトを再利用することは、ＯＰＣ検証コンポーネントによる以外には検出されない、他のエラーをもたらし得る。

この問題点を解決するために、本発明の一実施形態は、ＯＰＣ検証コンポーネントに対して、ＯＰＣコンポーネントによって使用されていたものとは異なるサイト選択システムを使用する。図４Ｅに示されるように、ＯＰＣ検証コンポーネントは、シミュレーションサイト４９０の均一グリッドを使用して、領域内の空間画像の強度を評価し得る。レイアウトのフィーチャサイズと比較して間隔の狭い、等間隔に配置されたシミュレーションサイトのパターンは、しばしば「高密度（ｄｅｎｓｅ）」シミュレーションと称される。シミュレーションサイトのパターン４９０は、図４Ｅに示されるように、レイアウト全体にわたって均一であり得る。代替案としては、シミュレーションサイトのパターンは変化され得る。例えば、図４Ｆは、第一の密度を有するシミュレーションサイトのパターン４９２、および第二のより密度の高いシミュレーションサイトのパターン４９４を示す。一般的には、回路動作に重要な領域内のシミュレーションサイトの密度を増加させることが望ましく、ランタイムを短縮するために重要でない領域内の密度を減少させることが望ましい。特定の密度は、シミュレートされるシステムの光学的パラメータ（波長λ、開口数ＮＡ、および照明条件σ）によって制限される。これらのパラメータは、その値を超えてはいかなる電磁（ＥＭ）フィールド変調も生じない、空間周波数のカットオフを規定し：

したがって、次式は、サンプリングポイント間の距離設定にしばしば共通であり、

これは、光学系のＥＭフィールドに対するナイキスト周波数に対応し、または次式

は、光学的強度をサンプリングしたときの、光学系のＥＭフィールドに対するナイキスト周波数の２倍に対応する。より細密なサンプリンググリッドが使用され得るが、より細密なグリッドでのナイキスト周波数を超えたサンプリングは、詳細な情報ではなく冗長性をもたらす。

ＯＰＣコンポーネントによって使用されたものとは異なるシミュレーションサイトの配置を使用することによって、ＯＰＣ検証コンポーネントが、ＯＰＣコンポーネントによって使用されたものと同じシミュレーションサイトを使用した場合には補正されないエラーを検出し得ることが、可能である。さらに、上述のように、図４Ｅおよび図４Ｆに示されるような異なるサンプリングサイトのパターンによって実行される計算は、ＯＰＣコンポーネントと同じシミュレーションエンジンを使用し得、または異なるシミュレーションエンジンを使用し得る。

上述の実施例では、ＯＰＣコンポーネント４３０は、それら自体のエッジフラグメント上にシミュレーションサイトを配置することによって、「疎な（ｓｐａｒｓｅ）」シミュレーションを使用する。しかしながら、ＯＰＣコンポーネントは高密度シミュレーションをも使用し得ることが、理解される。シミュレーションサイトがエッジフラグメントと正確に合致しない場合には、特定のシミュレーションサイトをエッジフラグメントにマップすることが、しばしば必要となる。ＯＰＣコンポーネントおよびＯＰＣ検証コンポーネントが同じシミュレーションサイトのレイアウトを使用したときに生じる潜在的な問題を回避するために、両方のコンポーネントによって使用される高密度シミュレーションサイトは異なるべきである。

図６は、コンピュータシステムの一実施形態のブロック図である。図６に示されるコンピュータシステムは、コンピュータシステムの範囲を表すことを意図したものである。代替のコンピュータシステムは、より多くの、より少ない、および／または異なるコンポーネントを含み得る。

コンピュータシステム６００は、バス６０１または情報を通信するための他の通信デバイスと、情報を処理するためにバス６０１と結合されたプロセッサ６０２とを含む。コンピュータシステム６００は単一のプロセッサで示されているが、コンピュータシステム６００は、複数のプロセッサおよび／またはコプロセッサを含み得る。マルチプロセッサの実施形態では、様々な検証および製造適応コンポーネントによって実行される演算は、セル、ビン、またはプロセッサ間で作業を分割するための他の技術によって分割される。例えば、単一のセルはあるプロセッサによって演算され、一方で、別のセルは異なるプロセッサによって演算される。セルの演算が完了すると、プロセッサは、別のセルで検証演算を実行し得る。

コンピュータシステム６００は、情報およびプロセッサ６０２によって実行されるべき命令を格納するために、バス６０１と接続されたランダムアクセスメモリ（ＲＡＭ）、または別の動的ストレージデバイス６０４（メインメモリと称する）をさらに含む。メインメモリ６０４はまた、プロセッサ６０２によって命令の実行中に、一時変数または他の中間情報を格納するために使用され得る。

コンピュータシステム６００は、プロセッサ６０２に対する静的情報および命令を格納するために、バス６０１と接続された読み出し専用メモリ（ＲＯＭ）および／または他の静的ストレージデバイス６０６をも含む。データストレージデバイス６０７は、情報および命令を格納するためにバス６０１と結合される。磁気ディスクまたは光ディスクのようなデータストレージデバイス６０７、および対応するドライブが、コンピュータシステム６００と接続され得る。

コンピュータシステム６００はまた、コンピュータユーザへ情報を表示するために、バス６０１を介して、陰極線管（ＣＲＴ）または液晶ディスプレイ（ＬＣＤ）のようなディスプレイデバイス６２１に接続され得る。英数字および他のキーを含む英数字入力デバイス６２２は、一般的に、情報およびコマンド選択をプロセッサ６０２に通信するためにバス６０１に接続される。別の種類のユーザ入力デバイスは、情報およびコマンド選択をプロセッサ６０２に通信し、ディスプレイ６２１上のカーソルの動きを制御するための、マウス、トラックボール、カーソル方向キーのようなカーソル制御６２３である。

コンピュータシステム６００は、ネットワークインターフェース６３０をさらに含み、ローカルエリアネットワークのようなネットワークへのアクセスを提供する。一実施形態に従って、集積化された検証および製造適応ツールは、コンピュータシステム６００のような１つ以上のコンピュータシステムによって、または、メインメモリ６０４のようなメモリに含まれる命令のシーケンスを実行する、プロセッサ６０２のような１つ以上のプロセッサに応答する他の電子デバイスによって提供される。

ネットワークは、１つ以上の他のリモートコンピューティングシステム６４０を備え得て、その作動は、コンピュータシステム６００からメインメモリ６０４内にロードされた命令によって管理される。これらの「リモート」プロセッサはまた、主プロセッサ６０２と同じ階層型データベースにアクセスし、集積化されたシステム内の任意のツールを実行するように、主プロセッサ６０２によって調整された命令を提供されるように構成され得る。これらの「リモート」コンピューティングシステム６４０はまた、単一のコンピューティングハードウェアのプラットフォーム内のプロセッサのネットワークとして構成され得、また、中央または「マスター」プロセッサから地理的に遠隔である必要はない。

「マスター」コンピューティングシステム６００と他の「リモート」コンピュータ６４０との間の、レイアウトデータを処理するための演算の分配は、ＯＰＣ検証に対してさらに最適化された様態で行われ得る。ＧＤＳ−ＩＩまたはＯＡＳＩＳレイアウトフォーマットでは、レイアウトは、レイアウトの相異なる領域を表すセルを備える。これらのセルは、任意のサイズを有し得、デザイナーが回路を概念化するうえで好都合とみなしたユニットを表し得る。従来の処理方法では、実行されるべき各ジオメトリの演算（論理ＯＲ、ＮＯＴ、ＥＸＴＥＲＮＡＬなど）は、全てのセルに対して一度に実行され、異なるリモートプロセッサに送信された各セルでジオメトリ演算が行われる。全ての適切なセルに対してある演算が完了し、その結果が共有データベースに再統合されると、次の演算がロードされ、この次の演算が各々のセルで実行され、各リモートプロセッサが再び、新しい演算に対する１つのセルを一度に処理する。一部のセルが他のセルよりも大きいときには遅延が生じ得て、システムは、次のステップを実行できるようになる前に、最大のセルが特定のジオメトリ演算を完了するまでアイドル状態で待機しなければならない。また、各演算に対する各セルの結果が「マスター」プロセッサに報告として戻されるときには、ネットワーク上に大量の通信が必要となる。

ＯＰＣ検証の場合、ＧＤＳ−ＩＩまたはＯＡＳＩＳフォーマットによって提供されるもとのセル構造に加えて、レイアウトは、レイアウトの相異なる領域を表す複数のタイルに分割され得る。パイプライン化と併用されるタイル化の方法によって、ＯＰＣ検証ツールに必要なジオメトリ演算は著しく高速化され得る。この場合、レイアウトセルは、まず、タイルにさらに分割され、このタイルはリモートプロセッサに分配される。次いで、複数または全てのジオメトリ演算がリモートマシンに送信され、タイルデータがリモートプロセッサに存在する間に演算が実行される。タイルに関する全ての演算の結果は、次いで、リモートプロセッサから一斉に返され、次のグループのタイルまたはセルが準備される。これによって、より均一で予測可能なまとまった量としてデータがリモートプロセッサに提供され、ネットワークを通じたデータ送信に費やす時間の量が減じられ、遅延の原因となるボトルネックが解消される。

命令は、有線接続または無線接続などによるリモート接続を介して（例えば、ネットワークインターフェース６３０を介したネットワークを通じて）、磁気ディスク、読み出し専用メモリ（ＲＯＭ）集積回路、ＣＤ−ＲＯＭ、またはＤＶＤのようなストレージデバイスからメモリへ提供される。代替の実施形態では、ハードワイヤード回路網が、ソフトウェア命令の代わりに、または、ソフトウェア命令と組み合わせて、本発明を実装するために使用され得る。したがって、本発明は、ハードウェア回路網とソフトウェア命令との任意の特定の組み合わせに限定されるものではない。

マシン読み取り可能な媒体は、マシン（例えば、コンピュータ）による読み取り可能な形態の情報を提供する（すなわち、格納および／または伝達する）、任意の機構を含む。例えば、マシン読み取り可能な媒体は、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス、電子、光、音響、または他の形態の伝搬信号（例えば、搬送波、赤外線信号、デジタル信号など）を含む。

図７は、集積化された検証および製造適応ツールによる、設計検証の一実施形態のフローチャートである。図７は、特定の一組の検証手順を通じた特定のシーケンスを示す。検証が行われる特定の検証手順およびシーケンスは、例えば、検証される設計の種類に基づいて修正され得る。

ステップ７１０で、集積デバイス設計を記述するデータがインポートされる。一実施形態では、このデータはＧＤＳ−ＩＩファイルからインポートされるが、しかしながら、他のフォーマットがまた、使用され得る。一般的に、あるフォーマットから別のフォーマットへのデータの変換は、当該分野において公知である。上述のように、インポート中に、中間レイヤが、階層型データベース内に格納されるべきインポートされたデータに追加される。

一実施形態では、追加される中間レイヤの数は、実行されるべき検証手順に基づいて、および場合により検証手順が実行されるシーケンスに基づいて、決定される。１つ以上の中間レイヤが、実行されるべき検証手順ごとに追加される。一実施形態では、ジョブの記述は、集積デバイス設計のインポートに関連して分析される。このジョブの記述は、実行されるべき検証手順、および検証されるべき設計の部分を示す。

ステップ７２０で、レイアウト対回路図（ＬＶＳ）検証が実行される。一般的に、ＬＶＳ検証は、元の設計レイアウトと設計内のコンポーネントの相互接続を記述したネットリストとを比較する。ＬＶＳ検証に関連する中間レイヤは、ＬＶＳ検証の結果を格納する。この中間レイヤは、例えば、ＬＶＳ検証中に見出されたエラーの記述、またはＬＶＳ検証プロセスの結果に基づいて修正された設計を格納し得る。

ステップ７２０で、設計ルールチェック（ＤＲＣ）が実行される。ＤＲＣは、所定の一組の状態（例えば、最小ライン幅、最小間隔）に違反する設計を検索し、設計ルール違反が見つかったかどうかを示す結果を返す。ＤＲＣに関連する中間レイヤは、例えば、見つかった設計ルールエラーのリスト、または設計ルールを満たす修正された設計を格納し得る。ステップ７４０で、光学的ルールチェック（ＯＲＣ）が実行される。一実施形態では、ＯＲＣは、１つ以上のシミュレートされた集積デバイスレイヤに実行される。

一実施形態では、ＯＲＣは、シリコン印刷適性エラーが生じると予測されるレイアウト内のエッジに「フラグを付す」ステップを含む。別の実施形態では、シミュレートされたシリコンの形状がレイアウトから生成され、次いで、ＤＲＣがシミュレートされたシリコンの形状に実行される。これは、「シリコンＤＲＣ」または別の応用ＯＲＣとして考えられ得る。

ステップ７５０で、位相シフトマスク割り当てが行われ、ステップ７６０で、光学的プロセス補正が実行される。次いで、ステップ７６５で、ＯＰＣ検証が実行される。ステップ７７０で、データは、データベース内に格納されるフォーマットでエクスポートされ得る。代替案としては、集積化された検証および製造適応ツールが、共有データをマスク書き込み機械語に変換する集積コンポーネントを含む場合には、データは、マスク書き込みツールによって直接読み出され得る形式でエクスポートされ得る。

上述の明細書において、本発明が特定の実施形態を参照して説明された。しかしながら、本発明のより広い精神および範囲から逸脱することなく、様々な修正および変更がなされ得ることは、明らかである。したがって、本明細書および図面は、限定を意味するものではなく、例示を意味するものとしてみなされるべきである。

本発明の好適な実施形態が図示され、説明されてきたが、本発明の精神および範囲から逸脱することなく、様々な変更がなされ得ることが、理解される。

独占的な性質または特権が主張される、本発明の実施形態は、特許請求の範囲で定義される。

図１は、検証に使用される標準的なＩＣレイアウト設計のシーケンスの図である。 図２は、ＯＰＣおよびＰＳＭ生成の追加的プロセスステップに適応する、修正されたフローを示す。 図３は、これらの追加的ステップを組み込んだ、集積回路設計の検証の、従来技術の実行の概念図である。 図４は、集積化された検証および製造適応ツールの概念図である。 図４Ａは、集積化された検証および製造適応ツールが、マスクライタによって読み込まれ得る検証された機械語のデータをエクスポートするコンポーネントを含む、本発明の代替の実施形態を示す。 図４Ｂは、共有階層型データベースにアクセスするＯＰＣ検証コンポーネントを含む、本発明の別の実施形態を示す。 図４Ｃは、共有階層型データベースにアクセスするＯＰＣ検証コンポーネントを含む、本発明の別の実施形態を示す。 図４Ｄは、複数のエッジフラグメントおよびシミュレーションサイトを含む、集積回路のレイアウトの一部を示す。 図４Ｅは、集積回路のレイアウト設計上での、高密度シミュレーションサンプリングパターンを示す。 図４Ｆは、集積回路のレイアウト設計上での、高密度シミュレーションサンプリングパターンを示す。 図５は、集積化された検証および製造適応ツールの、一実施形態の動作を示す。 図６は、本発明の実行における、使用に適したコンピュータシステムの一実施形態を示す。 図７は、集積化された検証および製造適応ツールによる、設計検証の一実施形態のフローチャートである。

Claims (9)

1. 集積デバイスレイアウトの少なくとも一部分を、階層的な様態で表す階層型データベースと、
   該階層型データベースにアクセスし、該集積デバイスレイアウト内の１つ以上のエッジフラグメントに対する補正を決定し、該補正を該階層型データベースに格納することによって、該集積デバイスレイアウト上で動作する、光学およびプロセス補正（ＯＰＣ）コンポーネントと、
   該階層型データベースに格納された該ＯＰＣ補正にアクセスし、シミュレーションエンジンでそれらを分析することによって、該集積デバイスレイアウト上で動作し、該集積デバイス設計の該エッジフラグメントが所望されるように印刷されることを確実にする、光学およびプロセス補正（ＯＰＣ）検証コンポーネントと、
   を備える、集積化された検証および製造適応ツール。
2. 前記集積化された検証および製造適応ツールは、レイアウト対回路図（ＬＶＳ）コンポーネントをさらに備える、請求項１に記載の集積化された検証および製造適応ツール。
3. 前記集積化された検証および製造適応ツールは、設計ルールチェック（ＤＲＣ）コンポーネントをさらに備える、請求項１に記載の集積化された検証および製造適応ツール。
4. 前記集積化された検証および製造適応ツールは、位相シフトマスク（ＰＳＭ）コンポーネントをさらに備える、請求項１に記載の集積化された検証および製造適応ツール。
5. 前記集積化された検証および製造適応ツールは、光学的ルールチェック（ＯＲＣ）コンポーネントをさらに備える、請求項１に記載の集積化された検証および製造適応ツール。
6. 前記ＯＰＣコンポーネントおよび前記ＯＰＣ検証コンポーネントは、複数のシミュレーションサイトで前記集積デバイスレイアウトを分析し、該ＯＰＣ検証コンポーネントによって使用される該シミュレーションサイトのうちの少なくとも一部は、該ＯＰＣコンポーネントによって使用される該シミュレーションサイトとは異なる、請求項１に記載の集積化された検証および製造適応ツール。
7. 前記ＯＰＣ検証コンポーネントは、シミュレーションサイトの高密度グリッドによって前記集積デバイスレイアウトを分析する、請求項６に記載の集積化された検証および製造適応ツール。
8. 前記シミュレーションサイトの高密度グリッドは均一である、請求項７に記載の集積化された検証および製造適応ツール。
9. 前記シミュレーションサイトの高密度グリッドは変化し得る、請求項７に記載の集積化された検証および製造適応ツール。

Images