JPS6246518A - 荷電ビ−ム描画方法 - Google Patents

荷電ビ−ム描画方法

Info

Publication number
JPS6246518A
JPS6246518A JP60185530A JP18553085A JPS6246518A JP S6246518 A JPS6246518 A JP S6246518A JP 60185530 A JP60185530 A JP 60185530A JP 18553085 A JP18553085 A JP 18553085A JP S6246518 A JPS6246518 A JP S6246518A
Authority
JP
Japan
Prior art keywords
data
pattern
sub
frame
subfield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60185530A
Other languages
English (en)
Other versions
JPH0357608B2 (ja
Inventor
Osamu Ikenaga
修 池永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60185530A priority Critical patent/JPS6246518A/ja
Priority to KR1019860006966A priority patent/KR900001983B1/ko
Priority to DE8686306579T priority patent/DE3675120D1/de
Priority to EP86306579A priority patent/EP0213920B1/en
Publication of JPS6246518A publication Critical patent/JPS6246518A/ja
Priority to US07/523,829 priority patent/US4989156A/en
Publication of JPH0357608B2 publication Critical patent/JPH0357608B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ＬＳＩ等の半導体集積回路のパターンをマス
クやウェハ等の試料に高速・高精度で描画する荷電ビー
ム描画方法に係わり、特に大偏向と小偏向とを組合わせ
た２重偏向方式の荷電ビーム描画方法に関する。
〔発明の技術的背景とその問題点〕
近年、電子ビーム描画装置における描画方法として、主
偏向（大偏向）用嘔向器と副偏向（小偏向）用偏向器と
の組合わせによる、所謂２重偏向方式が開発されている
。これは、広い偏向走査領域を高速・高精度で描画する
のに必要なビット数の大きな応答性の速いＤ／Ａ変換器
の入手が困難なため、ビット数の大きいＤ／Ａ変換器で
大偏向領域の位置決めを行い、ビット数は小さいが高速
のＤ／Ａ変換器で小偏向領域の位置決めを行って、等価
的に偏向領域全体の位置決め速度を上げ、描画スルーブ
ツトの向上をはかることを目的としている。
２重偏向方式による描画方法の一例を第５図に示す。こ
こでは、フレーム５１を複数のサブフィールド５２に分
割し、サブフィールド５２を下段　　　　　□から順次
上段へと水平方向走査をサーペインタイン状に行いなが
ら描画を行っている。
ヨヨ、ｉ−９’ｆ＝Ｒ＊Ｒ（１）−’ｉ’ｆｉｌ＠’Ｍ
６ｒＡＩ−ｗｔ。　　　・□ｌ・まず、第６図（ａ）に
示す如＜ＬＳＩのチップ領域６１を７Ｌ／−ム領域６２
　（６２ａ、　〜、６２ｆ）に分割し、さらにフレーム
単位のパターンデータを同図（ｂ）に示す如くサブフィ
ールド領域６３に分割する。次いで、第６図（Ｃ）に示
す如くサブフィールド単位のパターンデータ６４に基づ
いてサブフィールド情報を生成し、ＬＳＩのチップデー
タを構築する。そして、このチップデータにより所望パ
ターンを描画処理するものとなっている。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、規則性のあるパターンを描画処理する
際、チップ領域が無条件にフレーム単位で分割されてし
まい、フレーム分割部近傍でパターンの規則性が失われ
てしまう。このため、描画処理が不能になったり描画処
理が不具合となる微小図形が発生したり、上記分割に起
因して描画図形数が増加し描画時間が長くなると共に、
パターンデータ量が膨大になる等の問題があった。
また、今後更に集積回路の急速な進歩で、パターンの微
細化及び集積回路のチップパターンの図形数の増加が予
想され、これにより処理の時間も急増し上記の問題はよ
り顕著に現われ、これが電子ビーム描画装置の描画スル
ーブツトを高める上での大きな問題となる。
（発明の目的） 本発明は上記事情を考慮してなされたもので、その目的
とするところは、描画図形数の増加及びデータ量の増大
を抑制することができ、スルーブツトの向上をはかり得
る荷電ビーム描画方法を提供することにある。
〔発明の概要） 本発明の骨子は、前記フレーム描画に際して、隣接フレ
ームにまたがるサブフィールドの描画パターンについて
分割を最小限にし、データ量の増大を抑制すると共に、
スループット及び描画精度を向上させることにある。
即ち本発明は、集積回路のチップ領域を荷電ビーム光学
系のビーム偏向幅で決まる複数のフレームに分割すると
Ｉ共に、該フレームを微小領域である複数のサブフィー
ルドに分割し、主偏向手段によりサブフィールドの位置
を制御し、且つ副（１向手段により所望のパターンを描
画すると云う処理を繰返して所望領域全体のパターンを
描画する２重偏向方式の荷電ビーム描画方法において、
前記集積回路の設計パターンデータから前記サブフィー
ルド単位の描画パターンデータであるサブフィールド情
報を生成し、前記集積回路のチップ領域を仮想的にフレ
ームに分割して、該仮想フレームにサブフィールドの位
置を含むサブフィールド情報の集まりとしてフレームデ
ータを構成し、該フレームデータの集まりである集積回
路のチップデータに基づいて所望パターンを描画するよ
うにした方法である。
〔発明の効果〕
本発明によれば、ＣＡＤ等の設計システムから出力され
る集積回路のパターンデータを荷電ビーム描画装置で用
いる描画データに展開するに際して、パターンデータを
含むサブフィールドデータが隣接するフレームにまたが
って存在するパターンについても、該サブフィールドの
分割を著しく抑制することが可能となる。このため、パ
ターンデータＳの圧縮をはかることができ、それに伴い
描画時間の短縮をはかり得ると共に、データ処理時間を
含めた大幅なスルーブツトの向上をはかることができる
。また、前記フレーム分割部近傍でのサブフィールドの
分割に起因して微小図形が発生するのを防止することが
でき、その結果として描画精度を向上させることができ
る。
〔発明の実施例〕
以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例方法に使用した電子ビーム描
画装置を示す概略構成図である。セルデータＡはセルデ
ータバッファ１１に格納される。
描画データＢは描画データデコーダ１２で解釈され、セ
ルデータ名Ｃがセルデータバッファ１１に送られて指定
のセルデータがセルデータバッファ１１から読出される
。セルデータバッファ１１から読出されたセルデータの
うち、パターンデータＤはパターンデータデコーダ１３
に送られ、セルサイズＥは副偏向器コントローラ１９に
送られる。
パターンデータデコーダ１３は、パターンデータＤを解
釈して所望するご一ム寸法データを可変ビーム成形器ド
ライバ１４に送る。そして、可変ビーム成形器ドライバ
１４から可変ビーム成形器１５に所定の偏向信号が印加
され、これにより電子ビームの寸法が制御されるものと
なっている。
一方、前記描画データデコーダ１２では描画データＢか
らサブフィールド番号Ｆ及びオフセラ（へ　　〜データ
Ｇが解釈され、サブフィールド番号Ｆは主偏向器コント
ローラ１６に送られ、オフセットデータＧは副偏向器コ
ントローラ１９に送られる。
主偏向器コントローラ１６は、サブフィールド番号Ｆを
解釈してサブフィールドの伶置決めデータを主偏向器ド
ライバ１７に送る。そして、主偏向器ドライバ１７から
主偏向器１８に所定の偏向信号が印加され、これにより
電子ビームは指定のサブフィールド位置に偏向走査され
る。また、副偏向器コントローラ１９は、前記入力した
セルサイズＥ及びオフセットデータＧから副偏向器走査
のコントロール信号を発生し、この信号を副偏向器ドラ
イバ２０に送る。そして、副偏向器ドライバ２０から副
偏向器２１に所定の副偏向信号が印カロされ、これによ
りサブフィールド毎での描画が行われるものとなってい
る。
次に、上記装置を用いたＬＳＩパターンの描画方法につ
いて、第２図乃至第４図を参照して説明する。
第２図は上記装置を用いて描画されるＬＳＩのチップデ
ータ生成手順を表わすフローチャート、第３図は第２図
に示すフローチャートに沿ってＬＳＩのチップデータが
生成される体系を表わす模式図である。まず、第３図（
ａ）に示す如くパターンデータが配置されたＬＳＩのＣ
ＡＤ出力データを基に、上記パターン配置領域を認識す
ると共に、メモリ素子のパターンに代表される繰返しパ
ターンに対する繰返し情報（繰返し数及び繰返しピッチ
等）を入手する。ここで、図中３０はＬＳＩのチップ領
域、３１．３２は非繰返し領域、３３は繰返し領域であ
る。
次いで、第３図（ｂ）に示す如く非繰返し領域３１．３
２については、前記副偏向器２１で描画可能な最大の領
域３４で示すサブフィールドサイズに分割して、該サブ
フィールドに包含する描画パターンデータによりサブフ
ィールド情報を生成する。一方、繰返し領域３３につい
ては、繰返しの基準となるパターン領域に応じて決定す
るサブフィールドサイズ３５に包含する描画パターンデ
ータによりサブフィールド情報を生成する。
次いで、第３図（Ｃ）に示す如くチップｍ　１６３０を
前記主偏向器１８の偏向幅Ｐで決まる論理フレームで仮
想的に分割すると共に、主偏向器１８の偏向幅Ｐ及び前
記副偏向器２１の偏向幅Ｑで決まる物理最大フレーム幅
Ｒ（＝Ｐ＋Ｑ）を仮想的に設定する。さらに、第３図（
ｄ）に示す如くサブフィールドの描画開始位置が論理フ
レームに包含され且つその終了位置が物理最大フレーム
幅Ｒに包含されるサブフィールド群の集まりとして３６
ａ、〜、３６Ｃに示す如く体系のフレームデータを構築
する。
ここで、前記繰返し領域３３については、第４図のサブ
フィールドデータで示す如く、繰返し数と繰返しピッチ
によりデータ圧縮を行ってフレームデータを構築する。
そして、ＬＳＩチップのフレーム領域を描画するに際し
て、隣接フレームにまたがって存在するサブフィールド
を分割することなしに、前記主偏向器コントローラ１６
を介して前記主偏向器ドライバ１７によりサブフィール
ド位置を制御し、前記副偏向器コントローラ１９を介し
て前記ＷＪ　１ｍｍ向上ドライバ２０より図形描画位置
の位置決めを行う。これと同時に、ビームの形状を制御
してショット方式によって該パターンを描画する。
このような描画の結果、繰返しパターンの規則性を損う
ことなく生成されたサブフィールド情報及びフレーム情
報に基づいて描画処理を行うことができる。つまり、Ｌ
ＳＩのパターンデータ間の圧縮をはかることができると
共に、描画時間を短縮することができた。また、これら
の結果として、データ処理時間を含めた大幅なスルーブ
ツトの向上がはかり得ると共に、図形分割により生じる
描画誤差要因を低減することができた。
かくして本実施例方法によれば、ＬＳＩのチップ領域を
仮想的にフレーム分割し、該フレームにサブフィールド
の位置が含有されるサブフィールド情報の集まりとして
フレームデータを構築することにより、スルーブツトの
向上及び描画精度の向上をはかり得、今後のＬＳＩの微
細化及び高集積化にも十分対処することができる。
なお、本発明は上述した実施例方法に限定されるもので
はな−く、その要旨を逸脱しない範囲で、種々変形して
実施することができる。例えば、前記電子ビーム描画装
置の構成は第１図に何等限定されるものではなく、仕様
に応じて適宜変更可能である。また、電子ビームの代り
にイオンビームを用いたイオンビーム描画方法に適用で
きるのは、勿論のことである。
【図面の簡単な説明】
第１図は本発明の一実施例方法に使用した電子ビーム描
画装置を示す概略構成図、第２図は上記実施例に係わる
ＬＳＩのチップデータ生成手順を示すフローチャート、
第３図は上記実施例に係わるデータ生成体系を示す模式
図、第４図はサブフィールド情報の一例を示す模式図、
第５図は従来の描画方法を説明するための模式図、第６
図は従来のデータ生成体系を示す模式図である。 １１・・・セルデータバッファ、１２・・・描画データ
デコーダ、１３・・・パターンデータデコーダ、１４・
・・可変ビーム成形器ドライバ、１５・・・可変ビーム
成形器、１６・・・主偏向器コントローラ、１７・・・
主偏向器ドライバ、１８・・・主偏向器、１９・・・１
ｉＰＩｌｌａ向器コントローラ、２０・・・副偏向器ド
ライバ、２１・・・副偏向器、３０・・・ＬＳＩチップ
領域、３１゜３２・・・非繰返し領域、３３・・・繰返
し領域、３６ａ。 〜、３６Ｃ・・・サブフィールド群。 第２図 （ａ） （ｂ） ＠３図 （Ｃ） （ｄ） 第３図 第４図 第５図 イン

Claims (4)

    【特許請求の範囲】
  1. （１）集積回路のチップ領域を荷電ビーム光学系のビー
    ム偏向幅で決まるフレームに分割すると共に、該フレー
    ムを微小領域である複数のサブフィールドに分割し、主
    偏向手段によりサブフィールドの位置を制御し、且つ副
    偏向手段により所望のパターンを描画することにより所
    望領域全体のパターンを描画する荷電ビーム描画方法に
    おいて、前記集積回路の設計パターンデータから前記サ
    ブフィールド単位の描画パターンデータであるサブフィ
    ールド情報を生成し、前記集積回路のチップ領域を仮想
    的なフレームに分割して、該仮想フレームに前記サブフ
    ィールドの位置を含むサブフィールド情報の集まりとし
    てフレームデータを構成し、該フレームデータの集まり
    である集積回路のチップデータに基づいて所望パターン
    を描画することを特徴とする荷電ビーム描画方法。
  2. （２）前記フレームデータを構成するに際して、前記主
    偏向手段により決定する仮想的なフレームに含有される
    サブフィールド情報の集まりで定義される描画パターン
    の描画領域を、該フレームと隣接する仮想的なフレーム
    にまたがつて存在し得るようにしたことを特徴とする特
    許請求の範囲第１項記載の荷電ビーム描画方法。
  3. （３）前記フレームデータを構成するに際して、描画パ
    ターンデータが同一のサブフィールドについては、繰返
    し情報を付加したサブフィールド情報によりフレームデ
    ータを構築するようにしたことを特徴とする特許請求の
    範囲第１項記載の荷電ビーム描画方法。
  4. （４）前記副偏向手段によるパターンの描画処理として
    、荷電ビームの位置を制御すると共に、ビーム形状を制
    御して描画するようにしたことを特徴とする特許請求の
    範囲第１項記載の荷電ビーム描画方法。
JP60185530A 1985-08-23 1985-08-23 荷電ビ−ム描画方法 Granted JPS6246518A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60185530A JPS6246518A (ja) 1985-08-23 1985-08-23 荷電ビ−ム描画方法
KR1019860006966A KR900001983B1 (ko) 1985-08-23 1986-08-22 충전비임 묘출방법
DE8686306579T DE3675120D1 (de) 1985-08-23 1986-08-26 Verfahren zur zeichnung eines musters auf einer halbleiterplatte mittels geladenes teilchenstrahls.
EP86306579A EP0213920B1 (en) 1985-08-23 1986-08-26 Method of drawing a pattern on wafer with charged beam
US07/523,829 US4989156A (en) 1985-08-23 1990-05-16 Method of drawing a pattern on wafer with charged beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60185530A JPS6246518A (ja) 1985-08-23 1985-08-23 荷電ビ−ム描画方法

Publications (2)

Publication Number Publication Date
JPS6246518A true JPS6246518A (ja) 1987-02-28
JPH0357608B2 JPH0357608B2 (ja) 1991-09-02

Family

ID=16172412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60185530A Granted JPS6246518A (ja) 1985-08-23 1985-08-23 荷電ビ−ム描画方法

Country Status (5)

Country Link
US (1) US4989156A (ja)
EP (1) EP0213920B1 (ja)
JP (1) JPS6246518A (ja)
KR (1) KR900001983B1 (ja)
DE (1) DE3675120D1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309354A (en) * 1991-10-30 1994-05-03 International Business Machines Corporation Electron beam exposure method
US5446649A (en) * 1992-12-31 1995-08-29 International Business Machines Corporation Data-hiding and skew scan for unioning of shapes in electron beam lithography post-processing
JP3601630B2 (ja) * 1995-11-01 2004-12-15 株式会社ニコン 荷電粒子線転写方法
US6091072A (en) * 1997-10-23 2000-07-18 International Business Machines Corporation Piece-wise processing of very large semiconductor designs
JP4206192B2 (ja) * 2000-11-09 2009-01-07 株式会社日立製作所 パターン検査方法及び装置
DE19911372A1 (de) * 1999-03-15 2000-09-28 Pms Gmbh Vorrichtung zum Steuern eines Strahls aus elektrisch geladenen Teilchen
US7412676B2 (en) * 2000-06-13 2008-08-12 Nicolas B Cobb Integrated OPC verification tool
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
US7861207B2 (en) 2004-02-25 2010-12-28 Mentor Graphics Corporation Fragmentation point and simulation site adjustment for resolution enhancement techniques
US7234130B2 (en) * 2004-02-25 2007-06-19 James Word Long range corrections in integrated circuit layout designs
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
US8037429B2 (en) * 2005-03-02 2011-10-11 Mentor Graphics Corporation Model-based SRAF insertion
US7506285B2 (en) 2006-02-17 2009-03-17 Mohamed Al-Imam Multi-dimensional analysis for predicting RET model accuracy
JP2008010547A (ja) * 2006-06-28 2008-01-17 Elpida Memory Inc 電子線描画方法、電子線描画装置、及び電子線描画プログラム
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132898A (en) * 1977-11-01 1979-01-02 Fujitsu Limited Overlapping boundary electron exposure system method and apparatus
DE3169257D1 (en) * 1980-11-28 1985-04-18 Ibm Electron beam system and method
US4430571A (en) * 1981-04-16 1984-02-07 Control Data Corporation Method and apparatus for exposing multi-level registered patterns interchangeably between stations of a multi-station electron-beam array lithography (EBAL) system
JPS57204125A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Electron-ray drawing device
DD203429A1 (de) * 1981-08-03 1983-10-19 Eichhorn Hans Guenther Schaltungsanordnung zur steuerung eines korpuskularstrahls
JPS5957431A (ja) * 1982-09-27 1984-04-03 Fujitsu Ltd 電子ビ−ム露光装置
JPS59114818A (ja) * 1982-12-21 1984-07-03 Toshiba Corp 電子ビ−ムパタ−ン描画方法
JPS59125622A (ja) * 1982-12-29 1984-07-20 Fujitsu Ltd 電子ビ−ム露光方法
US4692579A (en) * 1984-05-18 1987-09-08 Hitachi, Ltd. Electron beam lithography apparatus
US4628466A (en) * 1984-10-29 1986-12-09 Excellon Industries Method and apparatus for pattern forming

Also Published As

Publication number Publication date
EP0213920B1 (en) 1990-10-24
JPH0357608B2 (ja) 1991-09-02
DE3675120D1 (de) 1990-11-29
US4989156A (en) 1991-01-29
EP0213920A3 (en) 1989-01-18
KR900001983B1 (ko) 1990-03-30
KR870002639A (ko) 1987-04-06
EP0213920A2 (en) 1987-03-11

Similar Documents

Publication Publication Date Title
JPS6246518A (ja) 荷電ビ−ム描画方法
JPS63199421A (ja) 荷電ビ−ム描画方法
JP4054445B2 (ja) 荷電ビーム描画方法
JPH11274036A (ja) 荷電ビーム描画装置
JP3461076B2 (ja) 高速データ読み出し可能な荷電粒子ビーム露光装置及び方法
JPH1167648A (ja) 荷電粒子線描画用のパターンデータ作成方法
JP2786676B2 (ja) 荷電ビーム描画方法
JP2538899B2 (ja) 荷電ビ−ム描画方法及び描画装置
JP3454974B2 (ja) 荷電ビーム描画方法
JPH0574693A (ja) 荷電ビーム描画方法
JP3274149B2 (ja) 荷電ビーム描画方法
JPS6272124A (ja) 荷電粒子ビ−ム描画方法
JP2664732B2 (ja) 荷電ビーム描画方法
JP2664746B2 (ja) 電荷ビーム描画方法
JP3319519B2 (ja) 荷電ビーム描画方法
JPH03283423A (ja) 荷電ビーム描画方法
JPH01152726A (ja) 荷電ビーム描画方法
JP2839587B2 (ja) 荷電ビーム描画方法
JPS63127532A (ja) 荷電ビ−ム描画方法
JPS6147632A (ja) 荷電粒子ビ−ム描画方法
JP3353766B2 (ja) パターンデータ処理方法及びプログラムを記憶した記憶媒体
JP2786671B2 (ja) 荷電ビーム描画方法
JPH025406A (ja) 荷電ビーム描画方法
JP3313606B2 (ja) 電子線露光装置及び露光方法
JPH04302413A (ja) 荷電ビーム描画装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term