JP2009216936A - 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 - Google Patents

階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 Download PDF

Info

Publication number
JP2009216936A
JP2009216936A JP2008060118A JP2008060118A JP2009216936A JP 2009216936 A JP2009216936 A JP 2009216936A JP 2008060118 A JP2008060118 A JP 2008060118A JP 2008060118 A JP2008060118 A JP 2008060118A JP 2009216936 A JP2009216936 A JP 2009216936A
Authority
JP
Japan
Prior art keywords
cell
region
pattern
correction
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008060118A
Other languages
English (en)
Other versions
JP5309623B2 (ja
Inventor
Tomoyuki Okada
朋之 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008060118A priority Critical patent/JP5309623B2/ja
Priority to US12/401,252 priority patent/US8141006B2/en
Publication of JP2009216936A publication Critical patent/JP2009216936A/ja
Application granted granted Critical
Publication of JP5309623B2 publication Critical patent/JP5309623B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】処理されるパターンデータ数の増加を抑制した上で、効率的にパターンデータを補正する。
【解決手段】階層構造を有する設計データ内の第1のセル領域を選択する工程と、第1のセル領域の周囲に配置される周辺パターンにより第1のセル領域のパターン形状が影響を受ける第1の領域を画定する工程と、第1のセル領域内であって、前記第1の領域以外の領域を第2の領域とする工程と、第1の領域と第2の領域を各々のセル領域とする階層構造を構築する工程と、第1の領域内において、第1の領域に含まれるパターンと第1のセル領域の周囲に配置されるパターンとの関係から近接効果補正を行う工程と、第2の領域内において、第1のセル領域のパターンに基づいて近接効果補正を行う工程と、を実行する。
【選択図】図3

Description

本発明は、フォトマスクデータの処理技術およびこれを用いたフォトマスクの製造技術に関する。
近年の極めて微細な半導体集積回路(以下LSI)パターンには、高精度なパターン形成技術が必要である。そして、高精度なパターン形成においては、設計データに対して光近接効果補正等のパターンデータ補正処理が適用されている。パターンデータ補正処理は、設計データから目的とする転写パターンを半導体基板上に形成するために実行される。パターンデータ補正処理では、ルールベースや光学シミュレーションを用いて、設計データのパターン形状が変形される。このため、パターンデータ補正処理を適用する場合、最先端のテクノロジに進むにつれ、パターンデータ数(図形ともいうことができる)が膨大となり、処理時間を要する。そのため、転写に用いる転写マスクを製作するためのマスクデータ処理時間が著しく増加する傾向にある。
特表2004−502961号公報 特開2007−86587号公報 特開2005−84101号公報
本発明の一実施形態に係る一態様は、処理されるパターンデータ数の増加を抑制した上で、効率的にパターンデータを補正する補正処理を実現する。
本発明の一実施形態に係る一側面は、フォトマスクデータの処理方法として示される。本処理方法は、階層構造を有する設計データ内の第1のセル領域を選択する工程と、第1のセル領域の周囲に配置されるパターンにより第1のセル領域のパターン形状が影響を受ける第1の領域を画定する工程と、第1のセル領域内であって、前記第1の領域以外の領域を第2の領域とする工程と、第1の領域と第2の領域を各々のセル領域とする階層構造を構築する工程と、第1の領域内において、第1の領域に含まれるパターンと第1のセル領域の周囲に配置されるパターンとの関係から近接効果補正を行う工程と、第2の領域内において、第1のセル領域のパターンに基づいて近接効果補正を行う工程と、を実行する。
本処理方法によれば、実質的に処理されるパターンデータ数の増加を抑制した上で、効率的にパターンデータを補正する補正処理を実現することができる。
以下、図面を参照して、本発明の一実施形態に係る半導体装置のパターンデータ処理システム(以下、処理システムという)および処理されたパターンデータを用いたマスク製造方法について説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成には限定されない。
<処理システムの概要>
本処理システムは、マスクデータ作成時の光近接効果補正機能を有する。従来の光近接
効果補正等のパターンデータ補正処理は、対象パターン自身のパターンデータと隣接するパターンデータとの関係を基に、指定された条件ファイル(パターン間隔・パターン幅・
光学的条件)にしたがって、設計データ中のパターンの補正処理を行っている。そのよう
なパターンデータ補正処理では、設計データに対して補正処理を並列処理や分散処理を用いて高速化を図っている。しかし、補正処理の高精度化に伴い処理が複雑化するとともに、パターン微細化によりパターンデータ規模が巨大化している。そのため、補正処理を実行する計算機の実行時間が著しく増大する傾向となっている。
パターンデータ補正処理では、パターンデータ数が多いほど処理時間がかかる傾向にある。従来、一般的には、すべてのパターンデータに対して条件ファイル(パターン間隔・
パターン幅・光学的条件)にしたがって補正処理を行っている。ただし、特表2004−
502961に開示される様に、設計データの階層構造を維持したまま光近接効果補正を行うような手法も提案されている。
しかし、設計データの階層構造を利用して補正処理を実行する場合、近接するパターンによる影響で繰り返しパターンの規則性が崩れる場合が多い。そのため所望する処理時間で完了せず、処理時間が長時間化する問題が生じていた。また、同じく処理時間を短縮する手法として特開2007−86587および特開2005−84101に開示している様に、設計データに直接近接効果補正処理後のパターンをライブラリとして登録しておき、そのライブラリを参照する手法がある。 しかし、現実問題として、ライブラリパターンの周囲に存在するパターンの影響を反映した補正をしなければ、正常な近接効果補正処理の出力を得ることができない問題が生じていた。しかも、ライブラリパターン周囲のパターンは、設計対象の半導体装置によって異なる。また、同一の半導体装置内においても、そのライブラリパターンが配置される位置によって、周囲のパターンが異なる。したがって、この手法は、現実的な解法を提供することができない。
そこで、ここでは以下の技術を提案する。すなわち、設計データに対して光近接効果補正を行う場合、(1)階層構造を利用する方法(2)近接効果補正処理後のパターンを登録参照する手法は、それぞれ一応、補正処理の実行時間を短縮する効果がある。本システムにおいては、これら手法をさらに効率良く実用的な手段として適用する。そのため、本システムは、設計データの階層構造の再構築を行い、容易に補正処理が行うことが可能な設計データを出力する。
まず、近接効果補正を実行する単位であるセル領域を認識し、そのセル領域に対して隣接するパターンあるいは隣接するセルとの境界領域を設ける。この境界領域は、例えば、基のセル領域の外周から所定寸法だけセル領域の内側に向かって定義した、セル領域を取り囲む帯状領域とすることができる。この境界領域を元のセル領域から分割する処理を実行する。そして、その境界領域よりさらに内側にあるセル領域の内部領域と境界領域とを分離させる。境界領域の幅は、セル領域の外部のパターンあるいは外部のセルからの近接効果の影響が、境界領域より内側の内部領域に及ばない距離を設定する。ここで、影響が及ばないとは、近接効果の影響によるパターン形状の変動が許容できる程度まで小さいことをいう。
さらに、分離した内部領域のデータと、境界領域のデータとを、例えば、トップセル下で枝分かれした階層構造に組み替える。その場合に、トップセルから参照した場合のパターン形状が、組み替え前のパターン形状と同一となるよう組み直す階層構造とする。
ここで、トップセルとは、複数の階層構造によって組み上げられる半導体装置全体の設計データを参照するときのセルをいう。トップセルは、設計対象の半導体装置全体を含む最上位の階層構造ということができる。なお、上記のような階層構造の枝分かれの位置は
、必ずしも、トップセル直下に限定されない。システムの処理に応じて、さらに、下位の階層で枝分かれさせるようにしてもよい。
そして、階層構造を組み直した設計データを利用して、セル領域境界の内部と境界領域に光近接効果補正を施す。これによって、領域境界の内部は、現在処理対象の半導体装置以外の他LSIにも再利用が可能となる。再利用する場合には分離された境界領域のみ光近接効果補正処理を行うことですべての光近接効果補正処理が完了する。
この補正処理を実施した後、マスクを製造するためのマスク描画装置の描画用データへ変換処理を行う。そして、描画用データをフォトマスク作成用の描画装置に読み込ませ、マスク描画を実施し、現像、エッチング、レジスト剥離、洗浄を実施し、フォトマスクを製造することができる。
このように、本システムでは、光近接効果補正処理を実施するセルに対して、そのセル領域を内部領域と境界部に容易に分離することが可能となる。その結果、従来のように、すべてのセルに対して補正処理する必要はない。すなわち、本システムは、セルの内部領域と境界部に分離することによって、セル内のパターンをセル周囲のパターンから独立処理することが可能なる階層構造に設計データの階層構造を組み替える。この階層構造には、すでに近接効果補正がなされたセルを組み入れることも可能である。本システムにより、従来の方法に比べパターンデータの実効的な処理データ量を削減し、近接効果補正処理の実行時間を大幅に短縮することができる。したがって、フォトマスク製造時の計算機リソースの抑制およびマスク描画までのリードタイムの短縮に寄与するところが大きい。
<光近接効果によるパターン形状への影響>
図1に、光近接効果の概要説明図を示す。図1は、光源を発した光がマスク上の光が透過可能な透明部分を透過した後、半導体基板に投影されたときの光強度の分布を示している。なお、マスクの透明部分以外は、遮光部によって被覆され、光が遮られる。透明部分のパターン寸法が、光の波長と同程度まで小さくなると、半導体基板上で露光されない箇所(遮光部が投影された箇所)にも回折光が回り込む。特に、パターンが微細化すると、近接するパターン同士の光強度の影響を受けてパターン寸法が変動する。
この変動値は、複数のラインとスペースで構成されるパターンを露光したときの、パターン間隔と、そのパターン間隔において発生する誤差とによって評価される。そして、誤差が許容値より大きくなるパターン間隔の下限値に相当する距離を誤差が影響を及ぼす範囲と仮定することができる。このパターン間隔の下限値、すなわち、誤差が影響を及ぼす範囲は、光学系の開口数NAや光源のみかけの大きさσ(Partial cohere
nce)等の光学条件やレジスト等のプロセス条件により決まる。このような現象を光近接効果と呼ぶ。図1では、本来の露光箇所PAT1に隣接する非露光箇所に、光強度が大きくなってしまう現象が例示されている。そこで、例えば、露光部分からの距離と光の強度分布を測定しておけば、光近接効果の影響範囲を特定することができる。
図2は、光近接効果の影響範囲を測定した測定結果の一例である。ここでは、露光装置の光の波長が、露光時の値に設定され、複数の間隔のラインとスペースを含む評価パターンが露光されて、寸法誤差が評価される。図2で横軸は、ラインとスペースを含む評価パターンのパターン間隔であり、縦軸は、そのときの寸法誤差、すなわち、設計目標のパターン寸法からの変動量である。この場合に、寸法誤差が十分に小さい範囲となるパターン間隔に相当する距離(図2の矢印Aに相当する距離)を近接効果の影響の及ぶ範囲として、実験的に求めることができる。
<データ処理例>
本処理システムによる設計データの処理例を以下に示す。この処理例では近接効果補正処理を例として本パターンデータ処理システムの一側面を説明する。
図3に、本処理システムが処理する設計データ階層構造のイメージを示す。設計データは複数のセルを組み合わせて構成されている。ここで、セルとは、マクロ・ライブラリーのようなデータベースで定義されている、回路の部分、あるいは、回路部品に該当する図形の集合をいう。通常、設計データは、複数のセルを階層的に組み合わせて構成されている。例えば、メモリセルを配列して、メモリのブロックが構成される。メモリのブロックの周囲に、入出力回路のセルが配置される。そして、メモリのブロックと入出力回路とから、新たな上位のセルが定義され、内蔵メモリを構成する。このような複数のセルのうち、階層構造の最上位(あるいは、最上位以外の特定の階層)にあって、設計対象の半導体装置全体に該当するセルをトップセルという。
半導体装置を構成する複数のセルの中に近接効果補正をする補正対象のセルが存在する。そのような補正対象のセルも、上述のようにトップから参照される階層構造の配下に存在している。本処理システムは、補正対象のセルを、セル領域外周に近い所定幅の境界領域と、境界領域よりさらに内側の内部領域に分離する。そして、セル領域境界の内部には近接効果補正処理を施したパターンと入れ替えることで補正処理を完了させる。一方、セル領域の境界領域は、セル領域の外部のパターン、あるいは、外部のセルととともに補正処理を実行する。そして、最後にセル領域の内部領域と、境界領域とを合成し、トップセル以下の半導体装置に相当する設計データ、あるいは、マスク描画用データを形成する。
図3では、以上の処理の概念が示されている。すなわち、本処理システムは、設計データD1のセル領域を内部領域(CELL_CORE)と境界領域(CELL_OUT)とに、分離するための境界線を発生させる。そして、本処理システムは、この境界線を基に分離処理を行う。
ここで、境界線は、セル領域の外部に存在する他のパターンあるいは他のセルからの近接効果が影響しない距離を基に発生させる。そのような距離は、パターンの間隔、パターンの寸法、あるいは、露光装置の波長、レンズの特性等のパラメータともに、実験的に求めておけばよい。
階層構造の再構築については分離したセルの配置情報をトップセルから参照可能とする。すなわち、既存のセル名と重複しないセル名を分離させた境界部に付加し、トップセルから参照した場合に、分離前と同一のパターン形状となるように配置する。その場合に、セル領域の内部領域と、境界領域とが分離容易とするために、トップセル直下で枝分かれさせるとよい。例えば、トップセルの直下の一方の枝に属するセル(例えば、CELL_ORG)の構造は、従来のままとして、それぞれのセル内には、内部領域のパターンを残しておく。一方、トップセルの直下に新たに、枝分かれのためのセル(CELL_PERI)を発生させ、境界領域に含まれるパターンを配置すればよい。
図4Aおよび図4Bに、比較例と実施例(本処理システムの方法)との比較イメージを示す。ここでは、CELL−Aで示されるセルが、4行4列のマトリクス状に配置され、その周囲にCELL−B、CELL−C、CELL−D、および、CELL−Eで示されるセルが配置された半導体装置を例に説明する。
比較例では、セルの階層構造を利用して近接効果補正処理を実行する。ただし、比較例では、セルを内部領域と境界領域に分離することはない。その場合に、隣接するセルのパターン形状の相違により、元々同一のライブラリに定義されていたCELL−Aは、隣接するセルがCELL−B、CELL−C、CELL−D、および、CELL−Eのいずれ
であるかによって、異なる近接効果の影響を受ける。そのため、近接効果補正処理後のパターンは、それぞれ異なるものになる。例えば、CELL−Eに近い部分では、追加パターンA1が付加される。このようなパターン形状の変更は、隣接するセルに依存して異なる。したがって、4行4列のマトリクス状に配置されたCELL−Aのうち、マトリクスの外周に位置するものは、基本的には、すべて異なる形状に変化する可能性がある。このように、隣接するセルに依存して異なる補正処理が行われることにより、CELL−Aは繰返しの階層構造を維持できない可能性が高い。
CELL−Aの階層を維持したまま補正処理することができない場合、フラット化した状態まで階層構造を展開し補正処理が実施される。すなわち、本来、
4行4列のマトリクス情報と、単一のCELL−Aの図形情報とで構成されていた設計データが、16個分に相当するCELL−Aの図形情報で記述されることになる。
一方、図4Bの実施例で示した処理では、セル外部のパターンに基づく近接効果補正がパターン形状に影響する範囲と、影響しない範囲とを分離する境界を設ける。そして、境界の外側の境界領域と、境界より内側の内部領域とに、セルを分離することでその内部にあるパターンについては、繰返しの規則性は維持する。
例えば、図4Bに示すように、境界より内側には、CELL−B、CELL−C、CELL−D、および、CELL−Eの影響が及ばないように、境界領域の幅を設定することで、補正によって発生した付加パターンA1は、内部領域には現れない。設計データをこのような構造に変更することで、本処理システムは、近接効果補正等の隣接するパターンの存在に影響されることなく、補正処理を実施できる。
図5は、具体的な半導体装置の設計データのパターン例である。図5は、一例として、セル領域を境界領域(OUTER)と、内部領域(CORE)に分けて示している。また、境界領域(OUTERR)と、内部領域(CORE)との間に、セル補正境界線(BOUNDARY)が示されている。また、セルの最外周(存在領域)として、EXTENTが示されている。
図6に設計データのパターン例を示す。この例では、半導体装置内に、IP−M1からIP−M5で示されるセルが配置されている。図6のように、LSIのような半導体装置を記述する設計データは多くのマクロやライブラリと称されるパターン群を集めて構成されている。そのうち本処理システムでパターン分離を行う対象セルは複数存在しえる。一般に、半導体装置の設計データは、セルが自セル内に、他のセルを参照して配置する構造を取る。したがって、セルと、そのセルに参照される他のセルとは、階層構造を有する。そのような階層構造中に、補正対象となる対象セルが存在する。さらに、対象セルの配下にも子セルが存在する。
図7に、図6と同一の設計データの階層構造例とその階層構造に対する処理概要を示す。この半導体装置は、トップセル直下に、BLK_1〜BLK_3、およびRAM_BLKで示される回路ブロックが配置されている。また、BLK_1の下位には、子セルとして、IP_M1が配置されている。IP_M1以下には、さらに、FNC_M1、CELL_M1等の階層が定義されている。BLK_2、BLK_3についても、同様に、下位に、IP_M2、IP_M3、あるいは、IP_M4等を配置している。また、RAM_BLKの下位には、RAM_CELLが通常は、マトリクスで配置される。また、IP_M5は、TOPセル直下に配置されている。なお、ここでは、本処理システムにより、境界領域と、内部領域との分離処理に直接関係のないセルの構造についての説明は省略する。
図7では、IP_M1を例にして、処理の概要が示されている。処理システムには、例えば、条件ファイル等のパラメータによって、補正対象のセルが、例えば、設計データ(一般には、LSI−CADのインターフェースフォーマット)中のセルを識別する名称(以下、セル名称)で指定される。また、処理システムには、境界領域の幅、すなわち、境界線を発生させるべきセル外周からの寸法が指定される。
まず、処理システムは、指定されたセル名称を基に、補正対象のセルであるIP_M1を検索する。処理システムは、該当するセルの設計データを検索し、そのセル内の図形データを抽出する。
次に、処理システムは、指定されて境界領域の幅に基づいて、セル外周から内側に、境界線を発生させる(外周枠発生)。そして、処理システムは、その外周枠で、セルの内のデータを境界領域と、内部領域に分割する。内部領域のデータは、そのまま、基のセルであるIP_M1に残される。一方、境界領域のデータは、新たなセル名称(例えば、WK_IP_M1)が付与され、新たなセルが生成される。生成された新たなセルは、トップセル以下のレイアウトに変更がないように、IP_M1に外接する位置に配置される。
図8に、補正対象のセル(IP_M1からIP_M5)を内部領域と境界領域に分け、さらに、境界領域を新たなセル(WK_IP_M1からWK_IP_M5)として、定義したパターンの例を示す。図8では、理解を容易にするため、境界領域のハッチングパターンを内部領域と異なる種類で示している。
図9は、本処理装置で境界領域と内部領域とに分離した階層構造の例である。この例では、階層構造は大きく2つに分類される。すなわち、補正対象の対象セルを境界領域と、内部領域とに分離した後、トップセル配下にセル補正境界領域を構成する構造(WK_TOP)を付加している。WK_TOP以下には、WK_IP_M1からWK_IP_M5で示される境界領域のデータが配置される。
一方、WK_TOP以外の階層構造は、変更されていない。ただし、補正対象のセル(IP_M1からIP_M5)からは、境界領域が削除され、内部領域を構成する部分を含む構造となっている。
<システム構成>
図10は、本処理システムのパターンデータ処理フローを例示する図である。本処理システムには、設計データ100と条件ファイル101とが入力される。設計データ100には、半導体装置全体を記述する図形データがセルの階層構造で記述されている。一方、条件ファイル101には、処理すべき設計データのファイル名、設計データ中のトップセルの名称、処理対象のレイヤ、トップセル配下のセルのうち、補正対象のセル名、補正の条件、境界領域の幅等が指定される。
本処理システムは、条件ファイル101の指定にしたがって、設計データを読む。そして、本処理システムは、近接効果補正処理の対象レイヤを選択し、対象セルに、セルデータの存在する範囲を特定する外周境界線を設定する。外周境界線は、例えば、セル内の図形データの座標値の最小値(XMIN,YMIN)と最大値(XMAX,YMAX)とによって、矩形を構成する。この外周境界線は、セルの最外周であることを判断するための情報である。さらに、本処理システムは、外周境界線に対してセル補正境界線を設定させる。セル補正境界線は、セルの外部のパターンからの近接効果の影響が及ぶ境界領域と、影響が及ばない内部領域とを分割する線である。このセル補正境界線の位置は、図2に示した光近接効果の影響範囲の測定結果から決定される。
セル補正境界線を発生させた後、内部領域と境界領域とを分離するためにセルの重なり除去を行い、セル内の階層構造を展開し、セル内をフラットな階層のないデータとする。さらに、本処理システムは、フラットにされたデータを格納しておき、境界線に沿ってパターンを分離する。そして、本処理システムは、補正境界線より内側の内部領域については、そのまま元の階層構造に残す。一方、補正境界線の外側で分離したパターンデータを境界領域のセルとして新たなセル名を付加する。そして、本処理システムは、境界領域のセルをトップセル配下の階層構造に組み込み、階層の再構築を行う。
このとき、トップセルから参照したときの半導体装置のパターン形状自体には変化がないようにする。すなわち、分離された境界領域のセルのパターンは、元の階層構造に残された内部領域のパターンとの距離に変化がない位置に配置されることになる。また、分離前に、内部領域のパターンと接触していた境界領域のセルのパターンは、元の階層構造に残された内部領域のパターンと接触する位置に配置されることになる。このようにして、図9に示したように、トップセル直下で、例えば、WK_TOPのようなセル名が付与され、境界領域のパターンを含むセルであることが明示された階層構造が構築される。この処理の後、内部領域のセルに関しては近接効果補正を施したセルと入れ替え処理をすることも容易に可能となる。
次に、本処理システムは、パターンデータには、分割された近接効果補正処理が実行される。すなわち、本処理システムは、パターンデータ補正処理用の条件ファイル(間隔・
パターン幅・光学的条件)に基づき、最上位階層セルからセル領域単位に各パターンデー
タを確認しながら、個々にパターンデータ補正処理を実施する。その場合に、内部領域のパターンについては、設計データ中で、境界領域を分離前のデータによって、個々に補正すればよい。また、境界領域については、対象セル外部の他のセル(対象セルの内部領域を除外した半導体装置の全データ)とともに、補正処理を実行すればよい(102)。
次に、本処理装置は、パターンデータ補正処理後、フラクチャリング処理し(103)、フォトマスク作成用のパターンデータ(描画データ1014)が作成される。フラクチャリングとは、通常は、多角形で記述された設計データのパターンをマスク描画装置の入力形式の図形(例えば、台形)に分割する処理をいう。また、フラクチャリングでは、パターン間の重なり除去等の処理も実行される。次に、その描画用データをフォトマスク作成用の描画装置に読み込ませ、描画を実施後(105)、フォトマスクができ上がる。
図11に、本処理システムの構成図を例示する。本処理システムは、例えばパーソナルコンピュータやワークステーション等の装置に、コンピュータプログラムを実装することにより実現される。図11の処理システムは、コンピュータ1000とコンピュータ1000に接続されるディスプレイ装置1001、通信装置1002、および入力装置より構成される。入力装置は、例えばキーボード1003およびマウス1004等のポインティングデバイスを含む。
本処理システムによるパターンデータ補正処理方法は、コンピュータが実行可能なコンピュータプログラムとして実現される。このコンピュータプログラムは、CPU1006等の演算部と記憶媒体1007やRAM1008等の記憶部を介して、処理を実施する。ROM1009は、コンピュータ1000の基本動作を制御するための制御プログラムおよび本処理システムの機能を実現するコンピュータプログラムが格納されている。このコンピュータプログラムを実行することで、上記説明したたように、半導体装置の設計データに対する補正処理方法を実行し、マスク描画用データを作成する。この補正処理およびマスク描画用データの作成処理を実行する計算機環境が、本処理システムである。
このコンピュータプログラムは、通信装置1002、あるいは、着脱可能な記録媒体(
例えば。DVD)を介して、コンピュータ1000にインストールされる。なお、通信装置1002に接続されるネットワーク、あるいは着脱可能な記録媒体は、作成されたマスク描画用データをマスク描画装置に入力するときの媒体としても使用される。
<データ処理の詳細手順>
図12Aおよび図12Bに、本処理システムのパターンデータ処理フローを例示する。この処理は、処理システムを構成するコンピュータ1000で実行されるコンピュータプログラムによって実現される。この処理では、本処理システムは、まず、条件ファイル101の指定にしたがって、光近接効果補正の対象レイヤを選択する(S1)。そして、処理システムは、対象レイヤ中の対象領域指定セル中の子セル最外周設定処理を実行する(S2)。ここで、対象領域指定セルとは、本処理対象のセルを子セルとして含む上位セルをいう。対象領域指定セルによって、処理対象のセル群を大枠で指定できる。対象領域指定セルのセル名称は、条件ファイル101に指定される。ここでの処理は、対象領域指定セルに含まれる処理対象の下位セル(以下、子セルともいう)に、それぞれの最外周を示す線(あるいは、矩形領域、第1のセル領域に相当)を設定する処理である。
この処理では、処理システムは、対象領域指定セル中のそれぞれの子セルのパターンの配置を確認する(S21)。すなわち、処理システムは、子セルを1つずつ取り出し、取り出した子セル自体および取り出した子セル以下の階層で定義され、配置されているセル中の図形を定義する座標の最大値と最小値を抽出する。座標の最大値と、最小値は、処理中の子セルの原点を基準した座標系にそれぞれの図形あるいは下位の階層を配置した状態で判定される。そして、処理システムは、図形の座標の最大値(XMAX,YMAX)と最小値(XMIN,YMIN)によって定義される矩形を抽出し、子セルの最外周として登録する(S22)。この処理を実行する処理システムのCPU1006が、第1のセル領域を選択する手段に相当する。
次に、処理システムは、対象領域指定セル中のすべての子セルを処理したか否かを判定する(S23)。未処理の子セルが存在する場合には、処理システムは、制御をS21に戻す。一方、S23の判定で、すべての子セルの処理が終了すると、処理システムは、制御をS3に進める。
なお、図12Aでは、省略しているが、対象領域指定セルを複数指定することもできる。その場合には、S3の処理の前に、すべての対象領域指定セルに対するする処理が終了したか、否かの判定がなされる。そして、未処理の対象領域指定セルが存在する場合には、制御をS2の先頭に戻し、未処理の対象領域指定セルについて同様の処理を繰り返せばよい。
次に、処理システムは、セル最外周から光近接効果の及ばない寸法によってセル補正境界線を設定する(S3)。この処理では、処理システムは、補正処理の条件ファイル101から、条件を読む(S31)。そして、セル最外周からセル補正境界線までの数値を決定する(S32)。この数値は、例えば、図2のような測定結果にしたがって設定されるべきものである。これによって、セル最外周からセル補正境界線までの境界領域(第1の領域)が確定する。この処理を実行する処理システムのCPU1006が、第1の領域を確定する手段に相当する。なお、セル補正境界線の設定によって、セル補正境界線で囲まれた第2の領域も決定されることになる。
そして、処理システムは、セル最外周から、決定された位置にセル補正境界線を発生させる。そして、処理システムは、セル補正境界線で確定された境界領域(また、セル最外周からセル補正境界線までの境界領域の帯状領域を確定する座標)をファイルに登録する(S34)。
次に、処理システムは、セル補正境界線での子セルの重なり除去を実行する(S4)。セル補正境界線での子セルの重なり除去とは、子セルおよび子セル配下の階層に位置するセル中で、子セルの上記境界領域と交差するパターンを抽出する処理である。
この処理では、処理システムは、子セルの境界領域と、子セルのパターンとの関係を認識する(S41)。そして、子セルに設定した上記境界領域と、子セルのパターンとが重なっているか否かを判定する(S42)。重なっていない場合には、そのパターンにはついては、全体が内部領域に含まれることになる。一方、重なっている場合には、そのパターンをセル内の配置位置でフラット化する。このような処理をすべての子セル内のパターンおよび子セル配下のセル中のパターンについて繰り返し、フラット化するパターンを決定する(S43)。そして、S43でフラット化の対象とされたパターンをフラット化し、ファイルにパターンを登録する(S44)。
次に、処理システムは、対象セルを分割する(S5)。まず、処理システムは、セル補正境界線の線分を発生する(S51)。そして、発生させたセル境界線でフラット化されているパターンを分割する(S52)。この処理では、例えば、セル補正境界で囲まれた矩形領域(内部領域に相当)と、フラット化されたパターンとのAND演算によって、まず、セル補正境界線より内側に位置するパターンが取得される。そして、フラット化されたパターンから、その取得された内部領域に位置するパターンをサブトラクト(減算)することによって、セル補正境界線より外側に位置するパターンが取得される。
そして、処理システムは、セル補正境界線より外側に位置するパターンを境界領域のパターンとして、作業用のファイル(またはメモリ)に登録する(S53)。また、処理システムは、セル補正境界線より内側に位置するパターンを内部領域のパターンとして登録する(S54)。この場合の登録は、基本的には、分割されたパターンのうち、内部領域に存在するパターンを元の子セル(あるいは、子セル配下の階層に存在するセル)に戻す処理である。
次に、処理システムは、階層構造の解析処理を実行する(S6)。ここでは、処理システムは、トップセルから補正対象の対象領域指定セルに至る階層構造を解析する(S61)。階層構造を解析するとは、トップセルから対象領域指定セルに至るまで、順次親子関係を辿り、トップセルの原点での、対象領域指定セルの配置関係を求めることをいう。そして、そして、処理システムは、解析した対象領域指定セルの階層構造をファイル(またはメモリ)に格納する(S62)。この場合、対象領域指定セルには、内部領域のパターンと境界領域のパターンが登録されている。
さらに、処理システムは、S53の処理でファイルに登録した境界領域のパターンをセル補正境界領域のセルとしてセル化する。具体的には、新たなセル名を付与する(S63)。
次に、処理システムは、階層構造を設定する(S7)。この処理を実行するCPU1006が、階層構造を構築する手段に相当する。本処理システムでは、条件ファイル101の指定の指定にしたがって、2種類の階層構造を再構成可能としている。すなわち、処理システムは、セル補正境界領域をトップセル直下に付加すべきか否かを判定する(S71)。条件ファイル101にて、セル補正境界領域をトップセル直下に付加すべき指定がされている場合、トップセル直下に、新たに生成したセル補正境界領域のパターンを含むセルを付加する(S72)。このとき、内部領域については、そのまま対象セルに維持される。
一方、条件ファイル101にて、セル補正境界領域をトップセル直下に付加すべき指定がされていない場合、それぞれの対象領域指定セル直下で、内部領域のパターンを含む元のセルの階層構造と、内部領域から分離された子セルの境界領域のパターンを含むセルとが維持される。そして、以上の構造が、新たな設計データとして、登録される(S8)。
なお、ここでは、対象領域指定セルを指定し、その配下の子セルに対して、内部領域と境界領域に分割する処理を実行した。しかし、そのような処理に代えて、内部領域と境界領域に分割する処理対象のセルを直接指定するようにしてもよい。その場合には、図12の処理で、子セルに相当するセルの名称を条件ファイル101に設定できるようにすればよい。
図13に、本処理システムによって階層構造が再構築された設計データに対する光近接効果補正処理を例示する。この処理では、処理システムは、まず、トップセル以下の階層構造から、補正対象のセルを抽出する。補正対象のセルは、通常条件ファイル101に指定されている。そして、本処理システムは、その補正対象のセルの種別を判断する(S100)。セルの種別とは、内部領域に相当するパターンのセルか、境界領域のパターンのセルかをいう。そして、本処理システムは、その判定にしたがって(S101)、それぞれの種別ごとに補正処理を実行する。
すなわち、内部領域のパターンを含むセルについては、セルライブラリから、境界領域を分割する前のセルのパターンを抽出する(S102)。境界領域を分割する前のセルのパターンが必要となるのは、内部領域のパターンについて、光近接効果補正を実行するためには、境界領域を含む対象セル全体のパターンが必要となるからである。
そして、処理システムは、対象セル全体のパターンについて、単独で光近接効果補正を実行する(S103)。この処理を実行するCPU1006が、第1のセル領域のパターンに基づいて近接効果補正を行う手段に相当する。なお、光近接効果補正(OPC)とは、露光、現像の物理モデルに基づくシミュレーションによって光近接効果(OPE)を予測し、その予測値に基づきマスクパターン補正量を割り出し、レチクル作成用のデータ上でパターンの辺を移動し、あるいはパターン形状を変更する処理である。このようなデータ上の補正により、半導体基板上に形成されるパターン形状が設計形状からずれる現象を抑制する。
光近接効果補正では、予め求めておいた補正ルール(OPCルール)に基づき設計パターンの補正を行うルールベースOPCと、リソグラフィープロセスにおける現象をモデル化したシミュレータにより設計パターンの補正を行うモデルベースOPCを対象層に応じて使い分ける。
ルールベースOPCの手段としては、まず、種々の図形処理を組み合わせた補正ルールを実験などで作成しておく。具体的には、一対のラインパターンに対して、線幅又は隣接スペース寸法に基づいて線幅を狭めたり又は広げたりする変更量のルールである。このルールを基にライン補正を行う。また、ラインパターンの先端が細く転写(パターニング)されることを防ぐために、ラインパターンの先端に矩形図形を付加するハンマーヘッド補正を行う。また、方形状パターンのコーナー部分が後退した状態でパターニングされることを防ぐために、方形状パターンの凸型コーナー部に矩形を付加するセリフ補正を行う。またL字状パターンの凹型コーナーが太った状態でパターニングされることを防ぐために、凹型コーナーに削り込みを施すインセット補正を行う。
モデルベースOPCは、オリジナルの設計データを元に、マスクパターンと転写された半導体基板上のパターンとの差異をシミュレーションによって計算して、設計データ通り
の形状が得られるように、パターンデータの辺を移動する。
次に、対象セルから内部領域を抽出し、設計データ中の対象セルのデータと入れ替える(S104)。なお、対象セルから内部領域を抽出するには、セル補正境界線で囲まれた矩形領域と、近接効果補正後のパターンとのAND演算を実行すればよい。
一方、境界領域のパターンを含むセルについては、設計データ中の周辺パターンとマージ(合成)する(S105)。ここで、周辺パターンとは、対象セルの外部に隣接するセルのパターンをいう。例えば、単純な処理では、内部領域のパターンを含むセルを除去し、残りのデータをフラットに展開することによって周辺パターンを得ることができる。そして、周辺パターンを含む境界領域のパターンに光近接効果補正を実行する(S106)。この処理を実行するCPU1006が、第1の領域に含まれるパターンと前記第1のセル領域の周囲に配置されるパターンとの関係から近接効果補正を行う手段に相当する。
次に、処理システムは、すべての補正対象セルに対する処理が終了したか否かを判定する(S107)。未処理の補正対象セルが残っている場合、処理システムは、制御をS100に戻す。一方、すべての補正対象セルに対する処理が終了した場合、処理システムは、内部領域と、周辺パターンと合成された境界領域のパターンとを合成する(S108)。その後、図10に示したフラクチャリング103を実行すればよい。
<マスク製造システムの構成>
図14に、本処理システムを含む、マスク製造システムの構成を例示する。まず、本処理システムで処理の対象とされた設計データは、LSI−CAD E1で作成される。設計データは、ネットワークまたは着脱可能な記録媒体を通じて、処理システム(パターンデータ処理システムE2)に引き渡され、図12に示した処理が実行される。なお、LSI−CAD E1と、処理システム(パターンデータ処理システムE2)とが、同一のコンピュータ上で実現されてもよい。
次に、処理システムで図12の処理が実行された設計データは、マスク描画装置の描画用データに変換され(図10のフラクチャリング103)、マスク描画装置に引き渡される。なお、本処理システムが、マスク描画装置に付属する制御用コンピュータと一体ものでもよい。その場合には、図10のフラクチャリング103は、マスク描画装置に付属する制御用コンピュータで実行されてもよい。
そして、マスク描画装置E3では、描画用データを基に、遮光部で被覆されさらにレジストが塗布されたガラス基板が電子ビーム、あるいはレーザー等で露光される。描画後、レジストが現像設備E4で現像される。これによって、パターンに該当する部分(またはパターン以外の部分)のレジストが除去される。
さらに、現像されたレジストをマスクとするエッチングがエッチング装置E5で実行される。これによって、現像によってレジストが除去された個所から、遮光部が除去され、透明なガラスが露出し、パターンに該当する部分(またはパターン以外の部分)での光の透過が可能となる。
次に、レジスト剥離装置E6によって、ガラス基板上に残っているレジストが除去される。さらに、洗浄装置E7で、ガラス基板が洗浄され、マスク上でのパターン形成が終了する。なお、場合によっては、遮光部とガラス表面とによってパターンが形成された基板全体に、異物付着防止のための透明薄膜(ペリクル膜)を添付してもよい。
以上述べたように、本実施形態の処理システムによれば、光近接効果補正等の補正処理
の対象となる対象セルをセル外のパターンの影響の及ぶ範囲と、及ばない範囲とに分割する。そして、セル外のパターンの影響の及ぶ範囲については、セル外の周辺パターンともに、補正処理を実行する。また、セル外のパターンの影響の及ばない範囲ついて、セル単独で、光近接効果補正を実行する。このようにすることで、セル外のパターンの影響の及ばない範囲について、セルの規則性を維持した上で、光近接効果補正を実行できる。
ここで、セルの規則性を維持するとは、例えば、同一のセルが多数回繰り返して参照して配置されている場合、その配置された構造を維持することをいう。例えば、セルの内部領域に関しては、光近接効果補正を実行しても、補正後に同一のパターンが得られるので、多数回繰り返して参照して配置された状態を維持できる。一方、境界領域部分については、補正対象のセルの外部に隣接するセルに依存してパターンが変形されることになる。
ただし、図3に示したような階層構造に再構成することによって、対象セルの外部のセルが変更になった場合でも、容易に光近接効果補正を実行できる。したがって、例えば、同一のセルを異なる品種のLSIに組み込んだ場合でも、セル外のパターンの影響の及ばない範囲ついては、すでに実施済みの近接効果補正の結果をそのまま利用できる。また、セルに繰り返しの規則性がある場合には、その規則性を維持できる。
一方、境界領域部分については、上記図13のS105,S106と同様の手順で、補正対象のセルの外部に隣接するセルとともに、近接効果補正を実行すればよい。したがって、セルの境界部分に限定して周辺パターンの影響を反映した近接効果補正を実行すればよく、再度近接効果補正を実行する場合も、極めて効率よく、計算機資源を節約でき、すべてのパターンを考慮した近接効果補正よりも短い処理時間で処理を完了できる。
光近接効果の概要説明図である。 光近接効果の影響範囲を測定した測定結果の一例である。 設計データ階層構造のイメージを例示する図である。 比較例を説明する図である。 実施例を説明する図である。 具体的な半導体装置の設計データのパターン例である。 設計データのパターン例である。 設計データの階層構造例とその階層構造に対する処理概要を示す図である。 補正対象のセル(IP_M1からIP_M5)を内部領域と境界領域に分け、さらに、境界領域を新たなセル(WK_IP_M1からWK_IP_M5)として、定義したパターンの例を示す図である。 境界領域と内部領域とに分離した階層構造の例である。 処理システムのパターンデータ処理フローを例示する図である。 処理システムの構成図を例示する図である。 処理装置のパターンデータ処理フローを例示する図(その1)である。 処理装置のパターンデータ処理フローを例示する図(その2)である。 階層構造が再構築された設計データに対する光近接効果補正処理を例示する図である。 処理システムを含む、マスク製造システムの構成を例示する図である。
符号の説明
100 設計データ
101 条件ファイル
102 パターンデータ補正
103 フラクチャリング
104 描画データ
105 フォトマスク露光
106 フォトマスク
1000 コンピュータ
1001 ディスプレイ
1002 通信装置
1003 キーボード
1004 マウス
1005 インターフェース
1006 CPU
1007 記憶媒体
1008 RAM
1009 ROM

Claims (5)

  1. 階層構造を有する設計データ内の第1のセル領域を選択する工程と、
    前記第1のセル領域の周囲に配置されるパターンにより前記第1のセル領域のパターン形状が影響を受ける第1の領域を画定する工程と、
    前記第1のセル領域内であって、前記第1の領域以外の領域を第2の領域とする工程と、
    前記第1の領域と前記第2の領域を各々のセル領域とする階層構造を構築する工程と、
    前記第1の領域内において、第1の領域に含まれるパターンと前記第1のセル領域の周囲に配置されるパターンとの関係から近接効果補正を行う工程と、
    前記第2の領域内において、前記第1のセル領域のパターンに基づいて近接効果補正を行う工程と、を実行するフォトマスクデータの処理方法。
  2. 前記第2の領域が、前記第1のセル領域の周囲に配置されるパターンからの近接効果により影響を受けない閾値を設定することで得られる請求項1記載のフォトマスクデータの処理方法。
  3. 前記第1の領域と前記第2の領域でのパターンは、同一層内である請求項1記載のフォトマスクデータの処理方法。
  4. 階層構造を有する設計データ内の第1のセル領域を選択する手段と、
    前記第1のセル領域の周囲に隣接するパターンにより前記第1のセル領域のパターン形状が影響を受ける第1の領域を画定する手段と、
    前記第1のセル領域内であって、前記第1の領域以外の領域を第2の領域とする手段と、
    前記第1の領域と前記第2の領域を各々のセル領域とする階層構造を構築する手段と、
    前記第1の領域内において、第1の領域に含まれるパターンと前記第1のセル領域の周囲に配置されるパターンとの関係から近接効果補正を行う手段と、
    前記第2の領域内において、前記第1のセル領域のパターンに基づいて近接効果補正を行う手段と、を備えるフォトマスクデータ処理システム。
  5. 階層構造を有する設計データ内の第1のセル領域を選択する工程と、
    前記第1のセル領域の周囲に隣接する第1のパターンにより前記第1のセル領域のパターン形状が影響を受ける第1の領域を画定する工程と、
    前記第1のセル領域内であって、前記第1の領域以外の領域を第2の領域とする工程と、
    前記第1の領域と前記第2の領域を各々のセル領域とする階層構造を構築する工程と、
    前記第1の領域内において、第1の領域に含まれるパターンと前記第1のセル領域の周囲に配置されるパターンとの関係から近接効果補正を行う工程と、
    前記第2の領域内において、前記第1のセル領域のパターンに基づいて近接効果補正を行う工程と、
    前記近接効果補正後の第1のセル領域を含む設計データからフォトマスク作成用のパターンデータを作成する工程と、
    前記パターンデータに基づいてフォトマスクを作成する工程と、を実行するフォトマスク製造方法。
JP2008060118A 2008-03-10 2008-03-10 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 Expired - Fee Related JP5309623B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008060118A JP5309623B2 (ja) 2008-03-10 2008-03-10 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法
US12/401,252 US8141006B2 (en) 2008-03-10 2009-03-10 Photomask data processing method, photomask data processing system and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008060118A JP5309623B2 (ja) 2008-03-10 2008-03-10 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法

Publications (2)

Publication Number Publication Date
JP2009216936A true JP2009216936A (ja) 2009-09-24
JP5309623B2 JP5309623B2 (ja) 2013-10-09

Family

ID=41054929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008060118A Expired - Fee Related JP5309623B2 (ja) 2008-03-10 2008-03-10 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法

Country Status (2)

Country Link
US (1) US8141006B2 (ja)
JP (1) JP5309623B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5024141B2 (ja) * 2008-03-21 2012-09-12 富士通セミコンダクター株式会社 パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体
FR2993374A1 (fr) * 2012-07-12 2014-01-17 St Microelectronics Crolles 2 Procede d'elaboration d'un masque de photolithographie
US10810339B1 (en) * 2016-12-23 2020-10-20 Synopsys, Inc. Determination of dimensional changes of features across mask pattern simulation fields
CN111458974B (zh) * 2020-05-23 2023-06-23 珠海市睿晶聚源科技有限公司 一种加速版图处理的方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380525A (ja) * 1989-04-04 1991-04-05 Matsushita Electric Ind Co Ltd 近接効果補正方法
JP2007080965A (ja) * 2005-09-12 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法、これに用いられるライブラリ、記録媒体および半導体製造装置
JP2007086587A (ja) * 2005-09-26 2007-04-05 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法
JP2007199234A (ja) * 2006-01-25 2007-08-09 Fujitsu Ltd フォトマスクの設計方法及び設計装置
JP2007280200A (ja) * 2006-04-10 2007-10-25 Elpida Memory Inc レイアウトパターンデータの補正装置、及び補正方法
JP2008020751A (ja) * 2006-07-13 2008-01-31 National Institute Of Advanced Industrial & Technology マスクパターン設計方法およびそれを用いた半導体装置の製造方法
WO2008023660A1 (fr) * 2006-08-25 2008-02-28 National Institute Of Advanced Industrial Science And Technology Procédé de conception d'un modèle de masque et procédé de fabrication d'un dispositif semi-conducteur comprenant ce dernier

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4647095B2 (ja) 1997-09-17 2011-03-09 シノプシス, インコーポレイテッド データ階層レイアウトの補正と照合のための方法及び装置
WO1999014636A1 (en) 1997-09-17 1999-03-25 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
US6453452B1 (en) * 1997-12-12 2002-09-17 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
JP2002229179A (ja) * 2001-02-07 2002-08-14 Nec Microsystems Ltd 光近接効果補正方法
US6505327B2 (en) * 2001-04-13 2003-01-07 Numerical Technologies, Inc. Generating an instance-based representation of a design hierarchy
US6668367B2 (en) * 2002-01-24 2003-12-23 Nicolas B. Cobb Selective promotion for resolution enhancement techniques
US6813758B2 (en) * 2002-03-14 2004-11-02 Lsi Logic Corporation Optical proximity correction driven hierarchy
US6931613B2 (en) * 2002-06-24 2005-08-16 Thomas H. Kauth Hierarchical feature extraction for electrical interaction calculations
US6807663B2 (en) * 2002-09-23 2004-10-19 Numerical Technologies, Inc. Accelerated layout processing using OPC pre-processing
US7093228B2 (en) * 2002-12-20 2006-08-15 Lsi Logic Corporation Method and system for classifying an integrated circuit for optical proximity correction
JP3993545B2 (ja) 2003-09-04 2007-10-17 株式会社東芝 パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
US7533363B2 (en) * 2004-03-29 2009-05-12 Takumi Technology Corporation System for integrated circuit layout partition and extraction for independent layout processing
US7669158B2 (en) * 2004-09-30 2010-02-23 Cadence Design Systems, Inc. Method and system for semiconductor design hierarchy analysis and transformation
US20080250374A1 (en) * 2005-09-20 2008-10-09 Freescale Semiconductor, Inc. Method of Making an Integrated Circuit
US7360199B2 (en) * 2006-05-26 2008-04-15 International Business Machines Corporation Iterative method for refining integrated circuit layout using compass optical proximity correction (OPC)
KR100831271B1 (ko) * 2006-08-16 2008-05-22 동부일렉트로닉스 주식회사 물리적 레이어의 프로그램적 생성을 통한 물리적 레이아웃 데이터를 변경하는 방법
US8056022B2 (en) * 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
US7650587B2 (en) * 2006-11-30 2010-01-19 International Business Machines Corporation Local coloring for hierarchical OPC
US20080168419A1 (en) * 2007-01-04 2008-07-10 International Business Machines Corporation Optical proximity correction improvement by fracturing after pre-optical proximity correction
US7926002B2 (en) * 2007-02-28 2011-04-12 Mentor Graphics Corporation Selective optical proximity layout design data correction
US7669175B2 (en) * 2007-05-11 2010-02-23 International Business Machines Corporation Methodology to improve turnaround for integrated circuit design using geometrical hierarchy
US8099685B2 (en) * 2007-07-31 2012-01-17 Mentor Graphics Corporation Model based microdevice design layout correction
US7647569B2 (en) * 2007-08-01 2010-01-12 Micron Technology, Inc. Systems, methods, and computer-readable media for adjusting layout database hierarchies for more efficient database processing and storage
US8214775B2 (en) * 2007-09-14 2012-07-03 Luminescent Technologies, Inc. System for determining repetitive work units
US8191017B2 (en) * 2008-01-14 2012-05-29 Mentor Graphics Corp. Site selective optical proximity correction
US7984395B2 (en) * 2008-01-17 2011-07-19 Synopsys, Inc. Hierarchical compression for metal one logic layer
US7937682B2 (en) * 2008-01-31 2011-05-03 Synopsys, Inc. Method and apparatus for automatic orientation optimization
US7865864B2 (en) * 2008-02-01 2011-01-04 International Business Machines Corporation Electrically driven optical proximity correction
JP5024141B2 (ja) * 2008-03-21 2012-09-12 富士通セミコンダクター株式会社 パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380525A (ja) * 1989-04-04 1991-04-05 Matsushita Electric Ind Co Ltd 近接効果補正方法
JP2007080965A (ja) * 2005-09-12 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法、これに用いられるライブラリ、記録媒体および半導体製造装置
JP2007086587A (ja) * 2005-09-26 2007-04-05 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法
JP2007199234A (ja) * 2006-01-25 2007-08-09 Fujitsu Ltd フォトマスクの設計方法及び設計装置
JP2007280200A (ja) * 2006-04-10 2007-10-25 Elpida Memory Inc レイアウトパターンデータの補正装置、及び補正方法
JP2008020751A (ja) * 2006-07-13 2008-01-31 National Institute Of Advanced Industrial & Technology マスクパターン設計方法およびそれを用いた半導体装置の製造方法
WO2008023660A1 (fr) * 2006-08-25 2008-02-28 National Institute Of Advanced Industrial Science And Technology Procédé de conception d'un modèle de masque et procédé de fabrication d'un dispositif semi-conducteur comprenant ce dernier

Also Published As

Publication number Publication date
US20090228860A1 (en) 2009-09-10
US8141006B2 (en) 2012-03-20
JP5309623B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
US6077310A (en) Optical proximity correction system
TWI364679B (en) Model-based sraf insertion
JP4999013B2 (ja) 集積化されたopc検証ツール
US6470489B1 (en) Design rule checking system and method
US6668367B2 (en) Selective promotion for resolution enhancement techniques
CN100520597C (zh) 用于光学临近修正的方法和系统
US20030023939A1 (en) Method and apparatus for analyzing a layout using an instance-based representation
JP4510118B2 (ja) 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム
US20110078638A1 (en) Layout decomposition for double patterning lithography
US20070209030A1 (en) System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques
US8359562B2 (en) System and method for semiconductor device fabrication using modeling
US7194725B1 (en) System and method for design rule creation and selection
JP2008033277A (ja) 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
US8234596B2 (en) Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method
JP5024141B2 (ja) パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体
TWI398906B (zh) 用於半導體裝置之資料產生方法、及電子束曝光系統
JP5052625B2 (ja) マスクのレイアウトを設計する方法及びプログラム
JP5309623B2 (ja) 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法
JP2010156866A (ja) 特徴量抽出方法、テストパターン選択方法、レジストモデル作成方法および設計回路パターン検証方法
JP6324044B2 (ja) セルのパターンの作成方法、マスクパターンの作成方法、プログラム、情報処理装置、マスク製造方法
JP6338368B2 (ja) パターンの光学像の評価方法
JPH10239826A (ja) フォトマスクパターン設計装置およびフォトマスクパターン設計方法
JP2009282400A (ja) プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体
TWI597561B (zh) 圖案產生方法、遮罩的製造方法、曝光方法、半導體設備的製造方法、儲存媒體、以及資訊處理裝置
JP4181205B2 (ja) 光近接効果補正方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees