CN106707681B - 一种增强opc处理精度的方法 - Google Patents
一种增强opc处理精度的方法 Download PDFInfo
- Publication number
- CN106707681B CN106707681B CN201611047406.0A CN201611047406A CN106707681B CN 106707681 B CN106707681 B CN 106707681B CN 201611047406 A CN201611047406 A CN 201611047406A CN 106707681 B CN106707681 B CN 106707681B
- Authority
- CN
- China
- Prior art keywords
- opc
- graph
- meef
- value
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 133
- 238000012545 processing Methods 0.000 title claims abstract description 44
- 230000002708 enhancing effect Effects 0.000 title claims abstract description 17
- 238000012937 correction Methods 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000012795 verification Methods 0.000 claims description 24
- 238000007689 inspection Methods 0.000 claims description 22
- 238000004088 simulation Methods 0.000 claims description 16
- 238000001459 lithography Methods 0.000 claims description 11
- 238000001878 scanning electron micrograph Methods 0.000 claims description 10
- 230000002787 reinforcement Effects 0.000 claims description 4
- 230000010365 information processing Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 22
- 238000004458 analytical method Methods 0.000 abstract description 4
- 238000003672 processing method Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000003014 reinforcing effect Effects 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000013515 script Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 239000004429 Calibre Substances 0.000 description 1
- 241000282326 Felis catus Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种增强OPC处理精度的方法，通过利用建立工艺热点库信息，对出版数据进行热点分析和MEEF值判定，对MEEF值在设定值以上的高MEEF图形进行加强OPC图形修正和检查，在此基础上对工艺热点库进行不断升级，可改善以往在OPC修正时出现的对重复图形区域在不同的地方随机修正结果不一样的问题，提高高MEEF图形的OPC处理精度，并保持OPC修正结果的一致性；本发明可以和现有的处理方法兼容，同时可以大幅减少系统的运行时间，不但克服了传统设计随意性和数据的冗余性，提高了版图的处理效率，而且可以降低OPC处理的复杂度和运行时间。
Description
技术领域
本发明涉及集成电路制造技术领域，更具体地，涉及一种可以对高MEEF图形增强OPC处理精度的方法。
背景技术
当前大规模集成电路普遍采用光刻系统进行制造。光刻系统主要分为：照明系统，掩膜，投影系统及硅片四个系统。图1展示了光刻系统中的光学传输原理。从照明系统的光源202发出的光线经过聚光镜204聚焦后入射至掩膜206，掩膜的开口部分透光；经过掩膜后，光线经投影系统的孔208和透镜210入射至涂有光刻胶的晶片(硅片)212上，这样掩膜图形就复制在晶片上。
当集成电路的最小特征尺寸和间距减小到光刻机所用光源的波长以下时，由于光的干涉和衍射以及显影等问题，导致曝光在晶片上的图形严重失真，我们称之为光学邻近效应(OPE，Optical proximity effect)失真。这些失真引起的偏差可以达到20％，甚至更高，严重影响到最终的良率。
为了使光刻结果更符合版图的设计，一种解决问题的办法就是引入分辨率增强技术(RET，Resolution enhancement technology)。这种技术主要采用光学邻近效应校正(OPC，Optical proximity correction)，移相掩膜技术(PSM，Phase Shift Mask)和离轴照明(OAI，Off axis illumination)等方法，以减少光学邻近效应对集成电路成品率的影响。
然而，随着集成电路的关键尺寸不断缩小，必须提高光刻的分辨率才能满足工艺要求。但是在提高分辨率的同时，会导致掩膜版误差因子(MEEF)的提高。由瑞利公式可知，随着K1值的减小，MEEF值是增大的，而MEEF值越大，则OPC精度就越难于控制。为了解决这些问题，目前比较通行的办法是减少这些高MEEF图形的设计，然而这种方式会给设计者造成不少的限制，而且也不能从根本上解决问题。
传统的OPC处理流程对于具有高MEEF的图形并没有作特别的处理，这样，一旦客户的数据图形比较复杂，则OPC的处理结果不但精度无法保证，而且可能造成处理的时间较长，同时OPC的处理结果也比较随机。这样就需要一种方法，在不对客户设计作特别限定的情况下，增强高MEEF图形的OPC处理精度。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种增强OPC处理精度的方法，用于改善高MEEF图形OPC修正后图形精度较低的问题,可在不大幅增加运行时间的前提下加强OPC的检查，并增强高MEEF图形的OPC精度。
为实现上述目的，本发明的技术方案如下：
一种增强OPC处理精度的方法，利用一包含EDA软件和计算机硬件的信息处理及反馈系统实施，包括以下步骤：
步骤101：根据不同工艺平台的特点，OPC的出版层次和检查数据结果，以及出版热点对应的硅片验证数据，建立MEEF值在设定值以上的工艺热点库图形A0，并根据工艺热点的表现情况对工艺热点实施分级处理，从而将这些图形A0存储在系统中；
步骤102：通过系统读入需要处理的原始图形B0，并与工艺热点库中的图形A0进行相似度检查和相似度判定；
步骤103：通过系统开始对需要处理的原始图形B0进行OPC修正，并预测OPC修正后图形的MEEF大小；
步骤104：通过系统根据图形相似度的判定结果，工艺热点的分级值，MEEF大小数据，对MEEF值在设定值以上的原始图形B0进行加强修正，得到修正后图形B1；
步骤105：通过系统对修正后图形B1进行加强检查和分类；
步骤106：对其中经系统判定MEEF值在设定值以上的出版热点图形进行硅片验证，并将这些工艺热点的检查和验证结果存储至工艺热点库；
步骤107：将上述这些工艺热点的实际MEEF值反馈到系统中，以校正和更新工艺热点库，并将工艺热点库中的图形A0升级为图形A1。
优选地，步骤101中，根据不同的工艺平台、工艺层次以及光刻工艺类型来建立相应的工艺热点库，并将OPC修正结果的模拟值与目标值偏差超过1％的图形A0或者硅片验证值与目标值偏差超过1％的图形A0收集到工艺热点库中。
优选地，步骤101中，根据工艺热点库中图形A0的实际MEEF值大小赋与其不同的权重，据此对工艺热点实施分级处理。
优选地，步骤102中，通过对图形A0与图形B0的形状，面积，宽度，长度进行比较，以及对图形A0与图形B0中各个图形线条之间间隔的最大值和最小值进行比较，并对图形A0与图形B0的周围环境进行比较和识别，以进行相似度判定。
优选地，步骤103中，在对原始图形B0进行OPC修正时，对判定相似度为100％的原始图形B0，直接将工艺热点库中对应图形A0的OPC修正结果替换到其版图中。
优选地，步骤103中，在对原始图形B0进行OPC修正时，对判定相似度低于100％的原始图形B0，需要预测其OPC修正后图形的MEEF大小。
优选地，步骤104中，进行加强修正时，通过调用特殊模型的方法，对不同的图形B0给与不同程度的补偿，所述特殊模型根据工艺热点库中存储的客户版图、OPC模拟图像以及硅片实际SEM图像之间的关系而形成。
优选地，步骤105中，进行加强检查和分类时，当模拟尺寸和目标尺寸之间的偏差超过限定值时，即将该图形点报错用以检查。
优选地，所述MEEF的设定值为不小于1.5。
优选地，步骤107中，对于实际MEEF值不小于1.5的图形B1或者是相似度超过30％的图形B1，对版图进行截图，并将对应的OPC模拟图像和硅片实际SEM图像存储到系统中，对工艺热点库数据进行升级。
从上述技术方案可以看出，本发明通过利用建立工艺热点库信息，对出版数据进行热点分析和MEEF值判定，对MEEF值在设定值以上的高MEEF图形进行加强OPC图形修正和检查，在此基础上对工艺热点库进行不断升级，可改善以往在OPC修正时出现的对重复图形区域在不同的地方随机修正结果不一样的问题，提高高MEEF图形的OPC处理精度，并保持OPC修正结果的一致性；本发明可以和现有的处理方法兼容，同时可以大幅减少系统的运行时间，不但克服了传统设计随意性和数据的冗余性，提高了版图的处理效率，而且可以降低OPC处理的复杂度和运行时间。
附图说明
图1是光刻系统中的光学传输原理示意图；
图2是芯片生成的一般流程示意图；
图3是EDA软件处理的一般流程示意图；
图4是本发明一较佳实施例的一种增强OPC处理精度的方法流程图；
图5是工艺热点库中存储的一组对应的图像类型；图中a、客户版图，b、OPC模拟图像，c、硅片实际SEM图像；
图6是工艺热点库中存储的一客户版图、OPC模拟图像以及硅片实际SEM图像之间的图形叠对关系图。
具体实施方式
本发明提供了一种用于改善OPC处理版图不一致问题的方法与系统，以改善重复图形区域不同地方的随机修正结果不一样的问题，同时可以大幅减少系统的运行时间。本发明的以下实例提供了OPC处理版图的改进方法和系统，不但可克服传统设计随意性和数据的冗余性，提高版图的处理效率，还可降低OPC处理的复杂度和运行时间。以下结合附图对本发明作进一步的说明。
图2展示了集成电路从设计到制造的各个阶段。芯片生成的流程一般包括以下步骤：
步骤201.产品想法；
步骤202.EDA软件处理；
步骤203.流片验证；
步骤204.集成电路制造；
步骤205.集成电路封装和测试；
步骤206.芯片。
一般情况下，是利用EDA软件来实现产品的想法(步骤201～206)。一旦设计方案确定，后续就需要流片来验证该设计的各个功能，验证环节包含硅片制造和集成电路工艺处理，封装，测试和组装等，从而产生最终的产品。
图3展示了集成电路设计中应用EDA软件辅助设计的一般流程(实际设计者在设计时可能和图3的步骤顺序不同)，包括以下步骤：
步骤301.系统设计；可以使用EDA软件描述设计者想要实现的功能。这一步骤中可以使用例如Synopsys公司的Design ware来实现。
步骤302.逻辑设计和功能验证；设计者可以使用EDA软件来编写系统中的子模块和Verilog代码，并且检验设计功能的完备性和准确性。这一步骤中可以使用Synopsys公司的Design ware。
步骤303.合成和测试仿真；设计者可以使用EDA软件来将逻辑设计和功能验证所写的Verilog代码转化为网表，并且可以设计用于检查成品芯片的功能的测试程序。这一步骤中可以使用Synopsys公司的Design complier。
步骤304.网表验证；设计者可以使用EDA软件来验证合成和测试仿真步骤中产生的网表的时序正确性与否，以及网表与Verilog代码的对应性是否正确。这一步骤中可以使用Synopsys公司的VCS。
步骤305.设计规划；设计者可以使用EDA软件构造芯片的整个平面图和顶层布线。这一步骤中可以使用Synopsys公司的IC complier。
步骤306.物理实施；设计者可以使用EDA软件对电路元件的布局和连线作最优的处理。这一步骤中可以使用Synopsys公司的IC complier。
步骤307.网表分析和提取；设计者可以使用EDA软件验证晶体管级电路功能。这一步骤中可以使用Synopsys公司的PrimeTime。
步骤308.物理验证；设计者可以使用EDA软件检验电路的正确性和可制造性。这一步骤中可以使用Synopsys公司的Hercules。
步骤309.OPC版图处理(或者是图形增强)；设计者可以使用EDA软件改变电路布局的几何形状，从而提高芯片的可制造性。这一步骤中可以使用例如Mentor Graphics公司的Calibre。
步骤310.掩膜版数据预备；设计者可以使用EDA软件将客户数据转换成掩膜版数据。这一步骤中可以使用Synopsys公司的CATS。
本发明正是应用于对步骤309的OPC版图处理这一步进行的优化改进。
目前传统的OPC处理流程一般包括以下步骤：
第1步，版图OPC处理时，将工艺热点记录下来；
第2步，对工艺热点库中的图形进行硅片验证；
第3步，优化工艺热点处的OPC修正方式；
第4步，确认优化后的工艺热点可以消除；
第5步，更新工艺热点库。
在上述传统的处理流程中，通常针对OPC验证时发现的修正弱点，会通过优化OPC脚本的方法来解决不同类型的工艺热点。然而修改OPC脚本需要操作者非常熟悉相关OPC工具，并需要不断地调整与测试，因而需要较长的周期；另外，过多的OPC脚本也会引进许多额外的计算处理，导致OPC运行时间增加，从而影响出版周期。
同时，传统的处理流程对于具有高MEEF(掩膜版误差因子)的图形并没有作特别的处理，这样一旦客户的图形数据比较复杂，并且也没有进行过验证，则OPC的处理结果不但精度无法保证，而且会造成处理的时间较长，同时还可能造成重复的设计图形在不同地方的OPC处理结果可能不一致的问题。而通过以下本发明的方法和系统可以解决这些问题，不但可以有效避免OPC处理结果随机的问题，提高版图的处理效率和处理精度，同时还可降低OPC处理的复杂度和运行时间。
本发明提供了一种增强高MEEF图形OPC处理精度的方法和系统，利用建立的工艺热点库信息，对出版数据进行热点分析和MEEF值判定，并对具有高MEEF的图形进行加强OPC图形修正和检查，以及后续的反馈和校正，从而改善这些高MEEF图形的OPC处理精度。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
在以下本发明的具体实施方式中，请参阅图4，图4是本发明一较佳实施例的一种增强OPC处理精度的方法流程图。如图4所示，本发明的一种增强OPC处理精度的方法，可利用一包含EDA软件和计算机硬件的信息处理及反馈系统来实施，能够将和掩膜形状相关的初始版图数据转化为预备出版的掩膜数据。本发明的增强OPC处理精度的方法，包括以下步骤：
步骤1.建立高MEEF图形的工艺热点库A0。
首先根据不同工艺平台的特点，OPC的出版层次和检查数据结果，以及出版热点对应的硅片验证数据，建立MEEF值在一设定值以上的高MEEF图形A0的工艺热点库，例如，MEEF的设定值≥1.5，则MEEF值≥1.5的图形即为高MEEF图形(本发明不限于此)；并根据工艺热点的表现情况对工艺热点实施分级处理，从而将这些图形A0存储在系统中。
根据不同工艺的特点以及OPC的出版层次和检查数据结果，以及出版热点对应的硅片验证数据得出高风险图形(高MEEF图形)的工艺热点库，即根据不同的工艺平台和工艺层次，以及光刻工艺类型来建立相应的工艺热点库。该热点库的建立依据是：针对OPC的修正结果的模拟值与目标值偏差超过1％的图形A0或者硅片验证值与目标值偏差超过1％的图形A0就收集到本系统的工艺热点库中；同时，对热点库中的每个图形A0的实际MEEFR值，赋与不同的权重，赋值权重FR与MEEFR值的关系表达公式(1)为：
FR＝MEEFR·C (1)
其中，C＝1/MEEF(Max)，MEEF＝ΔS1/ΔS2；其中ΔS1为显影后在晶片(硅片)上测量到的尺寸变化量，ΔS2为掩膜版的尺寸变化量/光刻机的倍率。
图5示例性展示了工艺热点库中存储的一组对应的图像类型。该工艺热点库中包含了客户的版图信息(图5a)，OPC模拟的图像信息(图5b)，以及硅片实际验证的SEM图像信息(图5c)；并且还有这三者之间的图形叠对信息，如图6所示(图中存在的不清晰数字请忽略)。根据工艺热点库中存储的客户版图、OPC模拟图像以及硅片实际SEM图像之间的关系，可形成特殊工艺模型MN。
步骤2.系统读入需要处理的原始图形数据B0，进行相似度检查和相似度判定。
通过系统读入需要处理的原始图形B0，并与工艺热点库中的图形A0进行相似度检查和相似度判定；其相似度的判定不仅可以通过对图形A0与图形B0的形状，面积，宽度，长度进行比较，以及对图形A0与图形B0中各个图形线条之间间隔的最大值和最小值进行比较，同时也需要对图形A0与图形B0的周围环境进行比较和识别。相似度的判定公式可以用如下公式(2)来表达：
相似度＝面积·(长度/宽度)·与水平线的角度·D·图形密度 (2)
其中，D代表周围环境的取值大小。
周围环境的取值大小D可以用如下公式(3)来表达：
其中，是所用光刻机的波长，NA代表所用光源数值孔径的大小，K1代表光刻工艺参数，对于浸润式光刻工艺而言，一般取K1＝0.3。
步骤3.1.对相似度＝100％的图形，直接将工艺热点数据库中的OPC修正结果替换到版图中。
当系统判定原始图形B0与工艺热点库中的图形A0的相似度＝100％时，就可以直接将工艺热点库中对应的图形A0的OPC修正结果替换到原始图形B0的版图中，而无须对原始图形B0进行OPC修正。
步骤3.2.对相似度＜100％的图形，系统对原始图形B0进行OPC修正，并预测OPC修正后图形的MEEF值。
当系统判定原始图形B0与工艺热点库中的图形A0的相似度＜100％时，系统开始对需要处理的原始图形B0进行常规OPC修正，并预测OPC修正后图形的MEEFP的大小；其中，MEEFP＝ΔS1P/ΔS2，ΔS1P为系统通过计算和模拟OPC修正后的图形在硅片(wafer)上的光刻胶形貌而得出的尺寸变化量，ΔS2为掩膜版(mask)的尺寸变化量/光刻机的倍率(M)，因此，也可以用以下公式(4)表示：
其中，CDwafer代表系统通过计算和模拟OPC修正后的图形在硅片上的光刻胶形貌而得出的尺寸，CDmask代表掩膜版的尺寸，M代表光刻机的倍率。
系统算出MEEFP的大小后，将这些数据存储在系统中。
步骤4.将具有高MEEF的图形加强修正得到修正后图形B1。
系统根据上述图形相似度的判定结果，工艺热点的分级值，MEEFP大小等数据，将MEEF值在设定值以上的高MEEF的原始图形B0加强修正得到修正后图形B1。在此过程中，需要对不同的图形B0预先给与不同程度的补偿，这个补偿是通过调用特殊模型的方法来执行的。这里的特殊模型是指根据热点库中存储的客户版图、OPC模拟图像和硅片实际验证的SEM图像之间的关系而形成的工艺模型MN。对于不同的图形给与不同程度的补偿，是指在调用特殊模型MN时，会根据图形的MEEF值对特殊模型进行调整得到MH，MN与MH之间的关系可以用以下公式(5)表示：
MH＝MN·(1+FR) (5)
进行补偿时，根据实际图形的MEEF值来调用热点库中对应的FR值，从而可得到经加强修正的图形数据B1。
步骤5.对具有高MEEF的图形加强检查和分类。
系统检查OPC的修正结果：图形数据B1。其中，对于高MEEF的图形B1，不但要进行常规的检查，同时也要进行相对检查(加强检查)和分类，加强模拟结果和目标版图尺寸的相对偏差，当模拟尺寸和目标尺寸的偏差或比例(即绝对值偏差，例如+/-2nm，或相对值偏差，例如+/-2％)超过限定值时，即将该图形点报错用以检查；同时，需要重点检查常规检查时的免检区域或者是漏检区域，并且加强检查时采用的规格与常规检查时的规格也要不同，其规格要收紧(缩小)30％。
步骤6.将对硅片数据的验证结果反馈到工艺热点库中。
对于系统判定MEEF值较高的图形(出版热点图形)，即MEEF值在设定值(例如1.5)以上的图形B1，须进行硅片验证，并将这些工艺热点的检查和验证结果存储至工艺热点库。验证图形的周围环境时要包括验证目标图形周围1μm内的图形(线条)。存储可由存储指令的计算机的可读介质完成，该指令由计算机执行时形成所述的光刻工艺参数，光学模型，以及MEEF，检查规格等参数。
步骤7.升级工艺热点数据库。
将上述这些工艺热点的实际MEEF值反馈到系统中，以校正和更新工艺热点库。对于例如实际MEEF值≥1.5的图形B1，或者是客户版图图形与热点库中图形比较其相似度超过30％的图形B1，则对该版图进行截图，并将与其对应的OPC的模拟图像B1和实际硅片验证的SEM图形存储到该系统中。更新工艺热点库的其他OPC修正结果和实际硅片验证结果，并将工艺热点数据库中的图形A0升级为图形A1。
在后续的出版过程中需要依次循环执行上述步骤，不断更新热点库中的信息，以增强高MEEF图形的OPC精度，并将最好的修正结果应用到客户的设计中去；同时，应用本发明的上述方法还可以保持OPC修正结果的一致性。
本发明的上述方法和系统可以用于所有的先进工艺节点，例如90nm及以下节点，尤其适用于55nm及以下节点。
综上所述，本发明通过利用建立工艺热点库信息，对出版数据进行热点分析和MEEF值判定，对具有高MEEF的图形进行加强OPC图形修正和检查，在此基础上对工艺热点库进行不断升级，可改善以往在OPC修正时出现的对重复图形区域在不同的地方随机修正结果不一样的问题，不但可以提高高MEEF图形的OPC处理精度，而且保持OPC修正结果的一致性；本发明可以和现有的处理方法兼容，同时可以大幅减少系统的运行时间，不但克服了传统设计随意性和数据的冗余性，提高了版图的处理效率，而且可以降低OPC处理的复杂度和运行时间。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (7)
1.一种增强OPC处理精度的方法，其特征在于，利用一包含EDA软件和计算机硬件的信息处理及反馈系统实施，包括以下步骤：
步骤101：根据不同工艺平台的特点，OPC的出版层次和检查数据结果，以及出版热点对应的硅片验证数据，建立MEEF值在设定值以上的工艺热点库图形A0，并根据工艺热点的表现情况对工艺热点实施分级处理，从而将这些图形A0存储在系统中；所述MEEF的设定值为不小于1.5；
步骤102：通过系统读入需要处理的原始图形B0，并与工艺热点库中的图形A0进行相似度检查和相似度判定；
步骤103：通过系统开始对需要处理的原始图形B0进行OPC修正，并预测OPC修正后图形的MEEF大小；其中，在对原始图形B0进行OPC修正时，对判定相似度为100％的原始图形B0，直接将工艺热点库中对应图形A0的OPC修正结果替换到其版图中，在对原始图形B0进行OPC修正时，对判定相似度低于100％的原始图形B0，需要预测其OPC修正后图形的MEEF大小；
步骤104：通过系统根据图形相似度的判定结果，工艺热点的分级值，MEEF大小数据，对MEEF值在设定值以上的原始图形B0进行加强修正，得到修正后图形B1；
步骤105：通过系统对修正后图形B1进行加强检查和分类；
步骤106：对其中经系统判定MEEF值在设定值以上的出版热点图形进行硅片验证，并将这些工艺热点的检查和验证结果存储至工艺热点库；
步骤107：将上述这些工艺热点的实际MEEF值反馈到系统中，以校正和更新工艺热点库，并将工艺热点库中的图形A0升级为图形A1。
2.根据权利要求1所述的增强OPC处理精度的方法，其特征在于，步骤101中，根据不同的工艺平台、工艺层次以及光刻工艺类型来建立相应的工艺热点库，并将OPC修正结果的模拟值与目标值偏差超过1％的图形A0或者硅片验证值与目标值偏差超过1％的图形A0收集到工艺热点库中。
3.根据权利要求1所述的增强OPC处理精度的方法，其特征在于，步骤101中，根据工艺热点库中图形A0的实际MEEF值大小赋与其不同的权重，据此对工艺热点实施分级处理。
4.根据权利要求1所述的增强OPC处理精度的方法，其特征在于，步骤102中，通过对图形A0与图形B0的形状，面积，宽度，长度进行比较，以及对图形A0与图形B0中各个图形线条之间间隔的最大值和最小值进行比较，并对图形A0与图形B0的周围环境进行比较和识别，以进行相似度判定。
5.根据权利要求1所述的增强OPC处理精度的方法，其特征在于，步骤104中，进行加强修正时，通过调用特殊模型的方法，对不同的图形B0给与不同程度的补偿，所述特殊模型根据工艺热点库中存储的客户版图、OPC模拟图像以及硅片实际SEM图像之间的关系而形成。
6.根据权利要求1所述的增强OPC处理精度的方法，其特征在于，步骤105中，进行加强检查和分类时，当模拟尺寸和目标尺寸之间的偏差超过限定值时，即将该图形点报错用以检查。
7.根据权利要求1所述的增强OPC处理精度的方法，其特征在于，步骤107中，对于实际MEEF值不小于1.5的图形B1或者是相似度超过30％的图形B1，对版图进行截图，并将对应的OPC模拟图像和硅片实际SEM图像存储到系统中，对工艺热点库数据进行升级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611047406.0A CN106707681B (zh) | 2016-11-22 | 2016-11-22 | 一种增强opc处理精度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611047406.0A CN106707681B (zh) | 2016-11-22 | 2016-11-22 | 一种增强opc处理精度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106707681A CN106707681A (zh) | 2017-05-24 |
| CN106707681B true CN106707681B (zh) | 2019-10-25 |
Family
ID=58934820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611047406.0A Active CN106707681B (zh) | 2016-11-22 | 2016-11-22 | 一种增强opc处理精度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106707681B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108009316B (zh) * | 2017-11-09 | 2021-08-13 | 上海华力微电子有限公司 | Opc修正方法 |
| CN110865514B (zh) * | 2018-08-06 | 2023-06-30 | 长鑫存储技术有限公司 | 掩模板热效应补偿的方法 |
| CN109240049A (zh) * | 2018-11-08 | 2019-01-18 | 上海华力集成电路制造有限公司 | 改善金属层工艺热点的opc修正方法 |
| CN113504701B (zh) * | 2021-07-29 | 2024-01-23 | 上海华力微电子有限公司 | Opc热点的修补方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193305A (zh) * | 2010-03-12 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种增强高meef图形的opc精度的方法 |
| CN104460226A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种光刻工艺热点的自动修复方法 |
| CN105717740A (zh) * | 2016-04-21 | 2016-06-29 | 上海华力微电子有限公司 | 一种基于meef的opc验证方法 |
| CN105825036A (zh) * | 2016-06-07 | 2016-08-03 | 中国科学院微电子研究所 | 一种版图设计规则的优化方法及系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7685558B2 (en) * | 2006-05-15 | 2010-03-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for detection and scoring of hot spots in a design layout |
| US8082525B2 (en) * | 2008-04-15 | 2011-12-20 | Luminescent Technologies, Inc. | Technique for correcting hotspots in mask patterns and write patterns |
-
2016
- 2016-11-22 CN CN201611047406.0A patent/CN106707681B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193305A (zh) * | 2010-03-12 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种增强高meef图形的opc精度的方法 |
| CN104460226A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种光刻工艺热点的自动修复方法 |
| CN105717740A (zh) * | 2016-04-21 | 2016-06-29 | 上海华力微电子有限公司 | 一种基于meef的opc验证方法 |
| CN105825036A (zh) * | 2016-06-07 | 2016-08-03 | 中国科学院微电子研究所 | 一种版图设计规则的优化方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106707681A (zh) | 2017-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6470489B1 (en) | Design rule checking system and method | |
| US8042069B2 (en) | Method for selectively amending layout patterns | |
| JP4999013B2 (ja) | 集積化されたｏｐｃ検証ツール | |
| US7945871B2 (en) | Integrated OPC verification tool | |
| US7657864B2 (en) | System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques | |
| US6634018B2 (en) | Optical proximity correction | |
| US7926002B2 (en) | Selective optical proximity layout design data correction | |
| US7194725B1 (en) | System and method for design rule creation and selection | |
| CN106707681B (zh) | 一种增强opc处理精度的方法 | |
| EP1023641A1 (en) | Design rule checking system and method | |
| JP2004503879A (ja) | 集積化検証および製造適応ツール | |
| US20070111112A1 (en) | Systems and methods for fabricating photo masks | |
| US11126782B2 (en) | Applying reticle enhancement technique recipes based on failure modes predicted by an artificial neural network | |
| US20120054694A1 (en) | Aerial Image Signatures | |
| US8997027B2 (en) | Methods for modifying an integrated circuit layout design | |
| CN114444434A (zh) | 预测难以修复的设计规则检查违规的方法与系统 | |
| CN102117010B (zh) | 一种光学邻近修正方法 | |
| CN116324617A (zh) | 用于掩模综合的随机感知光刻模型 | |
| US7962868B2 (en) | Method for forming a semiconductor device using optical proximity correction for the optical lithography | |
| US20090077519A1 (en) | Displacement Aware Optical Proximity Correction For Microcircuit Layout Designs | |
| US20090210838A1 (en) | Interpolation distance for layout desing data correction model | |
| CN114556210A (zh) | 在校正光刻掩模中使用掩模制造模型 | |
| KR101143622B1 (ko) | 광 근접 보정 검증 방법 | |
| JP2005250360A (ja) | マスクパターンの検証装置および検証方法 | |
| JP4830135B2 (ja) | レイアウトパターンを選択的に修正する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |