CN113396418A - 基于图案-失效率模拟的管芯良率评估 - Google Patents
基于图案-失效率模拟的管芯良率评估 Download PDFInfo
- Publication number
- CN113396418A CN113396418A CN201980091423.XA CN201980091423A CN113396418A CN 113396418 A CN113396418 A CN 113396418A CN 201980091423 A CN201980091423 A CN 201980091423A CN 113396418 A CN113396418 A CN 113396418A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- identified
- structures
- failure
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 title description 8
- 238000004088 simulation Methods 0.000 title description 6
- 238000004519 manufacturing process Methods 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 claims abstract description 83
- 230000008569 process Effects 0.000 claims abstract description 71
- 238000009826 distribution Methods 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 23
- 230000004931 aggregating effect Effects 0.000 claims abstract description 4
- 230000004044 response Effects 0.000 claims description 15
- 238000001459 lithography Methods 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 7
- 238000013461 design Methods 0.000 description 46
- 238000012795 verification Methods 0.000 description 31
- 230000015654 memory Effects 0.000 description 28
- 230000007547 defect Effects 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000005855 radiation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000342 Monte Carlo simulation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007474 system interaction Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/22—Yield analysis or yield optimisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本申请公开了一种计算系统，以识别能够利用通过掩模布局数据描述的光刻掩模制造的集成电路的结构，并至少部分地基于掩模布局数据和所识别的结构的失效定义来生成用于所识别的结构的工艺窗口。计算系统利用用于所识别的结构的工艺窗口基于制造参数的分布来确定所识别的结构的失效率。计算系统根据掩模布局数据来确定所识别的结构的出现频率，并通过基于集成电路中所识别的结构的出现频率汇总所识别的结构的失效率来生成集成电路的管芯良率度量。集成电路产量的这些增加使得制造商能够每单位固定的晶片处理成本产出更多的单元。
Description
相关申请
本专利申请要求于2019年02月08日提交的62/803090号美国临时专利申请的优先权，该申请通过引用并入本文。
技术领域
本申请主要涉及电子设计自动化，更具体地说，涉及基于图案-失效率模拟的管芯良率评估。
背景技术
在用于制造集成电路的设计流程中，集成电路的物理设计可以描述特定的几何元素，通常被称为“布局”设计。几何元素(通常是多边形)定义了用各种材料创建以制造集成电路的形状。通常，设计者会选择表示电路器件部件(例如，触点、栅极等)的多组几何元素，并将它们放置在设计区域中。这些多组几何元素可以是定制设计的、从先前创建的设计库中选择的、或两者的某种组合。在放置表示电路器件部件的多组几何元素后，将表示连接线的几何元素根据预定的路线放置在这些几何元素之间。这些线将形成用于互连电子器件的布线。
电路布局的描述可以以多种不同格式来提供。图形数据系统II(Graphic DataSystem II，GDSII)格式是用于传输和存档二维图形电路布局数据的流行格式。在其他特征中，其包含层次结构，每个结构包含布局元素(例如，多边形、路径或折线、圆形和文本框)。其他格式包括名为开放访问(Open Access)、Milkyway、EDDM和开放原图系统交互标准(Open Artwork System Interchange Standard，OASIS)的开源格式。这些不同的行业格式用于定义用于制造集成电路的布局设计中的几何信息。一旦设计完成，制造工具可以使用设计的布局部分，以使用光刻工艺制造电路。
有多种不同的制造工艺来制造电路，但大多数工艺包括在衬底上沉积不同材料的层、将每层的特定部分暴露在辐射中、并然后将层的暴露(或未暴露)部分蚀刻掉的一系列步骤。例如，可以通过以下步骤制造简单的半导体器件部件。首先，正型外延层通过化学气相沉积在硅衬底上生长。接着，在外延层上沉积氮化物层。然后将氮化物层的特定区域暴露于辐射，并且蚀刻掉暴露的区域，在外延层上留下暴露的区域(即，不再被氮化物层覆盖的区域)。然后，对暴露的区域进行扩散或离子注入工艺，使得掺杂剂(例如磷)进入暴露的外延层并形成带电阱。这个在衬底上或后续材料层上沉积材料层、然后将特定图案暴露于辐射、蚀刻和掺杂剂或其他扩散材料的工艺重复多次，从而允许制造电路的不同物理层。
每次将材料层暴露于辐射时，需要创建掩模以仅将所需区域暴露于辐射，并保护其他区域免于暴露。掩模根据电路布局数据来创建。也即是说，在布局设计中描述的几何元素定义了将通过掩模暴露于辐射的电路的相对位置或相对区域。掩模或光罩写入工具用于基于布局设计创建掩模，掩模随后可以用于光刻工艺。
随着设计者和制造商不断地增加给定区域中的电路部件的数量和/或缩小电路部件的尺寸，在衬底上再现的形状(以及因此在掩模中的形状)变得更小并且更加紧密地放置在一起。特征尺寸的这种减少增加了将布局设计预期的图像准确无误地重现在衬底上的难度。光的衍射效应经常导致在光刻过程中预期的图像没有精准地印刷到衬底上去的缺陷，从而在制造的器件中产生缺陷。经常采用一种或多种分辨率增强技术(RETs)来改善光刻过程中掩模在衬底上形成的图像的分辨率。
这些技术中的一种，“光学邻近校正”或者“光学工艺校正”(OPC)，通过修改用于创建掩模的掩模布局设计数据来调整通过光刻掩模的透射光的幅度。例如，可以根据在衬底上某些点处所需多少的额外的曝光(或缺少的曝光)，来调整掩模布局设计中的边缘，以使得几何元素的某些部分更大或更小。当这些调整被适当地校准时，可以改善整体图案保真度。
在制造过程中，半导体制造商可以利用基于掩模布局设计数据创建的光刻掩模来制造集成电路。然而，半导体制造商使用的制造工艺可以具有在集成电路的制造过程中发生变化的参数，例如通过光刻掩模的透射光的曝光剂量和聚焦深度，其可以改变一些集成电路结构的尺寸和/或形状。在一些例子中，例如，当结构超过集成电路的临界临界尺寸的误差容限时，尺寸和/或形状的这些改变可以导致集成电路中的缺陷。
为了解决这些基于制造可变性的缺陷，设计者和制造商使用直觉或经验来识别可能对可以导致缺陷的剂量和焦点的变化具有光刻响应的结构。然后可以根据经验来测试所识别的结构，例如，用剂量和焦点的不同组合重复地制造所识别的结构，并测量所得结构的尺寸。这些经验性测试可以识别哪些剂量和焦点的组合将可以使得制造出没有缺陷的结构。
随着特征尺寸减小的增加，受制造可变性影响的结构的数量也增加，这使得对增加的结构数量进行经验性测试变得不实际。很多设计者和制造商转而转向对由光学邻近校正工具生成的光刻掩模设计数据进行验证，通过利用模拟来识别集成电路中的一组减少的有问题的结构或热点来进行验证，以执行经验性测试。
设计者和制造商通常使用经验性测试的结果来主观地确定结构的缺陷风险对进行集成电路的制造来说是否足够低或者是否进行结构的重新设计。一些设计人员和制造商已尝试将缺陷风险量化，例如，通过使用剂量和焦点的各种组合进行蒙地卡罗模拟来进行，但考虑到每个结构所进行的蒙地卡罗模拟的次数和集成电路中要分析的结构的数量，这是一个耗时和资源密集型的过程。
发明内容
本申请公开了一种计算系统，以识别能够利用通过掩模布局数据描述的光刻掩模制造的集成电路的结构，并至少部分地基于掩模布局数据和所识别的结构的失效定义来生成用于所识别的结构的工艺窗口。计算系统可以利用用于所识别的结构的工艺窗口基于制造参数的分布来确定所识别的结构的失效率。计算系统可以根据掩模布局数据来确定所识别的结构的出现频率，并通过基于集成电路中所识别的结构的出现频率汇总所识别的结构的失效率来生成用于集成电路的管芯良率度量。以下将更详细地描述实施例。
附图说明
图1和图2示出了可以用于实现各种实施例的类型的计算机系统的示例。
图3示出了根据各种实施例实现管芯良率评估的光学邻近校正(OPC)验证工具的示例。
图4示出了根据各种实施例的示例目标晶片图像和用于目标晶片图像中的集成电路结构的对应的工艺窗口。
图5示出了根据各种实施例的用于集成电路结构的具有制造可变性分布的示例工艺窗口。
图6A至6D示出了根据各种示例的用于集成电路结构的具有制造可变性分布的示例工艺窗口。
图7示出了显示根据各种示例的利用光学邻近校正(OPC)验证工具的管芯良率评估的示例的流程图。
具体实施方式
可以通过计算设备101(例如，可编程计算机)执行软件指令来实现各种示例。因此，图1示出了计算设备101的说明性示例。从图中可见，计算设备101包括具有处理器单元105和系统存储器107的计算单元103。处理器单元105可以为用于执行软件指令的任意类型的可编程电子设备，但通常会是微处理器。系统存储器107可以包括只读存储器(ROM)109和随机存取存储器(RAM)111。如本领域普通技术人员将理解的，只读存储器(ROM)109和随机存取存储器(RAM)111均可以存储用于由处理器单元105执行的软件指令。
处理器单元105和系统存储器107通过总线113或者可替代的通信结构直接或间接连接至一个或多个外围设备115-123。例如，处理器单元105或系统存储器107可以直接或间接地连接至一个或多个附加存储器设备，例如，硬盘驱动器117(可以是磁性的和/或可移动的)、可移动光盘驱动器119、和/或闪存卡。处理器单元105和系统存储器107也可以直接或间接地连接至一个或多个输入设备121和一个或多个输出设备123。输入设备121可以包括如键盘、定点设备(例如鼠标、触摸板、触控笔、轨迹球或操纵杆)、扫描仪、相机和麦克风。输出设备123可以包括如监控显示器、打印机和扬声器。对于计算设备101的各种示例，外围设备115-123的一个或多个可以与计算单元103一起容纳在内部。可替代地，外围设备115-123的一个或多个可以在计算单元103的壳体的外部并通过如通用串行总线(USB)连接连接至总线113。
在一些实现方式中，计算单元103可以直接或间接地连接至网络接口115，用于与构成网络的其他设备通信。网络接口115可以根据一种或多种通信协议(例如传输控制协议(TCP)和互联网协议(IP))，将来自计算单元103的数据和控制信号转换成网络消息。此外，网络接口115可以采用任意合适的连接代理(或代理的组合)以连接至网络，包括例如无线收发器、调制解调器、或者以太网连接。这样的网络接口和协议在本领域中是公知的，并因此这里将不进行更详细讨论。
应当理解，计算设备101仅作为示例示出，而并非旨在限制。可以采用一个或多个计算设备来实现各种实施例，该计算设备包括图1所示的计算设备101的部件，其仅包括图1所示的部件的子集，或者其包括部件(包括未在图1中示出的部件)的可替代组合。例如，可以使用多处理器计算机、设置在网络中的多个单处理器计算机和/或设置在网络中的多个多处理器计算机、或者两者的某种组合来实现各种实施例。
在一些实现方式中，处理器单元105可以具有多于一个的处理器核。因此，图2示出了可以与各种实施例一起使用的多核处理器单元105的示例。如图中可见，处理器单元105包括多个处理器核201A和201B。每个处理器核201A和201B分别包括计算引擎203A和203B，以及分别包括存储器高速缓存205A和205B。如本领域普通技术人员所知，计算引擎203A和203B可以包括用于执行各种计算功能的逻辑设备，例如，获取软件指令，然后执行获取的指令中指定的操作。这些操作可以包括，例如，加、减、乘和比较数字，执行逻辑运算，例如，与、或、或非和异或，以及检索数据。然后每个计算引擎203A和203B可以分别使用其对应的存储器高速缓存205A和205B，以快速存储和检索数据和/或用于执行的指令。
每个处理器核201A和201B连接至互连207。互连207的特定构造可以根据处理器单元105的架构而变化。对于一些处理器核201A和201B，如索尼公司、东芝公司和IBM公司创建的Cell微处理器，互连207可以实现为互连总线。然而，对于其他处理器单元201A和201B，例如，可以从加利福利亚的森尼维尔的Advanced Micro Devices获取到的OpteronTM和AthlonTM双核处理器，互连207可以实现为系统请求接口设备。在任何情况下，处理器核201A和201B通过互连207与输入/输出接口209和存储器控制器210通信。输入/输出接口209提供至总线113的通信接口。类似地，存储器控制器210控制与系统存储器107的信息交换。在一些实现方式中，处理器单元105可以包括附加部件，例如可由处理器核201A和201B共享的高级高速缓存存储器。还应当理解的是，图1和图2所示出的计算机网络的描述仅作为示例提供，且其并不旨在表示对可替代实施例的使用范围或功能性的任何限制。
基于图案-失效率模拟的管芯良率评估
图3示出了根据各种实施例实现管芯良率评估的光学邻近校正(OPC)验证工具300的示例。参考图3，OPC验证工具300可以接收描述光刻掩模的掩模设计布局301，该光刻掩模具有允许材料层的部分在用于制造集成电路的光刻过程中暴露于光的图案。光刻掩模可以例如使用光罩写入工具(reticle writing tool)根据掩模设计布局301生成，该光刻掩模能够制造与集成电路的布局设计对应的目标晶片图像。布局设计可以定义能够用于制造集成电路的几何信息，其可以被指定为图形数据系统II(GDSII)格式、开放访问格式、Milkyway格式、EDDM格式、开放原图系统交互标准(OASIS)格式等。在一些实施例中，掩模设计布局301可以已经过光学邻近校正，其可以调整掩模设计布局301，以改变通过根据掩模设计布局301生成的掩模的透射光的幅度，并增加印刷在集成电路上的整体图案保真度。
OPC验证工具300可以接收工艺模型302，该工艺模型302可以描述由半导体制造商用来制造对应于电路设计布局的集成电路而进行的制造工艺。工艺模型302可以标识用于制造工艺的临界尺寸(CD，critical dimension)和用来制造集成电路所进行的操作的类型。工艺模型302还可以标识制造参数的厂家值，例如，在光刻过程中的光焦点、曝光剂量或曝光持续时间等。
OPC验证工具300可以接收失效定义303，该失效定义303描述导致集成电路部分失效的制造可变性。失效定义303可以标识所制造的结构或特征相比于临界尺寸的误差容限，例如，误差容限可以表示为临界尺寸的正百分比或负百分比。当以超出临界尺寸的误差容限的尺寸来制造结构或特征时，可以认为所制造的结构或特征已经失效。在一些实施例中，失效定义303可以标识也将构成失效的状态，例如，挤压状态、桥接状态等。失效定义303还可以包括与集成电路的电路设计布局对应的目标晶片图像。
OPC验证工具300可以接收参数分布304，以识别在集成电路的制造过程中哪些制造参数可以变化，例如，在光刻过程中的光焦点、曝光剂量或曝光时间段，临界尺寸掩码误差，随机效应等。参数分布304还可以标识制造过程中的制造参数的分布类型，并且定义制造参数在分布中如何变化。例如，当制造参数根据高斯分布而变化时，参数分布304可以包括每个制造参数的平均值和标准偏差。
OPC验证工具300可以包括预分类系统310，用于识别掩模布局数据301中的由于制造过程中的制造参数的变化而具有在集成电路中形成失效结构的较高风险的图案。这些所识别的掩模布局数据301中的图案可以对应于待研究的候选“热点”。在一些实施例中，预分类系统310可以基于掩模布局数据301模拟集成电路的制造，以识别掩模布局数据301中的哪些图案对应于热点。例如，预分类系统310可以将模拟的集成电路和目标晶片图像进行比较，并且，基于比较来确定模拟的集成电路与目标晶片图像的偏差。当模拟的集成电路和目标晶片图像之间的偏差超过预定阈值时，预分类系统310可以将模拟的集成电路和掩模设计布局301中的对应于偏差的部分识别为热点。预分类系统310还可以对掩模布局数据301进行图案匹配操作，以基于先前已知的热点图案识别候选热点。
OPC验证工具300可以包括工艺窗口系统320，用以生成用于至少部分地基于失效定义303而被识别为对应于掩模设计布局301中的热点的一个或多个图案的工艺窗口。工艺窗口可以对应于允许半导体制造商用该图案制造无失效结构的制造参数值的范围。在一些实施例中，工艺窗口系统320可以模拟与根据掩模设计布局301所识别的热点相关联的结构的制造，例如，利用不同制造参数值进行模拟。工艺窗口系统320可以基于失效定义303识别那些未导致结构失效的制造参数值。例如，当失效定义303指定与临界尺寸90nm的误差容限为+/-10％时，工艺窗口系统320可以确定用于模拟宽度在81nm和99nm之间的结构的制造参数值。以下将参考图4描述工艺窗口生成的实施例。
图4示出了根据各种实施例的示例目标晶片图像410和用于集成电路结构的对应的工艺窗口430。参考图4，目标晶片图像410可以对应于在光刻过程中从至少一个光刻掩模制造出的结构，例如结构411。光刻过程可以包括用由光刻掩模定义的图案对设置在衬底上的层材料进行曝光，以形成集成电路的结构。由于该光刻过程中存在制造可变性，例如，曝光焦点和/或曝光剂量的变化，衬底上制造的结构可能与目标晶片图像410不同。
在该示例中，可以针对制造参数的不同组合(例如剂量和焦点)来表征结构411，以确定对于潜在的制造可变性的光刻响应420。光刻响应420可以表示为图像中的一组曲线(例如，泊松曲线)，该图像具有对应于焦点422的变化的x轴和对应于结构411的所得线宽421的变化的y轴。每条曲线可以对应于在表征过程中所提供的不同剂量。在一些实施例中，光刻响应420可以通过使用用于制造目标晶片图像410的光刻掩模的设计数据的模拟来确定。
对剂量和焦点422的各种组合的光刻响应420可以用来生成用于结构422的工艺窗口430。工艺窗口430可以对应于剂量431和焦点432的组合，其将允许制造具有被认为是无缺陷的线宽范围的结构411。在一些实施例中，集成电路可以具有对应于其结构的理想化宽度的临界尺寸(CD)，并且具有可接受的误差容限，以确定将制造的结构保持无缺陷的约为临界尺寸的线宽范围。工艺窗口430可以对应于来自光刻响应420的剂量和焦点的组合，其将制造具有在临界尺寸的可接受误差容限之内的线宽的结构411。
返回参考图3，OPC验证工具300可以包括失效预测系统330，用于生成具有与掩模设计布局301相关联的一个或多个失效度量和/或管芯良率度量的失效呈现(failurepresentation)305。失效预测系统330可以确定在每个结构或每个特征的基础上的失效率，并然后利用特征失效率，例如，部分地基于掩模设计布局301中的特征或结构的频率，来确定总体芯片失效率或管芯良率度量。在一些实施例中，失效预测系统330可以为预分类系统310提供每个特征的失效率，其可以允许预分类系统310选择热点结构的子集包括在热点报告306中。例如，当特征的失效率低于预设阈值失效级别时，预分类系统310可以从热点报告306的结论中排除先前识别的热点。由于半导体制造商可以对包括在失效呈现305中的热点结构进行计量，例如亮场检查(BFI，bright field inspection)计量、扫描电子显微镜(SEM，scanning electron microscope)计量等，减少失效呈现305中的热点结构的数量可以允许半导体制造商能够减少计量和整体周转时间。
失效预测系统330可以包括特征失效单元332，用于基于用于结构或特征的工艺窗口503以及参数分布304来确定在每个结构的基础上或在每个特征的基础上的特征失效率。以下将参考图5来描述特征失效率的实施例。
参考图3和图5，特征失效单元332可以根据参数分布304识别在集成电路的制造过程中哪些制造参数会变化，例如，在光刻过程中的光焦点、曝光剂量、临界尺寸掩码误差、随机效应等。在图5所示的例子中，制造参数可以为剂量501和焦点502，并且工艺窗口503可以对应于剂量501和焦点502的组合，其将允许制造具有基于失效定义303被认为是无缺陷的线宽范围的结构或特征。
特征失效单元332可以基于参数分布304生成制造参数的制造可变性分布504(例如概率密度函数)。例如，当参数分布304将两个制造参数-剂量和焦点-的可变性指定为高斯时，特征失效单元332可以根据参数分布304中描述的可变性生成具有高斯分布的二维概率密度函数。在一些实施例中，参数分布304可以包括制造参数的平均值或均值和标准偏差。
特征失效单元332可以基于制造可变性分布504和用于特征的工艺窗口503来确定集成电路中的特征的特征失效率。在一些实施例中，特征失效单元332可以利用方程式1来确定特征失效率：
pfail＝1-∮＜工艺窗口PDF2D(E，F)dEdF (1)
在方程式1中，特征失效概率pfail可以根据没有由于制造参数可变性而失效的特征的概率来确定，其可以通过基于用于特征的工艺窗口503对制造参数-剂量E和焦点F-的范围的制造可变性分布PDF2D的二维概率密度函数进行积分来找到。
参考图3，失效预测系统330可以包括良率预测单元334，用于确定能够根据掩模设计布局301制造的集成电路的管芯良率度量。良率预测单元334可以利用不同类型结构的特征失效率和这些结构在集成电路中的频率来确定管芯良率度量。例如，良率预测单元334可以利用如方程式2所示的泊松模型来确定管芯良率：
DY＝e-AD0 (2)
在方程式2中，管芯良率度量DY可以等于指数函数，该指数函数具有对应于集成电路中的管芯面积A和平均缺陷密度D0的乘积的负数的指数。集成电路的平均缺陷密度D0可以等于集成电路中的各个特征的缺陷密度之和。单个特征缺陷密度可以等于由特征失效单元332确定的特征失效率与该特征在集成电路中的频率的乘积。
良率预测单元334可以确定要在集成电路中制造的每个特征的频率，例如，通过分析用于集成电路的掩模设计布局301或者目标晶片图像来确定。良率预测单元334可以利用要在集成电路中制造的每个特征的频率和由特征失效单元332确定的特征失效率来确定管芯良率度量DY。
在一些实施例中，失效预测系统330可以为设计系统提供失效呈现305，或者，失效预测系统330在用于生成掩模设计布局301或集成电路的布局设计的设计系统中实现。失效呈现305可以包括特征失效率和/或管芯良率度量，其可以通知设计系统关于设计特征对管芯良率或失效率的潜在影响。设计系统可以在改动集成电路的布局设计或改动掩模设计布局301中利用失效呈现305中的特征失效率和/或管芯良率度量。
OPC验证工具300可以包括参数设置系统340，用于确定半导体制造商应基于管芯良率度量来设置制造参数(例如剂量和焦点)的哪些值。在一些实施例中，参数设置系统340可以确定用于制造参数值的多个不同组合的管芯良率度量，并然后选择其中一个制造参数值组合，供半导体制造商针对制造工艺进行设置，例如，提供最高管芯良率或者最低芯片失效率的制造参数值组合。以下将参考图6A至6D描述基于管芯良率度量为制造参数设置厂家值(foundry value)的实施例。
参考图6A至6C，图形示出了与能够在光刻过程中制造的不同结构相关联的多个工艺窗口603A至603C。工艺窗口603A至603C可以对应于制造参数-剂量601和焦点602-的组合，其将允许制造具有基于失效定义被认为是无缺陷的线宽范围的结构。图形还可以包括制造参数的制造可变性分布604(例如概率密度函数)，其可以以剂量601和焦点602的设定的组合值为中心。
参考图6D，图形示出了与能够在光刻过程中制造的结构相关联的工艺窗口603A至603C的重叠组合。OPC验证工具可以利用管芯良率度量生成技术来确定厂家值605，该厂家值605对应于在与工艺窗口603A至603C相关联的结构的制造中要使用的剂量601和焦点602的设定的组合。例如，OPC验证工具可以确定用于使制造可变性分布604居中的剂量601和焦点602值的多个不同组合的管芯良率度量。对应于多个管芯良率度量的最高良率或最低失效率的剂量601和焦点602的组合可以被选择作为厂家值605。
当对应于工艺窗口603A至603C的结构以相同的频率在集成电路中出现时，厂家值605可以朝向工艺窗口603A至603C的重叠部分的中心定位。然而，当结构具有不均匀的分布时，OPC验证工具可以将厂家值605设置为更倾向于更为频繁的结构。在本示例中，由于关联于工艺窗口603B的结构相对于关联于工艺窗口603A和603C的结构的频率更高，厂家值605使其焦点向右移动。
返回参考图3，由参数设置系统340设置的值可以包括在失效呈现305中，半导体制造商可以利用其使用掩模设计布局301来制造集成电路。在一些实施例中，失效呈现305可以在制造集成电路的过程中被自动工艺控制(APC)设备利用。APC设备可以例如通过调整曝光剂量在制造过程中动态地补偿工艺漂移。APC设备可以接收失效呈现305，或者，包括有参数设置功能，以确定对于剂量或可以用于提高管芯良率的其他制造参数的调整。
OPC验证工具300可以包括容错系统350，以基于由良率预测单元334确定的管芯良率度量来确定临界尺寸的误差容限。在确定管芯良率度量时，失效定义包括临界尺寸误差容限，以确定相对于半导体制造商将会允许的且仍然认为结构是无缺陷的临界尺寸的偏差量。容错系统350可以改变临界尺寸误差容限，并针对每个临界尺寸误差容限确定多个不同的管芯良率度量，而不是具有静态的临界尺寸误差容限。容错系统350可以基于管芯良率度量针对每个不同的临界尺寸误差容限确定制造参数(例如，剂量和焦点)的可允许的变化。容错系统350可以包括制造参数的临界尺寸误差容限和与其关联的制造参数在失效展示呈现305内可允许的变化，其可以允许半导体制造商至少部分地根据这些误差容限将会允许制造参数在制造过程中变化多少来设置临界尺寸误差容限。
图7示出了显示根据各种示例的利用光学邻近校正(OPC)验证工具的管芯良率评估的示例的流程图。参考图7，在框701中，实现OPC验证工具的计算系统可以识别能够利用通过掩模布局数据描述的光刻掩模制造的集成电路的结构。OPC验证工具可以识别掩模布局数据中的由于制造过程中的制造参数的变化而具有在集成电路中形成失效结构的较高风险的图案。这些所识别的掩模布局数据中的图案可以对应于待研究的候选“热点”结构。在一些实施例中，OPC验证工具可以基于掩模布局数据模拟集成电路的制造，以识别掩模布局数据中的哪些图案对应于热点结构。OPC验证工具还可以对掩模布局数据进行图案匹配操作，以基于先前已知的热点图案识别候选热点。
在框702中，实现OPC验证工具的计算系统可以基于掩模布局数据和所识别的结构的失效定义来生成用于所识别的结构的工艺窗口。工艺窗口可以对应于将允许半导体制造商用该图案制造无失效结构的制造参数(例如剂量和焦点)的值的范围。在一些实施例中，OPC验证工具可以模拟与根据掩模设计布局所识别的热点结构相关联的结构的制造，例如，利用不同的制造参数值进行模拟。OPC验证工具可以基于指定制造参数相对于集成电路的临界尺寸的可接受误差容限的失效定义来识别那些未导致结构失效的制造参数值。
在框703中，实现OPC验证工具的计算系统可以基于工艺窗口和制造参数的分布来确定所识别的结构的失效率。OPC验证工具可以基于制造参数的分布来生成制造参数的制造可变性分布(例如概率密度函数)。例如，当两个制造参数-剂量和焦点-在集成电路的制造过程中发生变化时，OPC验证工具可以基于制造参数的分布生成二维概率密度函数。在一些实施例中，制造参数的分布可以包括制造参数的平均值或均值和标准偏差。OPC验证工具可以通过将制造可变性分布应用于所识别的结构的工艺窗口(例如，在由所识别的结构的工艺窗口定义的区域上对概率密度函数进行积分)来确定失效率。
在框704中，实现OPC验证工具的计算系统可以确定所识别的结构在集成电路中的出现频率。OPC验证工具可以例如通过分析用于集成电路的掩模布局数据或目标晶片图像来确定要在集成电路中制造的每个结构的频率。每个结构的频率可以对应于掩模布局数据的多个图案，所述掩模布局数据对应于集成电路的每个单位面积(例如，指定为平方厘米)的结构。
在框705中，实现OPC验证工具的计算系统可以基于所识别的结构的失效率和出现频率来生成用于集成电路的管芯良率度量。OPC验证工具可以利用不同类型的结构的失效率和这些结构在集成电路中的频率来确定管芯良率度量。在一些实施例中，管芯良率度量可以等于指数函数，该指数函数具有对应于集成电路中的管芯面积和集成电路中的平均缺陷密度的乘积的负数的指数。集成电路的平均缺陷密度可以等于集成电路中的各个特征的缺陷密度之和。单个特征缺陷密度可以等于特征失效率与该特征在集成电路中的频率的乘积。
上述系统和装置可以使用专用处理器系统、微控制器、可编程逻辑设备、微处理器或其任意组合，来执行本文所描述的一些或全部操作。上述描述的一些操作可以在软件中实现，且其他操作可以在硬件中实现。本文描述的任何操作、过程、和/或方法可以由与本文中所描述的并且与参考图示的附图基本相似的装置、设备、和/或系统来执行。
处理设备可以执行指令或存储在存储器中的“代码”。存储器也可以存储数据。处理设备可以包括但不限于模拟处理器、数字处理器、微处理器、多核处理器、处理器阵列、网络处理器等。处理设备可以是集成控制系统或系统管理器的一部分，或者可以作为便携式电子设备提供，该便携式电子设备被配置为通过无线传输在本地或远程地与联网系统交互。
处理器存储器可以与处理设备(例如设置在集成电路微处理器等之内的RAM或FLASH存储器)集成在一起。在其他示例中，存储器可以包括独立设备，例如外部磁盘驱动器、存储器阵列、便携式FLASH密钥卡等。存储器和处理设备可以可操作地耦合在一起，或者例如通过I/O端口、网络连接等相互通信，并且处理设备可以读取存储在存储器上的文件。通过权限的设置，相关的存储器可以设计为“只读”(ROM)，也可以不是。存储器的其他示例可以包括但不限于可以在固态半导体设备中实现的WORM、EPROM、EEPROM、FLASH等。其他存储器可以包括移动部分，例如已知的旋转磁盘驱动器。所有这样的存储器可以是“机器可读”并且可以由处理设备可读取。
操作指令或命令可以以所存储的计算机软件(也称为“计算机程序”或“代码”)的有形的形式来实现或体现。程序，或代码，可以存储在数字存储器中并且可以由处理设备读取。“计算机可读存储介质”(或可替代地，“机器可读存储介质”)可以包括所有上述类型的存储器以及未来的新技术，只要存储器可以能够至少暂时性地存储具有计算机程序或其他数据的性质的数字信息，并且只要所存储的信息可以由适当的处理设备“读取”。术语“计算机可读”可以不限于“计算机”的历史用法来暗示完整的大型机、微型计算机、台式机或者甚至膝上型计算机。相反，“计算机可读”可以包括由处理器、处理设备或任何计算系统可读取的存储介质。这样的介质可以是可由计算机或处理器在本地和/或远程地可访问的任意可用的介质，并且可以包括易失性介质和非易失性介质，以及可移动介质和不可移动介质，或者其任意组合。
存储在计算机可读存储介质中的程序可以包括计算机程序产品。例如，存储介质可以用作用来存储或传输计算机程序的便捷手段。为了便捷性，操作可被描述为各种互连的或耦合的功能块或图。然而，可能存在有这种情况，其中这些功能块或图可以被等效地整合为具有不明确边界的单个逻辑设备、程序或操作。
结论
虽然本申请描述了实施本公开实施例的具体示例，本领域技术人员将理解，上述系统和技术有多种变化和变换落入如在所附权利要求中所述的本公开的精神和范围内。例如，虽然上文已使用了特定术语来指代电子设计自动化过程，应当理解，可以使用电子设计自动化过程的任意期望的组合来实现本公开的各种示例。
本领域技术人员还将认识到，本文教导的概念可以以很多其他方式来对具体的应用进行调整。具体地，本领域技术人员将认识到，所示出的示例仅是在阅读该公开后变得明显的多个可替代的实现方式之一。
虽然说明书可能在多个位置提及“一”、“一个”、“另一个”、或“一些”示例，但这并不必然意味每个这样的提及是指向相同的一个或多个示例，或者意味着该特征仅应用于单个示例中。
Claims (20)
1.一种方法，包括：
通过计算系统识别能够利用通过掩模布局数据描述的光刻掩模制造的集成电路的结构；
通过所述计算系统至少部分地基于制造过程中的制造参数的分布利用用于所识别的结构的工艺窗口来确定所述所识别的结构的失效率；
通过所述计算系统根据所述掩模布局数据来确定所述所识别的结构在所述集成电路中的出现频率；以及
通过所述计算系统至少部分地基于所述所识别的结构的所述失效率和所述所识别的结构在所述集成电路中的出现频率来生成用于所述集成电路的管芯良率度量。
2.根据权利要求1所述的方法，还包括：通过所述计算系统至少部分地基于所述掩模布局数据的光刻响应和用于所述集成电路的失效定义来生成用于所述所识别的结构的所述工艺窗口
3.根据权利要求1所述的方法，还包括：通过所述计算系统将与制造过程中的所述制造参数的所述分布对应的概率密度函数应用于所述所识别的结构的所述工艺窗口，以生成所述所识别的结构的所述失效率。
4.根据权利要求1所述的方法，其中，生成用于所述集成电路的所述管芯良率度量还包括：至少部分地基于所述所识别的结构在所述集成电路中的所述出现频率来汇总所述所识别的结构的所述失效率。
5.根据权利要求1所述的方法，还包括：通过所述计算系统至少部分地基于用于所述集成电路的所述管芯良率度量来设置用于在所述集成电路的制造过程中使用的所述制造参数的值。
6.根据权利要求1所述的方法，还包括通过所述计算系统至少部分地基于所述管芯良率度量根据所述集成电路中的所述结构的临界尺寸来预测误差容限。
7.根据权利要求1所述的方法，其中，所述制造参数对应于通过所述光刻掩模曝光至所述集成电路上的光的焦点和所述光的曝光剂量。
8.一种系统，包括：
存储设备，其被配置为存储机器可读指令；和
计算系统，其包括一个或多个处理设备，所述一个或多个处理设备响应于执行所述机器可读指令，被配置为：
识别能够利用通过掩模布局数据描述的光刻掩模制造的集成电路的结构；
至少部分地基于制造过程中的制造参数的分布利用用于所识别的结构的工艺窗口来确定所述所识别的结构的失效率；
根据所述掩模布局数据来确定所述所识别的结构在所述集成电路中的出现频率；以及
至少部分地基于所述所识别的结构的所述失效率和所述所识别的结构在所述集成电路中的出现频率来生成用于所述集成电路的管芯良率度量。
9.根据权利要求8所述的系统，其中，所述一个或多个处理设备，响应于执行所述机器可读指令，被配置为至少部分地基于所述掩模布局数据的光刻响应和用于所述集成电路的失效定义来生成用于所述所识别的结构的所述工艺窗口。
10.根据权利要求8所述的系统，其中，所述一个或多个处理设备，响应于执行所述机器可读指令，被配置为将与制造过程中的所述制造参数的所述分布对应的概率密度函数应用于所述所识别的结构的所述工艺窗口，以生成所述所识别的结构的所述失效率。
11.根据权利要求8所述的系统，其中，所述一个或多个处理设备，响应于执行所述机器可读指令，被配置为至少部分地基于所述所识别的结构在所述集成电路中的所述出现频率来汇总所述所识别的结构的所述失效率，生成用于所述集成电路的所述管芯良率度量。
12.根据权利要求8所述的系统，其中，所述一个或多个处理设备，响应于执行所述机器可读指令，被配置为至少部分地基于用于所述集成电路的所述管芯良率度量来设置用于在所述集成电路的制造过程中使用的所述制造参数的值。
13.根据权利要求8所述的系统，其中，所述一个或多个处理设备，响应于执行所述机器可读指令，被配置为至少部分地基于所述管芯良率度量根据所述集成电路中的所述结构的临界尺寸来预测误差容限。
14.一种包括存储指令的存储设备的装置，所述指令被配置为使得一个或多个处理设备执行操作，所述操作包括：
识别能够利用通过掩模布局数据描述的光刻掩模制造的集成电路的结构；
至少部分地基于制造过程中的制造参数的分布利用用于所识别的结构的工艺窗口来确定所述所识别的结构的失效率；
根据所述掩模布局数据来确定所述所识别的结构在所述集成电路中的出现频率；以及
至少部分地基于所述所识别的结构的所述失效率和所述所识别的结构在所述集成电路中的出现频率来生成用于所述集成电路的管芯良率度量。
15.根据权利要求14所述的装置，其中，所述指令被配置为使得一个或多个处理设备执行操作，所述操作还包括：至少部分地基于所述掩模布局数据的光刻响应和用于所述集成电路的失效定义来生成用于所述所识别的结构的所述工艺窗口。
16.根据权利要求14所述的装置，其中，所述指令被配置为使得一个或多个处理设备执行操作，所述操作还包括：将与制造过程中的所述制造参数的所述分布对应的概率密度函数应用于所述所识别的结构的所述工艺窗口，以生成所述所识别的结构的所述失效率。
17.根据权利要求14所述的装置，其中，生成用于所述集成电路的所述管芯良率度量还包括：至少部分地基于所述所识别的结构在所述集成电路中的所述出现频率来汇总所述所识别的结构的所述失效率。
18.根据权利要求14所述的装置，其中，所述指令被配置为使得一个或多个处理设备执行操作，所述操作还包括：至少部分地基于用于所述集成电路的所述管芯良率度量来设置用于在所述集成电路的制造过程中使用的所述制造参数的值。
19.根据权利要求14所述的装置，其中，所述指令被配置为使得一个或多个处理设备执行操作，所述操作还包括：至少部分地基于所述管芯良率度量根据所述集成电路中的所述结构的临界尺寸来预测误差容限。
20.根据权利要求14所述的装置，其中，所述制造参数对应于通过所述光刻掩模曝光至所述集成电路上的光的焦点和所述光的曝光剂量。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962803090P | 2019-02-08 | 2019-02-08 | |
| US62/803,090 | 2019-02-08 | ||
| PCT/US2019/047839 WO2020162979A1 (en) | 2019-02-08 | 2019-08-23 | Die yield assessment based on pattern-failure rate simulation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113396418A true CN113396418A (zh) | 2021-09-14 |
Family
ID=67841309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980091423.XA Pending CN113396418A (zh) | 2019-02-08 | 2019-08-23 | 基于图案-失效率模拟的管芯良率评估 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11699017B2 (zh) |
| EP (1) | EP3906495A1 (zh) |
| CN (1) | CN113396418A (zh) |
| WO (1) | WO2020162979A1 (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103597579A (zh) * | 2011-05-02 | 2014-02-19 | 新思科技股份有限公司 | Euv光刻杂散光计算和补偿 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7921383B1 (en) * | 2006-01-11 | 2011-04-05 | Olambda, Inc | Photolithographic process simulation including efficient result computation for multiple process variation values |
| NL1036189A1 (nl) * | 2007-12-05 | 2009-06-08 | Brion Tech Inc | Methods and System for Lithography Process Window Simulation. |
| NL2003702A (en) * | 2008-11-10 | 2010-05-11 | Brion Tech Inc | Pattern selection for lithographic model calibration. |
| US8856698B1 (en) | 2013-03-15 | 2014-10-07 | Globalfoundries Inc. | Method and apparatus for providing metric relating two or more process parameters to yield |
| US8943444B2 (en) * | 2013-06-20 | 2015-01-27 | International Business Machines Corporation | Semiconductor device reliability model and methodologies for use thereof |
| US20160019328A1 (en) * | 2014-07-18 | 2016-01-21 | International Business Machines Corporation | Updating reliability predictions using manufacturing assessment data |
| US9639645B2 (en) * | 2015-06-18 | 2017-05-02 | Globalfoundries Inc. | Integrated circuit chip reliability using reliability-optimized failure mechanism targeting |
| US9891275B2 (en) * | 2015-06-24 | 2018-02-13 | International Business Machines Corporation | Integrated circuit chip reliability qualification using a sample-specific expected fail rate |
| WO2019121486A1 (en) * | 2017-12-22 | 2019-06-27 | Asml Netherlands B.V. | Process window based on defect probability |
| WO2020094389A1 (en) * | 2018-11-08 | 2020-05-14 | Asml Netherlands B.V. | Failure model for predicting failure due to resist layer |
| WO2020114684A1 (en) * | 2018-12-03 | 2020-06-11 | Asml Netherlands B.V. | Method of manufacturing devices |
-
2019
- 2019-08-23 CN CN201980091423.XA patent/CN113396418A/zh active Pending
- 2019-08-23 EP EP19762675.7A patent/EP3906495A1/en active Pending
- 2019-08-23 WO PCT/US2019/047839 patent/WO2020162979A1/en unknown
- 2019-08-23 US US17/417,223 patent/US11699017B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103597579A (zh) * | 2011-05-02 | 2014-02-19 | 新思科技股份有限公司 | Euv光刻杂散光计算和补偿 |
Non-Patent Citations (2)
| Title |
|---|
| CHRIS A. MACK: "Lithography Simulation in Semiconductor Manufacturing", PROCEEDINGS OF SPIE, pages 63 - 83 * |
| SHOJI MIMOTOGI: "Statistical method for influence of exposure and focus error on CD variation", PROCEEDINGS OF SPIE, pages 303 - 308 * |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3906495A1 (en) | 2021-11-10 |
| US11699017B2 (en) | 2023-07-11 |
| US20220075274A1 (en) | 2022-03-10 |
| WO2020162979A1 (en) | 2020-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7302672B2 (en) | Method and system for context-specific mask writing | |
| KR101450500B1 (ko) | 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템 | |
| US7987435B2 (en) | Pattern verification method, program thereof, and manufacturing method of semiconductor device | |
| US20170004233A1 (en) | Method of simultaneous lithography and etch correction flow | |
| KR20050088238A (ko) | 최선 공정 변수와 최적 공정 윈도우 결정 방법과 컴퓨터프로그램 및 이를 이용한 리소그래피 공정, 디바이스,리소그래피 마스크 | |
| US7080349B1 (en) | Method of developing optimized optical proximity correction (OPC) fragmentation script for photolithographic processing | |
| TWI485509B (zh) | 圖案產生方法 | |
| JPWO2004104700A1 (ja) | パターン寸法補正装置及び方法、フォトマスク及び試験用フォトマスク | |
| US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| US8352891B2 (en) | Layout decomposition based on partial intensity distribution | |
| US20170205702A1 (en) | Pattern correction in multiple patterning steps | |
| US20120227017A1 (en) | Multifeature test pattern for optical proximity correction model verification | |
| US20240219847A1 (en) | Real-time patterning hotspot analyzer | |
| US20230064987A1 (en) | Training of machine learning-based inverse lithography technology for mask synthesis with synthetic pattern generation | |
| Chang et al. | Full area pattern decomposition of self-aligned double patterning for 30nm node NAND FLASH process | |
| US11699017B2 (en) | Die yield assessment based on pattern-failure rate simulation | |
| JP4594994B2 (ja) | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム | |
| US20220067260A1 (en) | Method and System for Calculating Printed Area Metric Indicative of Stochastic Variations of the Lithographic Process | |
| US11023644B1 (en) | Optical proximity correction modeling with density-based gauge weighting | |
| US11194951B1 (en) | Optical proximity correction model verification | |
| US10699971B2 (en) | Method for processing of a further layer on a semiconductor wafer | |
| CN116710843A (zh) | 用于自由形状的光学邻近校正 | |
| US20230342965A1 (en) | Wafer image denoising and contour extraction for manufacturing process calibration | |
| JP2009288497A (ja) | パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム | |
| US8769445B2 (en) | Method for determining mask operation activities |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |