JP2008042093A - アパーチャマスクの設計方法、アパーチャマスクの作成方法およびプログラム - Google Patents

Abstract

【課題】 複数種のデバイスの描画時間を短縮できるＣＰアパーチャマスクの設計方法を提供すること。
【解決手段】 複数のデバイスＤｉ(i=1,2,…)の各々について、複数のキャラクタ・パターンＣＰij(j=1,2,…)を求め（Ｓ１）、デバイスＤｉのＣＰijの各々について、ＣＰijを用いてデバイスＤｉを描画する際のショット数削減効果を数値化する際に、デバイスＤiを含むチップをウェーハ上に敷き詰めた場合のチップ数をＮi、ＣＰijを用いた場合のＣＰ化効率をＥij、チップ数と相関があるパラメータをＰiとした場合、ショット数削減効果の値をＥijとＮiを変数とする関数またはＥijとＰiを変数とする関数を用いて算出し（Ｓ２）、複数のデバイスＤｉの複数のＣＰijの中から、ショット数削減効果の値が大きいものから順に所定数のＣＰを選ぶ（Ｓ３）。
【選択図】 図２

Description

本発明は、電子ビームリソグラフィに使用されるアパーチャマスクの設計方法、アパーチャマスクの作成方法およびプログラムに関する。

電子ビームリソグラフィは、基本的には、直接描画方式の露光技術である。そのため、電子ビームリソグラフィでは、光リソグラフィとは異なり、生産するデバイスの回路パターン毎にマスクを作成する必要はない。さらに、電子ビームリソグラフィで使用される電子ビームの波長は、光リソグラフィで使用される光の波長に較べて、非常に短い。そのため、電子ビームリソグラフィは、光リソグラフィよりも、微細なパターンを形成することが可能である。電子ビームリソグラフィは、以上に述べた利点を持っているために、低コストならびにＱＴＡＴ（Quick Turn Around Time）の試作品や、微細な先端デバイスの研究開発などに適用されている。

電子ビームリソグラフィでは、描画を行う回路パターンを描画の単位となる基本図形に分解し、各基本図形と同じ形状および大きさの電子ビームを、複数の成形アパーチャマスクを用いて成形し、これらの成形された電子ビームを順次レジスト上に照射していく。この一度ずつの電子ビームの照射のことをショットと呼ぶ。

電子ビームの成形方法には、可変成形ビーム（Variable Shaped Beam：ＶＳＢ）方式とキャラクタ・プロジェクション（Character Projection：ＣＰ）方式との二種類がある。

ＶＳＢ方式では、上記基本図形として矩形、三角形および台形が入力され、さらに、二枚の成形アパーチャマスクの開口の重なり量を制御することにより、断面形状が基本図形（矩形、三角形または台形）となるように電子ビームは成形される。

ＣＰ方式では、基本図形（繰り返し描画するパターン）と同じ形状のパターン（キャラクタ・パターン）の開口（キャラクタ開口）を有する成形アパーチャマスク（ＣＰアパーチャマスク）が用いられる。基本図形として上記開口と同じ形状のパターンが入力されたときには、電子ビームを偏向し、上記開口を通過させることにより、断面形状が基本図形となるように電子ビームは成形される。

１回の電子ビームの偏向（一度の描画）により選択することが可能なキャラクタ開口の数は、数個〜数百個である装置が一般的である。ＣＰ方式を採用する電子ビーム描画システムは、一般的には、ＶＳＢ方式のビーム成形も行える。

ＣＰ方式の場合、ＶＳＢ方式の複数のショットを１ショットで形成できるため、描画時間を短縮することができる。描画時間を効果的に短縮するためには、描画を行う回路パターン中に多く含まれる形状を持つ開口（キャラクタ開口）が、ＣＰアパーチャマスク上に配置されるように、キャラクタ・パターンを決定する必要がある。

キャラクタ・パターンを決定する方法の一つとして、ＣＰ方式でショットするパターンについて、パターン全体を描画するのに必要なショット数が、ＶＳＢ方式でショットした場合に比べて、どのくらい削減できるかを数値として取り扱うためのＣＰ化効率を用いた方法がある（特許文献１）。この方法では、ＣＰ化効率は以下のように定義される。

CP化効率=(VSBショット数−CPショット数)/(CPショット数×CP種類数) (1)
上記方法では、ＣＰ化効率の値が大きなものから順にＣＰ方式でショットするパターンに割り当てることを提案している。

キャラクタ・パターンを決定する他の方法として、他のＣＰ化効率を用いた方法がある（特許文献２）。この方法では、ＣＰ化効率は以下のように定義される。

CP化効率=(VSBショット数−CPショット数)×参照回数/CPショット数 (2)
上記他の方法では、ＣＰ化効率をカスタムＩＣ（ＡＳＩＣ）やシステムＬＳＩなどの論理回路の基本単位であるスタンダード・セルに適用し、実際のデバイスにおいて、ショット数を効果的に削減する方法を提案している。

しかし、この種のＣＰ化効率を用いても、互いに異なる複数のデバイス（例えばチップ面積が異なるデバイス）に対して描画時間を短縮できる、キャラクタ・パターンを決定することは困難であった。
特開２００１−２７４０４６号公報 特開２００１−２７４０７１号公報

本発明の目的は、互いに異なる複数のデバイスの描画時間を短縮できる複数のキャラクタ・パターンを含むアパーチャマスクの設計方法、アパーチャマスクの作成方法およびプログラムを実現することである。

本発明に係るアパーチャマスクの設計方法は、デバイスの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際に使用する複数（Ｍ個）のキャラクタ・パターンを含むアパーチャマスクの設計方法であって、互いに異なる複数のデバイスＤｉ(i=1,2,…)の各々について、前記デバイスＤiの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際の描画の単位となる複数のキャラクタ・パターンＣＰij(j=1,2,…)を求める工程と、前記複数のデバイスＤｉの前記複数のキャラクタ・パターンＣＰijの各々について、前記キャラクタ・パターンＣＰijを用いて前記デバイスＤｉを描画する際のショット数削減効果を数値化する工程であって、前記デバイスＤiを含むチップをウェーハ上に敷き詰めた場合のチップ数をＮi、前記キャラクタ・パターンＣＰijを用いた場合のＣＰ化効率をＥij、前記チップ数と相関があるパラメータをＰiとした場合、前記ショット数削減効果の値をＥijとＮiを変数とする関数またはＥijとＰiを変数とする関数を用いて算出し、かつ、前記複数のデバイスＤiに共通のキャラクタ・パターンがある場合には、共通のキャラクタ・パターン毎に、前記ショット数削減効果の前記値を足し合わせたものを前記ショット数削減効果の値とする、前記ショット数削減効果を数値化する工程と、前記複数のデバイスＤｉの前記複数のキャラクタ・パターンＣＰijの中から、複数（Ｍ個）のキャラクタ・パターンを選ぶ工程であって、前記複数のキャラクタ・パターンは、前記ショット数削減効果の値が大きいものから順に選ばれたものである前記工程とを含むことを特徴とする。

本発明に係るアパーチャマスクの作成方法は、デバイスの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際に使用する複数（Ｍ個）のキャラクタ・パターンを含むアパーチャマスクの作成方法であって、本発明に係るアパーチャマスクの設計方法により、複数（Ｍ個）のキャラクタ・パターンを選ぶ工程と、前記複数（Ｍ個）のキャラクタ・パターンに対応した複数（Ｍ個）の開口部をアパーチャマスクに形成する工程とを含むことを特徴とする。

本発明に係るプログラムは、デバイスの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際に使用する複数（Ｍ個）のキャラクタ・パターンを含むアパーチャマスクの設計方法であって、互いに異なる複数のデバイスＤｉ(i=1,2,…)の各々について、前記デバイスＤiの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際の描画の単位となる複数のキャラクタ・パターンＣＰij(j=1,2,…)を求める手順と、前記複数のデバイスＤｉの前記複数のキャラクタ・パターンＣＰijの各々について、前記キャラクタ・パターンＣＰijを用いて前記デバイスＤｉを描画する際のショット数削減効果を数値化する手順であって、前記デバイスＤiを含むチップをウェーハ上に敷き詰めた場合のチップ数をＮi、前記キャラクタ・パターンＣＰijを用いた場合のＣＰ化効率をＥij、前記チップ数と相関があるパラメータをＰiとした場合、前記ショット数削減効果の値をＥijとＮiを変数とする関数またはＥijとＰiを変数とする関数を用いて算出し、かつ、前記複数のデバイスＤiに共通のキャラクタ・パターンがある場合には、共通のキャラクタ・パターン毎に、前記ショット数削減効果の前記値を足し合わせたものを前記ショット数削減効果の値とする、前記ショット数削減効果を数値化する手順と、前記複数のデバイスＤｉの前記複数のキャラクタ・パターンＣＰijの中から、複数（Ｍ個）のキャラクタ・パターンを選ぶ手順であって、前記複数のキャラクタ・パターンは、前記ショット数削減効果の値が大きいものから順に選ばれたものである前記手順とをコンピュータに実行させるためのものである。

本発明によれば、互いに異なる複数のデバイスの描画時間を短縮できる複数のキャラクタ・パターンを含むアパーチャマスク、すなわち、汎用ＣＰアパーチャマスクの設計方法、汎用ＣＰアパーチャマスクの作成方法およびプログラムを実現できるようになる。

（第１の実施形態）
先ず、本発明者が新規に見出した従来技術の問題点について説明する。

互いに異なる複数（複数種）のデバイスのそれぞれについて、ＣＰ方式でショットするキャラクタ・パターンの候補となるパターン（セル）の使用頻度を解析し、式（１）または式（２）にてＣＰ化効率を評価することにより、前記複数のデバイスに対してショット数を効果的に削減することが可能となるＣＰアパーチャマスクを設計することは可能である。

ここで問題となるが、式（１）中のショット数や、式（２）中の参照回数は、製作するデバイスひとつ、すなわち、１チップ中で出現するキャラクタ・パターンの候補となるパターンの回数により計算されていることである。しかし、デバイスを製造するときに、１チップのみを製作することはありえず、ウェーハ上により多くのチップを並べて（レイアウトして）、それらウェーハごとに処理を行う。

同じ大きさのウェーハ上に敷き詰められるチップの数（チップ数）は、デバイスの大きさによって異なる。すなわち、図１（ａ）および１（ｂ）に示すように、大きなデバイスが形成されたチップＡよりも、小さいデバイスが形成されたチップＢの方が、より多くのチップをウェーハＷ上に敷き詰めることができる。

図１（ａ）の大きなデバイスが形成されたチップＡの場合には、６１個のチップしかウェーハＷ上に敷き詰めることしかできないが、図１（ｂ）の小さなデバイスが形成されたチップＢの場合には、１４８個のチップをウェーハＷ上に敷き詰めることができる。

そこで、図１（ａ）および１（ｂ）の二種類の大きさのデバイスの回路パターンが、以下の二つのセルＸ,Ｙで構成される場合について考える。

セルＸ：ＶＳＢでのショット数１０、チップＡでのセルＸの使用回数（参照回数）１０００、チップＢでのセルＸの使用回数（参照回数）５００。

セルＹ：ＶＳＢでのショット数８、チップＡでのセルＹの使用回数（参照回数）５００、チップＢでのセルＹ使用回数（参照回数）１０００。

ただし、どちらのセルＸ,Ｙもキャラクタひとつ分以下の大きさであるとする。

このとき、セルＸ,ＹのＣＰ化効率は、式（２）を使用して、チップＡ,Ｂに対して以下のように計算できる。

表１に示すように、共通のＣＰアパーチャマスクで二種類の大きさのデバイスを製造する場合、セルＸのＣＰ化効率はセルＹのＣＰ化効率よりも高い。したがって、セルＸは、ＣＰ方式でショットするキャラクタ・パターンの候補として、優先的に採用されることになる。

しかし、チップＡ,Ｂのチップサイズが図１（ａ）および１（ｂ）で示したような大小関係になっている場合、図１（ａ）に示されたウェーハＷの全体でのセルＸよびセルＹの使用回数は、１個のチップＡでのセルＸよびセルＹの使用回数の６１倍、図１（ｂ）に示されたウェーハＷの全体でのセルＸよびセルＹの使用回数は、１個のチップＢでのセルＸよびセルＹの使用回数の１４８倍となる。

ウェーハあたりでのＣＰ化効率を計算してみると、

となる。すなわち、セルＹのＣＰ化効率はセルＸのＣＰ化効率よりも高い。

従来のＣＰ化効率は、チップひとつの場合に最適化されたものである。その理由は、デバイスのレイアウトデータをＥＢデータ変換などで取り扱う際には、チップひとつずつであることが多かったからである。

そのため、従来のチップ単位で計算されたＣＰ化効率を用いて作成された汎用ＣＰアパーチャマスクを用いた疑似マスクレスＣＰ方式の電子ビーム直接描画方法の場合、選択したキャラクタ・パターンのセットが必ずしも最適なものとはなっていない。その結果、ショット数削減、描画時間の短縮については、効率の悪い汎用ＣＰアパーチャマスクが使用されることもある。

なお、疑似マスクレスＣＰ方式の電子ビーム直描画方法とは、デバイス毎にＣＰアパーチャマスクを作成せずに、一度作成した汎用ＣＰアパーチャマスクを複数のデバイスの製作に使用するＣＰ方式の電子ビーム直描画方法のことである。そのため、疑似マスクレスＣＰ方式の電子ビーム直描画方法は、低コストならびにＱＴＡＴのＥＢ描画を可能とする描画方法であるが、上記の通り、従来のＣＰ化効率を用いた場合には、効率の悪い汎用ＣＰアパーチャマスクが使用され、低コストならびにＱＴＡＴのＥＢ描画は必ずしも実現できるとは限らない。

以下、上記事情を考慮した、デバイスの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法（ＥＢ描画方法）で描画する際に使用する複数（Ｍ個）のキャラクタ・パターンを含む実施形態のアパーチャマスクの設計方法を説明する。

ここでは、二種類の実際のデバイスのレイアウトデータを用い、これらのデバイスの中で使用されている複数のセルの中から、ＣＰ化効率が大きなものから順にキャラクタ・パターンに割り当て、合計で４００個のキャラクタ・パターンをＣＰ方式で、他のパターンをＶＳＢ方式でショットした場合のショット数を計算した。上記二種類の実際のデバイスには共通のセル（キャラクタ）がある。

用意したデバイスデータは、

という、二種類のデバイスＤ１，Ｄ２であり、チップ数は２００ｍｍウェーハ全面に敷き詰めた場合の数である。

まず、基準としてＣＰ方式でショットするキャラクタ・パターンを使用しない場合のデバイスＤ１，Ｄ２のショット数をウェーハ全面について求めた。

さらに、デバイスＤ１に対して最もショット数が少なくなるように、ＣＰ方式でショットするキャラクタ・パターンを選択した、デバイスＤ１専用ＣＰアパーチャを用いた場合のショット数を、デバイスＤ１，Ｄ２に対して計算した。

同様に、デバイスＤ２専用ＣＰアパーチャを用いた場合のショット数も、デバイスＤ１，Ｄ２について計算を行なった。

そして、従来のＣＰ化効率を用いて、デバイスＤ１，Ｄ２に最適化した汎用ＣＰアパーチャを用いた場合のデバイスＤ１，Ｄ２のショット数を計算し、さらに、実施形態のＣＰ化効率による汎用ＣＰアパーチャマスクを用いた場合のデバイスＤ１，Ｄ２のショット数を計算した。

ここで、汎用ＣＰアパーチャマスクの設計方法（最適キャラクタ・パターンの選択方法）は、以下の通りである。

（１）デバイスＤ１,Ｄ２のそれぞれについて、ＣＰ方式でショットする際の描画の単位となる複数のキャラクタ・パターン（複数のキャラクタ・パターン候補）を求める。

（２）デバイスＤ１,Ｄ２の複数のキャラクタ・パターン候補の各々について、式（２）を用いて１チップ当たりのＣＰ化効率の値を求める（比較例）。このとき、デバイスＤ１,Ｄ２に共通のキャラクタ・パターン候補については、共通のキャラクタ・パターン候補毎に、上記化効率の値を足し合わせたものを前記ＣＰ化効率の値とする。

（３）上記（２）で求めたＣＰ化効率の値に対し、デバイスＤ１について、デバイスＤ１を含むチップの面積で割ったものを実施形態のＣＰ化効率（規格化ＣＰ化効率）とし、デバイスＤ２について、デバイスＤ２を含むチップの面積で割ったものを実施形態のＣＰ化効率（規格化ＣＰ化効率）とする。

（４）上記（２）で求めた従来のＣＰ化効率の値が大きいものから順に選ばれた４００個のキャラクタ・パターンが採用され、比較例の汎用ＣＰアパーチャマスクが設計される。上記（３）で求めた実施形態のＣＰ化効率（規格化ＣＰ化効率）の値が大きいものから順に選ばれた４００個のキャラクタ・パターンが採用され、実施形態の汎用ＣＰアパーチャマスクが設計される。

上記全ての場合のショット数の比較を行なった。その結果を図２に示す。

Ｎ１：ＣＰ方式でショットするキャラクタ・パターンを使用しない場合のデバイスＤ１のショット数（基準値）。ショット数は、ウェーハ全面についてのものである（以下、同様）。

Ｎ２：ＣＰ方式でショットするキャラクタ・パターンを使用しない場合のデバイスＤ２のショット数（基準値）。

Ｎ３：比較例の汎用ＣＰアパーチャマスクを用いてデバイスＤ１をＣＰ方式でショットした場合のショット数。

Ｎ４：比較例の汎用ＣＰアパーチャマスクを用いてデバイスＤ２をＣＰ方式でショットした場合のショット数。

Ｎ５：実施形態の汎用ＣＰアパーチャマスクを用いてデバイスＤ１をＣＰ方式でショットした場合のショット数。

Ｎ６：実施形態の汎用ＣＰアパーチャマスクを用いてデバイスＤ２をＣＰ方式でショットした場合のショット数。

Ｎ７：デバイスＤ１専用ＣＰアパーチャマスクを用いてデバイスＤ１をＣＰ方式でショットした場合のショット数。デバイスＤ１専用ＣＰアパーチャマスクとは、デバイスＤ１をＣＰ方式でショットする場合に、ショット数が最も少なくなるようにキャラクタ・パターンが選択された専用ＣＰアパーチャマスクである。

Ｎ８：デバイスＤ１専用ＣＰアパーチャマスクを用いてデバイスＤ２をＣＰ方式でショットした場合のショット数。

Ｎ９：デバイスＤ２専用ＣＰアパーチャマスクを用いてデバイスＤ１をＣＰ方式でショットする場合のショット数。デバイスＤ２専用ＣＰアパーチャマスクとは、デバイスＤ２をＣＰ方式でショットする場合に、ショット数が最も少なくなるようにキャラクタ・パターンが選択されたアパーチャマスクである。

Ｎ１０：デバイスＤ２専用ＣＰアパーチャマスクを用いてデバイスＤ２をＣＰ方式でショットした場合のショット数。

図２から、デバイスＤ１，Ｄ２に対してそれぞれ専用ＣＰアパーチャマスクを使用した場合（Ｎ７,Ｎ１０）は、ＶＳＢのみの場合（Ｎ１,Ｎ２）と比べて、それぞれ充分なショット数の削減が達成されていることが分かる。

しかし、デバイスＤ１専用ＣＰアパーチャマスクを用いてデバイスＤ２を、デバイスＤ２専用ＣＰアパーチャマスクを用いてデバイスＤ１を、それぞれ描画した場合（Ｎ８,Ｎ９）は、ショット数の削減効果は非常に小さいことが分かる。

そして、比較例および実施形態の汎用ＣＰアパーチャマスクを用いた場合のデバイスのショット数（Ｎ３−Ｎ６）は、専用ＣＰアパーチャを使用した場合（Ｎ７−Ｎ１０）と比べて、充分なショット数の削減が達成されていることが分かる。

しかし、比較例の汎用ＣＰアパーチャマスクを用いてデバイスＤ２をショットする場合（Ｎ４）、折れ線グラフ（ショット数増加率）で示されるように、デバイスＤ２専用ＣＰアパーチャマスクを用いた場合（Ｎ１０）と比較したときのショット数増加率は、６０％と大きくなっている。一方、デバイスＤ１に対しては、ショット数増加率は数％以内と非常に小さい。

これに対して、実施形態の汎用ＣＰアパーチャマスクを用いた場合、デバイスＤ１専用ＣＰアパーチャマスクを用いた場合に比べて、デバイスＤ１に対しては若干のショット数の増加が見られるが（Ｎ５）、デバイスＤ２に対するショット数の削減は大きいことが分かる。さらに、実施形態の汎用ＣＰアパーチャマスクを用いた場合のデバイスＤ１，Ｄ２のショット数増加率は、折れ線グラフで示されるように、それぞれの専用ＣＰアパーチャを用いた場合の１０％程度の増加に抑えられていることが分かる。このように本実施形態によれば、従来のＣＰ化効率を用いた場合に比べて、より多くのデバイスに対して、ショット数の削減効果の大きな汎用ＣＰアパーチャマスクを設計することが可能となる。

以上述べたように本実施形態では、新規に提案するＣＰ化効率として、チップ面積により規格化したＣＰ化効率を用いて、汎用ＣＰアパーチャマスクを設計した。

ここで、本実施形態の方法は、ウェーハに各デバイスのチップを並べた上で、ウェーハ当たりのチップ数を求め、ウェーハ当たりのＣＰ化効率とすることが本質的であるが、前述の通り、ＥＢデータ変換などでデバイスデータを取り扱う際には、チップ毎の取り扱いとなることが多く、チップひとつに対して最適化できることが望ましい。

そのためには、上記の通りに、ウェーハ１枚当たりのチップ数と相関のある、チップサイズ、すなわち、チップ面積により従来のＣＰ化効率を規格化して得られた規格化ＣＰ化効率を用いると良い。規格化ＣＰ化効率の算出は従来のＣＰ化効率の算出よりも格段に難しくなるわけではない。

以上の説明では、簡単のため、異なるデバイスの数が二つの場合について説明したが、異なるデバイスの数は三つ以上であっても構わない。図３に、異なるデバイスの数が三つ以上の場合を含む、本実施形態のアパーチャマスクの設計方法を一般化したフローチャートを示す。

［ステップＳ１］
互いに異なる複数のデバイスＤｉ(i=1,2,…)の各々について、前記デバイスＤiの少なくとも一部分をＣＰ方式のＥＢ描画方法で描画する際の描画の単位となる複数のキャラクタ・パターン（キャラクタ候補）ＣＰij(j=1,2,…)を求める。キャラクタ・パターンＣＰijとしては、一般には、ＶＳＢ方式で描画するよりもショット数の削減効果が大きなパターンが選ばれる。より具体的には、ステップＳ１は、例えば、以下のように行われる。

各デバイスＤｉにおいて、図形セルに関して階層構造を有する、描画するデバイスパターンの設計データを用意する。前記デバイスパターンの少なくとも一部をＣＰ方式のＥＢ描画に方法で描画する際にショット数が最小となるような図形セルの候補を、前記設計パターンデータ内のすべての階層の図形セルの中から、前記設計パターンデータ内の図形セルに関する階層構造を利用して抽出する。このとき、ＶＳＢ方式の描画を行なった場合と較べて、ショット数の削減量の大きさを判断基準として、図形サイズの大きい階層から順次小さい階層へ、前記キャラクタに対応する図形セルの候補を抽出していく。このようにして得られた図形セルの候補が、上記キャラクタ・パターン（キャラクタ候補）となる。

［ステップＳ２］
前記複数のデバイスＤｉの前記複数のキャラクタ・パターン（キャラクタ候補）ＣＰijの各々について、前記キャラクタ・パターンＣＰijを用いて前記デバイスＤｉを描画する際のショット数削減効果を数値化する。

ショット数削減効果の数値化は以下のように行われる。すなわち、前記デバイスＤiを含むチップをウェーハ上に敷き詰めた場合のチップ数をＮi、前記キャラクタ・パターンＣＰijを用いた場合のＣＰ化効率をＥij、前記チップ数と相関があるパラメータをＰiとした場合、前記ショット数削減効果の値は、ＥijとＮiを変数とする関数またはＥijとＰiを変数とする関数を用いて算出される。

具体的には、ＥijとＮiを変数とする前記関数は、代表的には、Ｅij×Ｎiである。その他、Ｅij×Ｎi／２や、（Ｅij×Ｎi）² や、Ｅij×Ｎi² など、ＥijとＮiを変数とする前記関数は色々考えられる。一方、Ｅij／Ｐiを変数とする前記関数は、前記パラメータＰiが前記デバイスＤiを含む前記チップの面積の場合、代表的には、Ｅij／Ｐiである。その他、２×Ｅij／Ｐiや、（Ｅij／Ｐi）² や、Ｅij／Ｐi² など、Ｅij／Ｐiを変数とする前記関数は色々考えられる。

ウェーハ単位での描画を行う際における各デバイスＤｉのウェーハ上へのチップレイアウト（チップ数Ｎｉ）を用いない場合（例えば、チップ数Ｎｉが分からない場合、チップ数Ｎｉを用いたくない場合）には、ショット数削減効果の値をＥijとＰiを変数とする関数を用いて算出することにより、ショット数を効果的に削減できるＣＰ化効率の値を取得することができる。

一方、ウェーハ単位での描画を行う際における各デバイスＤｉのウェーハ上へのチップレイアウト（チップ数Ｎｉ）を用いる場合には、ショット数削減効果の値をＥijとＮiを変数とする関数を用いて算出することにより、ショット数をより効果的に削減できるＣＰ化効率の値を取得することが可能となる。

このようにウェーハ当たりのチップ数（チップ数Ｎｉ）を用いる場合には、一枚のウェーハで、複数種類のデバイスを製作するような場合に対しても有効であり、また、デバイスパターン以外のパターン（位置合わせマークや品質チェック用のパターンなど）が入っていても、正確にウェーハあたりのショット数削減効果を求めることができる。

ＣＰ化効率は、式（１）または式（２）で定義される。式（１）について具体的に説明すると、以下の通りである。

すなわち、ステップＳ１の図形セルの候補のそれぞれについて、ＣＰ方式で描画を行うときに必要となるキャラクタの種類数およびショット数をそれぞれＣＰ種類数およびＣＰショット数、前記抽出された図形セルの候補をＶＳＢ方式で描画を行うときに必要となるショット数をＶＳＢショット数とした場合、ＣＰ化効率は、｛（ＶＳＢショット数）−（ＣＰショット数）｝／｛（ＣＰショット数）×（ＣＰ種類数）｝で定義される。

なお、前記複数のデバイスＤiに共通のキャラクタ・パターンがある場合には、共通のキャラクタ・パターン毎に、前記ショット数削減効果の前記値を足し合わせたものを前記ショット数削減効果の値とする。

［ステップＳ３］
前記複数のデバイスＤｉの前記複数のキャラクタ・パターンＣＰijの中から、複数（Ｍ個）のキャラクタ・パターンが選ばれる。これらの複数のキャラクタ・パターンは、前記ショット数削減効果の値が大きいものから順に選ばれる。このようにして実際に使用する複数のキャラクタ・パターンが決定される。その後、周知の方法に従って汎用ＣＰアパーチャマスクが設計される。

以上述べたように、本実施形態によれば、ショット数削減効果の高いキャラクタ・パターンＣＰijで構成された汎用ＣＰアパーチャマスクを設計でき、これにより、低コストならびにＱＴＡＴのＥＢ描画を可能とする、疑似マスクレスＣＰ方式の電子ビーム直描画方法を実現できるようになる。

（第２の実施形態）
以下の実施形態の説明では、前出した実施形態との相違点を中心に説明し、共通する点は省略する。

第１の実施形態では、従来のＣＰ化効率をチップ面積で規格したＣＰ化効率を用いた。本実施形態では、従来のＣＰ化効率にキャラクタ・パターンの候補となるセルの総使用回数（参照回数）を乗じたものを用いる。

チップ面積の大きなデバイスにおいても、同一のスタンダード・セル・ライブラリ、メモリセル、さらには、その他の外部ＩＰやマクロブロックなどの部品は、小さなデバイスと共通のもので構成されている。

チップ面積の大きなデバイスは、そのぶん、回路パターンが密になったり、大きな部品が使われたりしているわけではなく、回路の規模が大きくなっている。すなわち、チップ面積の大きなデバイスでは、論理回路の基本パターンであるスタンダード・セルがより多く使用され、また、ＤＲＡＭやＳＲＡＭの回路規模が大きく、メモリセルがより多く使用されている。古くからＩＣの規模を表すのに慣例的に使用されているゲート数も、同様のものである。

したがって、これらのキャラクタ・パターンの候補となるセルの参照回数の合計を従来のＣＰ化効率に乗じることにより、回路規模、すなわち、チップ面積に相関のある数値で規格化することと同等の効果が得られる。

キャラクタ・パターンの候補となるセルの使用回数の合計をチップごとに計算することは、キャラクタ・パターンの候補を求める際にＣＰ化効率を計算することと同時に行うことができ、非常に簡便な方法である。そして、それにより求めた第２の実施形態のＣＰ化効率は、チップの規模に応じて規格化されたものであり、ウェーハ単位で製造を行うデバイス生産システムに適用しても、本実施形態の設計された汎用ＣＰアパーチャを用いて、充分なショット数の削減効果が得られるようになる。

（第３の実施形態）
第１および第２の実施形態では、デバイスがどのように生産されるのか、すなわち、デバイスの生涯生産数や、日単位や月単位でのデバイスの生産量などの生産計画が分からないということを考慮して、チップひとつのデータ、または、チップひとつのデータおよびチップ数に基づいて、ショット数を効果的に削減できるＣＰ化効率の数値化（規格化）を行った。

本実施形態では、生産計画が分かっている場合に、ショット数をより効果的に削減できるＣＰ化効率の数値化（規格化）について説明する。

すなわち、本実施形態では、第１または第２の実施形態で求められたショット数削減効果の値に対して（ステップＳ２）、デバイスＤｉの生成計画に係るパラメータによる重み付けを行ったものをショット数削減効果の値として採用する。

デバイスＤｉの生成計画に係るパラメータとは、例えば、デバイスＤｉの生涯生産数、デバイスＤｉの日単位や月単位や年単位でのデバイスの生産量、または、デバイスＤｉのＣＰアパーチャマスクの使用年数である。

このような生成計画に係るパラメータによる重み付けを行うことにより、生産数の多いデバイスに対してより短時間で描画を行うことができつつ、生産数の比較的少ないものに対してもショット数削減効果が見込まれるような汎用ＣＰアパーチャマスクを設計できるようになる。生産数の多いデバイスは重要な半導体デバイスであることが多い。したがって、本実施形態によれば、重要な半導体デバイスにとって効果的なショット数削減が可能な、汎用ＣＰアパーチャマスクを設計できるようになる。

以上述べた第１−第３の実施形態のアパーチャマスクの設計方法は、プログラムとしても実施できる。すなわち、実施形態に係るプログラムは、上述したアパーチャマスクのステップＳ１−Ｓ３をコンピュータに実行させるためのものである。

上記プログラムは、コンピュータ内のＣＰＵおよびメモリ（外部メモリを併用することもある。）等のハードウエハ資源を用いて実施される。ＣＰＵは、メモリ内から必要なデータを読み込み、該データに対して上記ステップ（手順）を行う。各ステップ（手順）の結果は、必要に応じてメモリ内に一時的に保存され、他のステップ（手順）で必要になったときに読み出される。

実施形態に係るプログラムは、ＥＢ描画装置に搭載されたかたちで与えられる場合もあるし、あるいは、プログラム単体のかたちで、つまり、コンピュータ読み取り可能な記録媒体（例えば、ＣＤ−ＲＯＭ、ＤＶＤ）に記録されたかたちで与えられる場合もある。

（第４の実施形態）
実施形態のアパーチャマスクの作成方法は以下の通りである。すなわち、デバイスの少なくとも一部分をＣＰ方式のＥＢ描画方法で描画する際に使用する複数（Ｍ個）のキャラクタ・パターンを含むアパーチャマスクの作成方法において、第１−第３の実施形態で説明したいずれかのアパーチャマスクの設計方法により、複数（Ｍ個）のキャラクタ・パターンを選び、前記複数（Ｍ個）のキャラクタ・パターンに対応した複数（Ｍ個）の開口部を基板に形成する。この後は、周知のアパーチャマスクの作成工程が行われる。

本実施形態によれば、互いに異なる複数のデバイスの描画時間を短縮できるキャラクタ・パターンを含むアパーチャマスクを実現できるようになる。

本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。

大きなデバイスを含むチップのウェーハ上でのレイアウトおよび小さなデバイスを含むチップのウェーハ上でのレイアウトを示す平面図。 比較例の汎用ＣＰアパーチャマスクおよび実施形態の汎用ＣＰアパーチャマスクの効果を説明するための図。 実施形態のアパーチャマスクの設計方法を示すフローチャート。

符号の説明

Ａ…大きなデバイスが形成されたチップ、Ｂ…小さなデバイスが形成されたチップ、Ｗ…ウェーハ。

Claims (5)

1. デバイスの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際に使用する複数（Ｍ個）のキャラクタ・パターンを含むアパーチャマスクの設計方法であって、
   互いに異なる複数のデバイスＤｉ(i=1,2,…)の各々について、前記デバイスＤiの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際の描画の単位となる複数のキャラクタ・パターンＣＰij(j=1,2,…)を求める工程と、
   前記複数のデバイスＤｉの前記複数のキャラクタ・パターンＣＰijの各々について、前記キャラクタ・パターンＣＰijを用いて前記デバイスＤｉを描画する際のショット数削減効果を数値化する工程であって、前記デバイスＤiを含むチップをウェーハ上に敷き詰めた場合のチップ数をＮi、前記キャラクタ・パターンＣＰijを用いた場合のＣＰ化効率をＥij、前記チップ数と相関があるパラメータをＰiとした場合、前記ショット数削減効果の値をＥijとＮiを変数とする関数またはＥijとＰiを変数とする関数を用いて算出し、かつ、前記複数のデバイスＤiに共通のキャラクタ・パターンがある場合には、共通のキャラクタ・パターン毎に、前記ショット数削減効果の前記値を足し合わせたものを前記ショット数削減効果の値とする、前記ショット数削減効果を数値化する工程と、
   前記複数のデバイスＤｉの前記複数のキャラクタ・パターンＣＰijの中から、複数（Ｍ個）のキャラクタ・パターンを選ぶ工程であって、前記複数のキャラクタ・パターンは、前記ショット数削減効果の値が大きいものから順に選ばれたものである前記工程と
   を含むことを特徴とするアパーチャマスクの設計方法。
2. 前記ショット数削減効果を数値化する工程において、前記ショット数削減効果の前記値に対して、前記デバイスＤｉの生成計画に係るパラメータによる重み付けを行ったものを前記ショット数削減効果の値とすることを特徴とする請求項１に記載のアパーチャマスクの設計方法。
3. ＥijとＮiを変数とする前記関数はＥij×Ｎiであり、ＥijとＰiを変数とする前記関数は、前記パラメータＰiが前記デバイスＤiを含む前記チップの面積の場合、Ｅij／Ｐiであり、前記パラメータＰiが前記キャラクタ・パターンＣＰijに対応したセルの使用回数の場合、Ｅij×Ｐiであることを特徴とする請求項１または２に記載のアパーチャマスクの設計方法。
4. デバイスの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際に使用する複数（Ｍ個）のキャラクタ・パターンを含むアパーチャマスクの作成方法であって、
   請求項１ないし３のいずれか１項に記載のアパーチャマスクの設計方法により、複数（Ｍ個）のキャラクタ・パターンを選ぶ工程と、
   前記複数（Ｍ個）のキャラクタ・パターンに対応した複数（Ｍ個）の開口部を基板に形成する工程と
   を含むことを特徴とするアパーチャマスクの作成方法。
5. デバイスの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際に使用する複数（Ｍ個）のキャラクタ・パターンを含むアパーチャマスクの設計方法であって、
   互いに異なる複数のデバイスＤｉ(i=1,2,…)の各々について、前記デバイスＤiの少なくとも一部分をキャラクタ・プロジェクション方式の電子ビーム描画方法で描画する際の描画の単位となる複数のキャラクタ・パターンＣＰij(j=1,2,…)を求める手順と、
   前記複数のデバイスＤｉの前記複数のキャラクタ・パターンＣＰijの各々について、前記キャラクタ・パターンＣＰijを用いて前記デバイスＤｉを描画する際のショット数削減効果を数値化する手順であって、前記デバイスＤiを含むチップをウェーハ上に敷き詰めた場合のチップ数をＮi、前記キャラクタ・パターンＣＰijを用いた場合のＣＰ化効率をＥij、前記チップ数と相関があるパラメータをＰiとした場合、前記ショット数削減効果の値をＥijとＮiを変数とする関数またはＥijとＰiを変数とする関数を用いて算出し、かつ、前記複数のデバイスＤiに共通のキャラクタ・パターンがある場合には、共通のキャラクタ・パターン毎に、前記ショット数削減効果の前記値を足し合わせたものを前記ショット数削減効果の値とする、前記ショット数削減効果を数値化する手順と、
   前記複数のデバイスＤｉの前記複数のキャラクタ・パターンＣＰijの中から、複数（Ｍ個）のキャラクタ・パターンを選ぶ手順であって、前記複数のキャラクタ・パターンは、前記ショット数削減効果の値が大きいものから順に選ばれたものである前記手順と
   をコンピュータに実行させるためのプログラム。

Images