KR101355716B1 - 오류 인식을 이용하는 마스크 제작 - Google Patents

오류 인식을 이용하는 마스크 제작 Download PDF

Info

Publication number
KR101355716B1
KR101355716B1 KR1020120107816A KR20120107816A KR101355716B1 KR 101355716 B1 KR101355716 B1 KR 101355716B1 KR 1020120107816 A KR1020120107816 A KR 1020120107816A KR 20120107816 A KR20120107816 A KR 20120107816A KR 101355716 B1 KR101355716 B1 KR 101355716B1
Authority
KR
South Korea
Prior art keywords
image
mask
opc
design layout
backbone
Prior art date
Application number
KR1020120107816A
Other languages
English (en)
Other versions
KR20130103280A (ko
Inventor
지아 구에이 주
관 치 첸
펭 렌 첸
동 수 쳉
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130103280A publication Critical patent/KR20130103280A/ko
Application granted granted Critical
Publication of KR101355716B1 publication Critical patent/KR101355716B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

마스크를 제작하는 방법은 설계자로부터 IC 설계 레이아웃을 수신하는 단계, 논리 연산(LOP) 보정을 적용하는 단계, OPC 보정을 수행하는 단계, 전자 빔 포맷으로 복수의 메인 피처 내에 수정된 데이터를 분열시키는 단계, 및 마스크 제조를 위해 마스크 라이터에 전자 빔 포맷 데이터를 보내는 단계를 포함한다. 패턴이 OPC 수정 및/또는 데이터 분열 동안에 손실되었는지를 체크 및 검증하기 위해 XOR 연산이 이 방법에 구현된다. 45 nm 및 그 이상의 반도체 기술들에 대해 작은 패턴 피처가 OPC 수정 및/또는 데이터 분열 동안에 손실되었는지를 체크 및 검증하기 위해 최대 OPC 보정보다 작은 임계 치수(CD) 크기를 갖는 복수의 메인 피처들을 위한 BACKBONE XOR 연산이 또한 이 방법에 구현된다.

Description

오류 인식을 이용하는 마스크 제작{MASK MAKING WITH ERROR RECOGNITION}
본 개시는 일반적으로 마스크 제조 및 최적화에 관한 것으로, 보다 구체적으로는 고급의 집적 회로(IC) 생산을 위한 포토 마스크 제작 동안에 분열된 데이터 완전성을 체크 및 검증하는 방법에 관한 것이다.
반도체 집적 회로(IC) 산업은 급속한 성장을 이루었다. IC 재료 및 설계에서 기술적 진보는 IC 세대를 만들었고, 각각의 세대는 이전 세대보다 더욱 작고 더욱 복잡한 회로를 갖는다. IC 진화 동안에, 피처 크기(즉, 제조 공정을 이용하여 생성될 수 있는 가장 작은 컴포넌트(또는 라인))는 감소한 반면, 기능 밀도(즉, 칩 영역당 상호접속된 장치의 수)는 일반적으로 증가하였다. 이러한 축소 공정은 일반적으로 생산 효율성을 증가시키고 관련 비용을 낮춤으로써 이점을 제공한다. 또한, 이와 같은 축소는 IC 제조 및 처리의 복잡성을 증가시키고, 이러한 진보를 실현하기 위해, IC 제조 및 처리에서 유사한 개발이 필요하다.
예를 들어, 리소그래피 공정은 대개 광 근접 보정(Optical Proximity Correction; OPC)과 같은 기술 및 스캐터 바(scatter bar)와 같은 어시스트 피처(assist feature)를 이용하여 기판 상에 노출될 마스크 상의 이미지의 품질을 개선 및 향상시킨다. 피처 크기를 줄이면, 이러한 기술들은 더욱 복잡해지고 수행하기 더욱 어려워지며, 특히 이미지화될 데이터를 분열(fracture)하거나 수정할 때 더욱 그러하다. OPC 및/또는 어시스트 피처는 축소 공정 동안에 손실되거나 부정적으로 수정될 수 있다.
따라서, OPC 및/또는 어시스트 피처와 같은 기술의 이용 및 축소 공정을 가능하게 하기 위해 품질 보증을 제공하기 위한 방법 및 시스템이 필요하다.
마스크를 제작하는 방법은 설계자로부터 IC 설계 레이아웃을 수신하는 단계, 논리 연산(LOP) 보정을 적용하는 단계, OPC 보정을 수행하는 단계, 전자 빔 포맷으로 복수의 메인 피처 내에 수정된 데이터를 분열시키는 단계, 및 마스크 제조를 위해 마스크 라이터에 전자 빔 포맷 데이터를 보내는 단계를 포함한다. 패턴이 OPC 수정 및/또는 데이터 분열 동안에 손실되었는지를 체크 및 검증하기 위해 XOR 연산이 이 방법에 구현된다. 45 nm 및 그 이상의 반도체 기술들에 대해 작은 패턴 피처가 OPC 수정 및/또는 데이터 분열 동안에 손실되었는지를 체크 및 검증하기 위해 최대 OPC 보정보다 작은 임계 치수(CD) 크기를 갖는 복수의 메인 피처들을 위한 BACKBONE XOR 연산이 또한 이 방법에 구현된다.
본 발명에 따르면, OPC 및/또는 어시스트 피처와 같은 기술의 이용 및 축소 공정을 가능하게 하기 위해 품질 보증을 제공하기 위한 방법 및 시스템을 제공하는 것이 가능하다.
본 발명개시는 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았고 단지 예시를 목적으로 이용됨을 강조한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 본 개시의 하나 이상의 실시예들을 구현하기 위한 마스크 제작 방법의 블록도이다.
도 2는 본 개시의 하나 이상의 실시예들에 따라 마스크를 제작하기 위해 구현된 XOR 연산을 이용하는 제1 품질 보증(QA) 방법의 흐름도이다.
도 3은 본 개시의 하나 이상의 실시예들을 구현하기 위한 XOR 연산의 설명이다.
도 4 및 도 5는 본 개시의 제1 QA 방법에서 빠진 패턴을 게이팅(gate)하는데 이용되는 XOR 연산을 도시한다.
도 6 및 도 7은 본 개시의 제1 QA 방법에서 CD 크기가 축소되었을 때의 XOR 연산을 나타낸다.
도 8은 본 개시의 하나 이상의 실시예들을 구현하기 위한 MINUS 연산의 설명이다.
도 9는 본 개시의 하나 이상의 실시예들을 구현하기 위한 BACKBONE 연산의 설명이다.
도 10 및 도 11은 본 개시의 하나 이상의 실시예들을 구현하기 위한 BACKBONE XOR 연산을 나타낸다.
도 12는 본 개시의 하나 이상의 실시예들에 따라 마스크를 제작하기 위한 제2 QA 방법을 도시한다.
도 13은 본 개시의 하나 이상의 실시예들에 따라 마스크를 제작하기 위한 제3 QA 방법을 도시한다.
다음의 개시는 본 발명의 상이한 피처(feature)들을 구현하는 다수의 상이한 실시예들, 또는 예들을 제공한다. 컴포넌트 및 배치의 특정한 예들은 본 개시를 단순화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제2 피처 위에 제1 피처의 형성은, 제1 피처 및 제2 피처가 직접 접촉하여 형성되는 실시예를 포함하고, 제1 피처 및 제2 피처가 직접 접촉하지 않도록 제1 피처와 제2 피처 사이에 부가적인 피처들이 형성되는 실시예들을 또한 포함할 수 있다. 게다가, 본 개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순함과 명료함을 위한 것으로, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하지 않는다.
도 1을 참조하면, 방법(100)의 흐름도는 마스크 제작 공정의 일 실시예를 나타낸다. 본 개시에서, 용어 마스크, 포토 마스크 및 레티클은 동일한 항목을 언급하는데 이용된다. 방법(100)은 설계자로부터 IC 설계 레이아웃 데이터(또는 IC 설계 레이아웃 패턴)을 제공 또는 수신함으로써 단계(102)에서 시작한다. 설계자는 별도의 설계 전문회사(design house)이거나 IC 설계 레이아웃에 따라 IC를 생산하기 위한 반도체 제조 공장(팹; fab)의 일부일 수 있다. 다양한 실시예들에서, 반도체 팹은 포토 마스크, 반도체 웨이퍼, 또는 이들 모두를 제작할 수 있다. IC 설계 레이아웃은 IC 제품의 사양에 기초하고, IC 제품을 위해 설계된 다양한 기하학적 패턴은 포함한다.
IC 설계 레이아웃은 기하학적 패턴의 정보를 갖는 하나 이상의 데이터 파일에 나타난다. 일례로, IC 설계 레이아웃은 당해 기술에 공지된 "gds" 포맷으로 표현된다. 제조될 제품의 사양에 기초하여, 설계자는 IC 설계 레이아웃을 수행하기 위한 적절한 설계 절차를 구현한다. 설계 절차는 논리 설계, 물리적 설계, 및/또는 배치 및 배선을 포함할 수 있다. 예로서, IC 설계 레이아웃의 일부는, 반도체 기판(예컨대, 실리콘 웨이퍼) 내에 그리고 반도체 기판 상에 형성될 활성 영역, 게이트 전극, 소스 및 드레인, 층간 상호접속의 금속 라인 및 비아, 및 본딩 패드를 위한 개구부와 같은 다양한 IC 피처(또한 메인 피처로도 언급됨), 및 반도체 기판 위에 배치된 다양한 물질층들을 포함한다. IC 설계 레이아웃은 예를 들어 이미징 효과, 처리 개선, 및/또는 마스크 식별 정보를 위해 특정한 어시스트 피처를 포함할 수 있다.
도 1에 도시된 바와 같이, 방법(100)은 팹에 의해 요구되는 작은 편차 보정(bias correction)을 이용하는 논리 연산(LOP)을 수행함으로써 단계(104)로 진행한다. 그리고 나서, LOP 수정된 설계 레이아웃 데이터에 대한 OPC 수정이 수행되는 단계(106)로 실행을 진행한다. 단계(106)에서 준비된 OPC 수정된 설계 레이아웃 데이터는 마스크 라이터(mask writer)를 위한 전자 빔 포맷으로 복수의 다각형(또는 사다리꼴) 내에 OPC 수정된 설계 레이아웃 데이터를 분열시키기 위한 단계(108)로 진행한다. IC 설계 레이아웃의 다각형은 또한 메인 피처로서 언급된다. 분열된 IC 설계 레이아웃 데이터는 마스크 툴링(또는 마스크 제작, 또는 마스크 제조)을 위한 단계(110)로 진행한다. 마스크 상에 복수의 설계된 레이아웃 패턴을 생성하는 것은 전자 빔 라이터, 이온 빔 라이터, 또는 레이저 빔 라이터에 의해 수행된다.
OPC 수정 및 데이터 분열은 IC 설계의 축소 공정으로 더욱더 복잡해진다. 예를 들어, 오류는 패턴이 OPC 수정 및/또는 데이터 분열 동안에 손실되거나 손실될 때에 발생할 수 있다. 그러므로, OPC 수정 및/또는 데이터 분열로부터 패턴 손실을 방지 및/또는 식별하는 것을 포함하는, 분열된 데이터의 정확함을 체크 및 검증하기 위해 마스크 제작 공정 내에 품질 보증(QA) 방법을 구현하는 것이 필요하다.
이제, 도 2를 참조하면, 방법(200)은 OPC 수정된 IC 설계 레이아웃 데이터 및 분열된 데이터 완전성을 체크 및 검증하기 위해 품질 보증(QA)을 제공한다. 방법(200)은 설계자로부터 IC 설계 레이아웃 데이터(또는 IC 설계 패턴)를 제공 또는 수신함으로써 단계(102)에서 시작한다. 방법(200)은 제1 툴을 통해 IC 설계 레이아웃에 LOP 수정을 수행함으로써 단계(104)로 진행한다. 단계(104)에서 준비된 LOP 수정된 설계 레이아웃 데이터는 LOP 수정된 설계 레이아웃 데이터에 OPC 수정을 수행함으로써 단계(106)로 진행한다. 단계(106)에서 준비된 OPC 수정된 설계 레이아웃 데이터는 마스크 라이터를 위한 전자 빔 포맷으로 복수의 다각형(또는 사다리꼴) 내로 분열될 단계(108)로 진행한다.
도 2에 도시된 바와 같이, 단계(102)에서 수신된 설계 레이아웃 데이터는 또한 제2 툴을 통해 동일한 IC 설계 레이아웃 데이터에 LOP 수정을 수행함으로써 단계(112)로 진행한다. 제2 툴을 통한 LOP 수정된 IC 설계 레이아웃 데이터는 OPC 수정 없이 전자 빔 포맷으로 복수의 다각형 내로 분열시키도록 단계(114)로 진행한다. 단계(108)에서 준비된 OPC 수정을 이용하는 분열된 데이터는 단계(116)에서 패턴 완전성을 체크 및 검증하기 위해 단계(114)에서 준비된 OPC 수정이 없는 분열된 데이터와 비교된다. 본 실시예에서, 단계(116)에서 연산은 XOR 연산 프로세스이고, 이것의 예는 이하에 제공된다.
도 3은 본 개시의 하나 이상의 실시예들에 따른 XOR 연산의 예(300)를 제공한다. 도 2의 방법(200)을 계속하면, XOR 연산(116)은 패턴(118)과 패턴(120)을 비교하여 두 패턴 간의 임의의 차이를 강조하는데 이용된다. 이 연산 결과는 도 3에 도시된 바와 같이, 패턴(118)과 패턴(120) 사이의 "차이"(302)를 생성한다. 도 3에서 두 패턴 간의 차이를 강조하기 위한 단계(116)의 이 방법 또는 프로세스는 XOR 연산으로 언급된다.
도 4 및 도 5는 본 개시의 하나 이상의 실시예들에 따라 분열된 IC 레이아웃 데이터 완전성을 체크 및 검증하기 위한 XOR 연산의 예(400, 500)를 각각 제공한다. 특히, 도 4를 참조하면, 패턴(422)은 설계 레이아웃에 포함되고, 도시된 바와 같이 65 나노미터(nm) CD 피처를 포함한다. 패턴(424)은 OPC 수정된 패턴이고 패턴(426)은 패턴(422)과 패턴(424) 비교에 대한 XOR 연산(116)의 결과이므로, 패턴(422)과 패턴(424) 간의 차이는 패턴(426)으로서 도시된다. 일반적으로, OPC 수정은 다양한 위치에서 정의된 피처에 상이한 편차를 더한다. 도 4에 도시된 바와 같은 예의 경우, OPC 수정을 위한 최대 편차는 20 nm이다. 최대 편차 20 nm는 패턴(426)을 체크하기 위해 필터(428)에 설정된다. 모든 피처가 최대 편차 20 nm 보다 작으면, OPC 패턴(424)은 정확한 것으로 하여, "통과"가 표시된다. OPC 수정된 설계 데이터는 QA 프로세스의 XOR 연산을 통과하여, 마스크 제조를 위해 마스크 라이터로 더욱 진행한다.
이제, 도 5를 참조하면, OPC 수정 패턴(424)(도 4)은 OPC 수정 또는 데이터 분열 프로세스 동안에 손실된다. 이 경우에, XOR 연산은 패턴(530)으로서 도 5에 도시된다. 동일한 최대 편차 20 nm 필터(428)가 패턴(530) 상에 수행된다. 패턴(530)의 피처는 필터(428)에서 설정된 최대 편차 20 nm보다 커서 표시되므로, 수정된 IC 설계 데이터에서의 오류가 통지되고, 게이팅(GATING)을 위해 보내진다. GATING은 프로세스가 반복되거나, 엔지니어링 중재되거나, 또는 다른 QA 프로세스가 되도록 요구할 수 있다.
OPC 수정된 IC 설계 패턴은 반도체 기술이 계속해서 45 nm, 40 nm 및 그 이하와 같은 더욱더 작은 피처 크기로 진행할 때 더욱 복잡해진다. 피처 CD 크기가 더욱 작아지는 경우, OPC 편차 크기는 비교적 커지게 된다. 더욱이, 이미지 개선 효과를 위해 특정한 어시스트 피처를 포함하는 것은 더욱더 유리하게 된다. 그러므로, 피처 크기가 축소함에 따라, IC 설계 패턴 데이터의 분열 및 OPC 수정을 구동하는게 점점 더 어려워진다. XOR 방법에 대한 개선이 요구된다.
도 6 및 도 7은 XOR 연산(116)에 대한 제한을 나타내는 예(600, 700)를 각각 제공한다. 특히, 도 6을 참조하면, 패턴(632)은 설계 레이아웃에 포함되고, 도시된 바와 같이 30 nm CD 피처를 포함한다. 패턴(634)은 30 nm CD를 갖는 피처를 위한 마스크 상의 OPC 수정된 패턴이고 패턴(636)은 패턴(632)과 패턴(634) 비교를 위한 XOR 연산(116) 결과이다. 일반적으로, OPC 수정은 다양한 위치에서 마스크 상에 정의된 피처에 상이한 편차를 더한다. 도 6에 도시된 바와 같은 예의 경우, OPC 수정을 위한 최대 편차는 30 nm CD를 갖는 피처에 대해 35 nm이다. 최대 편차 35 nm는 패턴(636)을 체크하기 위해 필터(638)에 설정된다. 모든 피처가 최대 편차 35 nm 보다 작으면, OPC 패턴(634)은 정확하다. OPC 수정된 설계 데이터는 QA 프로세스의 XOR 연산(116)을 통과하여, 추가의 마스크 제작을 위해 마스크 라이터로 진행한다.
이제, 도 7을 참조하면, 패턴(632)에 대한 OPC 수정 패턴(634)(도 6)은 OPC 수정 또는 데이터 분열 프로세스 동안에 손실된다. 이 경우에, XOR 연산 결과는 패턴(740)이다. 최대 편차 35 nm 필터(638)가 패턴(740) 상에 수행된다. 30 nm CD를 갖는 피처 크기가 최대 편차 35 nm 필터(638)보다 작기 때문에, 손실 패턴은 게이팅되지 않는다. 오류를 갖는 분열된 데이터는 마스크 제작을 위해 마스크 라이터로 진행할 수 있고 웨이퍼 스크랩이 발생할 수 있다.
도 8은 본 개시의 하나 이상의 실시예들에 따른 마이너스(MINUS) 연산(842)의 예(1200)를 제공한다. 도 2의 방법(200)을 계속하면, MINUS 연산(842)은 패턴(118)과 패턴(120)을 비교하여 두 패턴 간의 임의의 차이를 강조하는데 이용된다. 연산 결과는 도 8에 도시된 바와 같이, 패턴(118)과 패턴(120) 간의 "차이"(844)를 생성한다.
도 9를 참조하면, MINUS 연산(842)은 본 개시의 하나 이상의 실시예들에 따른 백본(BACKBONE) 연산(1300)과 함께 이용될 것이다. BACKBONE 연산(1300)은 비교적 작은 피처 "백본(backbone)"을 패턴화된 피처 내에 삽입한다. 도 9의 예에서, 5 nm 백본(946)이 최대 OPC 편차 크기보다 작은 CD 크기를 갖는 각각의 다각형 내에 삽입된다. 계속해서 도 9의 예에서, 백본(946)은 IC 설계 레이아웃(150)의 부분(948) 내에 삽입된다. BACKBONE 연산(1300) 및 MINUS 연산(842)은 조합되어 이하에 기술되는 바와 같이 BACKBONE XOR 연산으로 언급된다.
도 10 및 도 11은 본 개시의 하나 이상의 실시예들에 따라 분열된 IC 레이아웃 데이터 완전성을 체크 및 검증하기 위한 BACKBONE XOR 연산의 예(1000, 1100)를 각각 제공한다. 특히, 도 10을 참조하면, BACKBONE 연산(946)은 백본 불(Boolean) 패턴(1056)을 형성하도록 설계 레이아웃 상에서 수행된다. 백본은 오직 최대 OPC 보정 크기보다 작은 CD를 갖는 피처 부분에만 할당된다. 도 10에 도시된 바와 같이, 큰 CD를 갖는 피처 부분은 백본이 할당되지 않는다. 백본 불 패턴(1056)은 임의의 OPC 수정을 포함하고, 픽처(1058)에 그 결과를 생성하도록 BACKBONE XOR 연산(1054)에 제공된다. 패턴 픽처(1058)에서, 어떠한 백본도 관찰되지 않으므로, 백본 불 패턴(1056)에서 분열된 패턴은 정상이고 검사를 통과한다.
이제, 도 11을 참조하면, 피처들 중 하나가 OPC 수정으로 인해 빠지는 것을 제외하면, 패턴(1160)은 패턴(1056)(도 10)과 동일하다. 그러나, BACKBONE 연산(946)은 적절히 수행되고 그 결과 백본(1162)이 여전히 남아 있다. 백본 패턴은 결과 픽처(1164)를 생성하도록 BACKBONE XOR 연산(1054)을 수행함으로써 진행한다. 결과 픽처(1164)에서, 백본(1162)이 검출되어, 피처가 분열된 수정 IC 설계 레이아웃 데이터에 빠져있음을 표시한다. 그리고 나서, 오류는 그에 맞춰 다뤄질 수 있다.
BACKBONE 연산 및 BACKBONE XOR 연산이 다양한 방식으로 이용될 수 있다. 도 12를 참조하면, 방법(1200)은 본 개시의 하나 이상의 실시예들에 따른 마스크 제작 공정을 위해, 방법(100)(도 1)과 함께, BACKBONE 연산(964) 및 BACKBONE XOR 연산(1054)을 이용한다. 방법(1200)은 도 2의 단계(104)에 기술된 바와 같이 LOP 수정을 수행함으로써 수정된 IC 설계 레이아웃 데이터를 수신함으로써 시작한다. LOP 수정 이후에, 방법은 계속해서 OPC 수정을 위한 단계(106) 및 그 이후에 마스크 라이터를 위한 전자 빔 포맷으로 수정된 IC 설계 레이아웃 데이터를 분열시키는 단계(108)로 진행한다. LOP 수정된 IC 설계 데이터는 또한 최대 OPC 보정(또는 편차) 값보다 작은 CD를 갖는 복수의 작은 피처들에 매우 작은 백본을 할당함으로써 BACKBONE 연산을 위한 단계(946)로 진행한다. 두 세트의 수정된 데이터가 생성되는데, 하나는 단계(108)로부터의 분열된 전자 빔 포맷 데이터이고, 다른 하나는 단계(946)로부터의 백본 수정된 데이터이다. 방법은 전자 빔 포맷 데이터 완전성을 체크 및 검증하도록 BACKBONE XOR 연산을 수행하기 위한 단계(1054)로 진행한다. BACKBONE XOR 연산은 본 개시의 하나 이상의 실시예들에 따라, 45 nm 및 그 이상의 반도체 기술에 대한 분열된 IC 설계 레이아웃 데이터 완전성을 체크 및 검증하는데 이용된다.
도 13을 참조하면, 방법(1200)은 본 개시의 하나 이상의 실시예들에 따른 마스크 제작 공정을 위해, 방법(200)(도 2)과 함께, BACKBONE 연산(946) 및 BACKBONE XOR 연산(1054)을 이용한다. 방법(1300)은 설계자로부터 IC 설계 레이아웃 데이터(또는 IC 설계 패턴)을 제공 또는 수신함으로써 단계(102)에서 시작한다. 방법(1300)은 제1 툴을 통해 IC 설계 레이아웃에 LOP 수정을 수행함으로써 단계(104)로 진행한다. 단계(104)에서 준비된 LOP 수정된 설계 레이아웃 데이터는 LOP 수정된 설계 레이아웃 데이터에 OPC 수정을 수행함으로써 단계(106)로 진행한다. 단계(106)에서 준비된 OPC 수정된 설계 레이아웃 데이터는 마스크 라이터를 위한 전자 빔 포맷으로 복수의 다각형(또는 사다리꼴) 내로 분열될 단계(108)로 진행한다.
단계(102)에서 수신하는 설계 레이아웃 데이터는 또한 제2 툴을 통해 동일한 IC 설계 레이아웃 데이터에 LOP 수정을 수행함으로써 단계(112)로 진행한다. 제2 툴을 통한 LOP 수정된 IC 설계 레이아웃 데이터는 OPC 수정 없이 복수의 다각형 내로 분열시키도록 단계(114)로 진행한다. 단계(108)에서 준비된 OPC 수정을 이용하는 분열된 데이터는 본 개시의 하나 이상의 실시예들에 따라, 품질 보증(QA) 방법에 의해 OPC 수정 및 데이터 분열 이후에 패턴 완전성을 체크 및 검증하기 위해 단계(114)에서 준비된 OPC 수정이 없는 분열된 데이터와 비교된다.
단계(108)에서 준비된 OPC 수정을 이용하는 분열된 데이터와 단계(114)에서 준비된 OPC 수정이 없는 분열된 데이터는 데이터 분열 동안에 또는 OPC 수정 동안에 데이터 오류를 체크 및 검증하기 위해 XOR 연산을 위한 단계(116)로 진행한다.
LOP 수정된 IC 설계 데이터는 또한 최대 OPC 보정(또는 편차) 값보다 작은 CD를 갖는 복수의 작은 피처들에 매우 작은(예컨대, 5 nm) 백본을 할당함으로써 단계(946)로 진행한다. 두 세트의 수정된 데이터(하나는 단계(108)로부터의 전자 빔 포맷을 위한 분열된 데이터이고, 다른 하나는 단계(946)로부터의 백본 수정된 데이터)는 전자 빔 포맷 데이터 완전성을 위해 분열된 데이터를 체크 및 검증하도록 BACKBONE XOR 연산을 수행하기 위해 단계(1054)로 진행한다.
단계(116)에서 XOR 연산 및 단계(1054)에서 BACKBONE XOR 연산을 통과한 이후에, OPC 수정을 이용하는 분열된 IC 설계 데이터는 마스크 툴링 및 제조를 위해 마스크 라이터(110)로 진행할 수 있다.
따라서, 본 개시는 45 nm 및 그 이상의 반도체 기술에 대해 고유한 마스크 제작 방법을 기술한다. 일 실시예에서, 방법은 복수의 메인 피처를 갖는 IC 설계 레이아웃 데이터를 수신하는 단계, 논리 연산(LOP) 보정을 적용하는 단계, 광 근접 보정(OPC) 수정을 수행하는 단계, 전자 빔 포맷으로 복수의 다각형 내로 OPC 수정된 데이터를 분열시키는 단계, 데이터에 XOR 연산을 수행하는 단계, 최대 OPC 보정 크기(BACKBONE)보다 작은 CD 크기를 갖는 복수의 피처들에 백본을 할당하는 단계, 및 백본 마이너스(MINUS) 전자 빔 포맷 데이터(BACKBONE XOR)를 수행하는 단계를 포함한다. 분열된 데이터가 XOR 및 BACKBONE XOR 데이터 체크 및 검증을 모두 통과한 이후에, 데이터는 마스크 툴링(제작) 또는 제조를 위해 전송된다.
일 실시예에서, 마스크 제작 방법은, 하나의 툴을 통해 논리 연산(LOP) 보정을 적용하는 단계, 광 근접 보정(OPC)을 수행하는 단계 및 전자 빔 포맷으로 복수의 다각형 내에 LOP 수정된 IC 설계 레이아웃 데이터를 분열시키는 단계를 포함한다. 다른 실시예에서, 마스크 제작 방법은, 다른 툴을 통해 논리 연산(LOP) 보정을 적용하는 단계, 및 광 근접 보정(OPC) 없이 LOP 수정된 IC 설계 레이아웃 데이터를 분열시키는 단계를 포함한다. 두 세트의 분열된 IC 설계 레이아웃 데이터(하나는 OPC 보정을 이용하고, 다른 하나는 OPC 보정을 이용하지 않음)는 두 세트의 데이터 간에 차이를 강조하도록 XOR 연산을 수행한다. 최대 OPC 보정 크기는 데이터 OPC 수정 및/또는 데이터 분열 동안에 패턴이 빠지는지를 검증하고 차이를 체크하기 위한 필터로서 선택된다.
일 실시예에서, 마스크 제작 방법은, 툴을 통해 논리 연산(LOP) 보정을 적용하는 단계, 광 근접 보정(OPC)을 수행하는 단계 및 전자 빔 포맷으로 복수의 다각형 내에 LOP 수정된 IC 설계 레이아웃 데이터를 분열시키는 단계를 포함한다. 다른 실시예에서, LOP 수정된 IC 설계 데이터는, 또한 최대 OPC 보정 크기보다 작은 CD 크기를 갖는 복수의 작은 피처에 백본을 할당함으로써 BACKBONE 연산을 수행할 수 있고, 그 이후에 작은 피처가 OPC 수정 및 데이터 분열 동안에 리스트에 있는지를 체크하고 검증하기 위해 BACKBONE 마이너스 전자 빔 포맷 데이터를 적용함으로써 BACKBONE XOR 연산을 수행할 수 있다.
당업자가 본 개시의 양태들을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 당업자는 본 명세서에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 구조 및 다른 프로세스들을 설계 또는 수정하기 위한 기본으로서 본 개시를 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한, 등가 구조물이 본 개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.

Claims (10)

  1. 마스크를 제조하는 방법에 있어서,
    복수의 메인 피처를 갖는 집적 회로(IC) 설계 레이아웃 데이터를 수신하는 단계;
    제1 이미지를 생성하기 위해 상기 수신된 IC 설계 레이아웃 데이터 상에 광 근접 보정(OPC)을 수행하는 단계;
    상기 OPC 이후에, 상기 제1 이미지를 분열시키는 단계;
    제2 이미지를 생성하기 위해 상기 수신된 IC 설계 레이아웃 데이터의 상기 복수의 메인 피처 내에 백본을 삽입하는 단계;
    오류를 식별하기 위해 상기 제1 이미지와 상기 제2 이미지 상에 비교 연산을 수행하는 단계; 및
    어떠한 오류도 발견되지 않으면, 상기 제1 이미지에 기초하여 마스크를 제조하는 단계
    를 포함하는 마스크 제조 방법.
  2. 제1항에 있어서,
    상기 백본 삽입 단계 이후에, 상기 제2 이미지를 분열시키는 단계
    를 더 포함하는 마스크 제조 방법.
  3. 제2항에 있어서,
    상기 OPC 수행 단계 및 백본 삽입 단계 이전에, 상기 수신된 IC 설계 레이아웃 데이터 상에 논리 연산(LOP)을 적용하는 단계
    를 더 포함하고, 상기 LOP는 상기 복수의 메인 피처에 편차(bias)를 더함으로써 상기 IC 설계 레이아웃 데이터를 수정하는 것인, 마스크 제조 방법.
  4. 제2항에 있어서, 상기 제1 이미지 및 상기 제2 이미지를 분열시키는 단계는, 상기 IC 설계 레이아웃 데이터를 전자 빔 포맷 데이터 또는 레이저 빔 포맷 데이터로 변환시키는 단계를 포함하는 것인, 마스크 제조 방법.
  5. 마스크를 제조하는 방법에 있어서,
    메인 피처를 갖는 IC 설계 레이아웃 데이터를 수신하는 단계;
    제1 이미지를 생성하기 위해 상기 수신된 IC 설계 레이아웃 데이터 상에 논리 연산(LOP) 보정을 적용하는 단계;
    제2 이미지를 생성하기 위해 상기 제1 이미지 상에 광 근접 보정(OPC)을 수행하는 단계;
    상기 제2 이미지를 분열시키는 단계;
    제1 오류가 발생했는지를 결정하기 위해 상기 제1 이미지 및 상기 제2 이미지 상에 패턴 XOR 연산을 수행하는 단계;
    제3 이미지를 생성하기 위해 상기 메인 피처 상에 백본을 삽입하는 단계;
    제2 오류가 발생했는지를 결정하기 위해 상기 제2 이미지 및 상기 제3 이미지 상에 패턴 MINUS 연산을 수행하는 단계; 및
    제1 오류도 제2 오류도 발생하지 않았다면, 마스크 상에 상기 제2 이미지를 기록하는 단계
    를 포함하는 마스크 제조 방법.
  6. 제5항에 있어서,
    상기 제3 이미지를 분열시키는 단계
    를 더 포함하고, 상기 패턴 XOR 연산을 수행하는 단계는, 상기 제1 이미지와 상기 제2 이미지 간의 차이를 강조시키는 단계를 포함하는 것인, 마스크 제조 방법.
  7. 마스크를 제작하기 위한 방법에 있어서,
    설계 레이아웃을 수신하는 단계;
    제1 이미지를 생성하기 위해 상기 설계 레이아웃에 백본을 삽입하는 단계;
    제2 이미지를 생성하기 위해 상기 설계 레이아웃 상에 광 근접 보정(OPC)을 수행하는 단계;
    결과 이미지를 생성하기 위해 상기 제1 이미지 및 상기 제2 이미지 상에 XOR 연산을 수행하는 단계;
    상기 백본이 상기 결과 이미지 내에 존재하는지를 결정하는 단계; 및
    상기 백본이 상기 결과 이미지 내에 존재하면, 상기 제2 이미지로 상기 마스크를 제작하는 단계
    를 포함하는 마스크 제작 방법.
  8. 제7항에 있어서,
    상기 XOR 연산을 수행하는 단계 이전에, 상기 제1 이미지 및 상기 제2 이미지를 분열시키는 단계
    를 더 포함하는 마스크 제작 방법.
  9. 제7항에 있어서,
    상기 백본을 삽입하는 단계 또는 OPC를 수행하는 단계 이전에, 상기 설계 레이아웃 상에 논리 연산(LOP) 보정을 수행하는 단계
    를 더 포함하는 마스크 제작 방법.
  10. 제7항에 있어서,
    최대 OPC 보정을 위해 상기 결과 이미지를 필터링하는 단계
    를 더 포함하는 마스크 제작 방법.
KR1020120107816A 2012-03-09 2012-09-27 오류 인식을 이용하는 마스크 제작 KR101355716B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/416,897 US8555211B2 (en) 2012-03-09 2012-03-09 Mask making with error recognition
US13/416,897 2012-03-09

Publications (2)

Publication Number Publication Date
KR20130103280A KR20130103280A (ko) 2013-09-23
KR101355716B1 true KR101355716B1 (ko) 2014-01-24

Family

ID=49115222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120107816A KR101355716B1 (ko) 2012-03-09 2012-09-27 오류 인식을 이용하는 마스크 제작

Country Status (3)

Country Link
US (1) US8555211B2 (ko)
KR (1) KR101355716B1 (ko)
TW (1) TWI472869B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612373B (zh) * 2014-07-24 2018-01-21 聯華電子股份有限公司 光學鄰近修正驗證系統及其驗證方法
KR102396647B1 (ko) 2017-10-12 2022-05-11 삼성전자주식회사 포토마스크의 레이아웃 설계 방법 및 포토마스크의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070055953A1 (en) 2005-09-02 2007-03-08 Weiping Fang Distributed hierarchical partitioning framework for verifying a simulated wafer image
US20080178140A1 (en) 2007-01-18 2008-07-24 United Microelectronics Corp. Method for correcting photomask pattern
KR20120007569A (ko) * 2010-07-02 2012-01-25 삼성전자주식회사 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571421B2 (en) * 2007-04-23 2009-08-04 Taiwan Semiconductor Manufacturing Company System, method, and computer-readable medium for performing data preparation for a mask design
US7913196B2 (en) * 2007-05-23 2011-03-22 United Microelectronics Corp. Method of verifying a layout pattern
US7971164B2 (en) * 2008-04-10 2011-06-28 International Business Machines Corporation Assessing resources required to complete a VLSI design
JP5409231B2 (ja) * 2008-09-26 2014-02-05 株式会社半導体エネルギー研究所 設計システム
NL2005523A (en) * 2009-10-28 2011-05-02 Asml Netherlands Bv Selection of optimum patterns in a design layout based on diffraction signature analysis.
US8458631B2 (en) * 2011-08-11 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Cycle time reduction in data preparation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070055953A1 (en) 2005-09-02 2007-03-08 Weiping Fang Distributed hierarchical partitioning framework for verifying a simulated wafer image
US20080178140A1 (en) 2007-01-18 2008-07-24 United Microelectronics Corp. Method for correcting photomask pattern
KR20120007569A (ko) * 2010-07-02 2012-01-25 삼성전자주식회사 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템

Also Published As

Publication number Publication date
US20130239072A1 (en) 2013-09-12
TWI472869B (zh) 2015-02-11
KR20130103280A (ko) 2013-09-23
US8555211B2 (en) 2013-10-08
TW201348852A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
US8802574B2 (en) Methods of making jogged layout routings double patterning compliant
TWI603143B (zh) 光學鄰近修正之執行方法
US20060123380A1 (en) Computer automated method for designing an integrated circuit, a computer automated system for designing an integrated circuit, and a method of manufacturing an integrated circuit
KR100780775B1 (ko) 자기 조립 더미 패턴이 삽입된 회로 레이아웃을 이용한반도체 소자 제조 방법
US20110185323A1 (en) Stacked Integracted Circuit Verification
JP2007057948A (ja) パターン検証方法、そのプログラム、半導体装置の製造方法
JP2006318978A (ja) パターン設計方法
US8555215B2 (en) Methods for decomposing circuit design layouts and for fabricating semiconductor devices using decomposed patterns
JP2010108484A (ja) パターンマッチングを有する改良されたデザインルール検査のための方法及びシステム
JP2009282319A (ja) パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法
US20100122224A1 (en) Method and apparatus for designing an integrated circuit
JP2009031460A (ja) マスクパターンの作成方法、作成装置及び露光用マスク
KR101355716B1 (ko) 오류 인식을 이용하는 마스크 제작
JP2007086717A (ja) レイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法
US8910090B2 (en) Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
US8365105B2 (en) Method of performing optical proximity effect corrections to photomask pattern
US9262576B2 (en) Method and apparatus for providing a layout defining a structure to be patterned onto a substrate
TWI806311B (zh) 光學微影方法
US7774738B2 (en) Lithography method for forming a circuit pattern
JP2010217428A (ja) パターン検証方法、検証装置及びプログラム
JP2002323749A (ja) フォトマスクの欠陥部ないし修正後の欠陥部の判定方法
JP4333799B2 (ja) 半導体集積回路の設計方法、半導体集積回路の設計装置、記録媒体、およびマスク製造方法
JP4529398B2 (ja) ダミーパターン情報生成装置、パターン情報生成装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2006337668A (ja) 半導体装置の製造方法およびレイアウトパターンの作成プログラム
US8196069B2 (en) Method for fabricating assist features in a photomask

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 7