TWI612373B

TWI612373B - 光學鄰近修正驗證系統及其驗證方法

Info

Publication number: TWI612373B
Application number: TW103125327A
Authority: TW
Inventors: 張宗智; 黃國勳; 江照燿
Original assignee: 聯華電子股份有限公司
Priority date: 2014-07-24
Filing date: 2014-07-24
Publication date: 2018-01-21
Also published as: US9213800B1; US9330229B2; US20160063173A1; TW201604644A

Abstract

光學鄰近修正之驗證方法包含由記憶體載入待驗證之佈局資料至處理器。由記憶體載入佈局參考資料至處理器。處理器利用佈局參考資料，將待驗證之佈局資料透過第一階段布林運算以產生第一驗證資料，並將第一驗證資料透過佈局對佈局驗證以產生第二驗證資料。若佈局對佈局驗證為驗證成功，則處理器利用佈局參考資料，將第二驗證資料透過第二階段布林運算以產生第三驗證資料。處理器利用佈局參考資料，將第三驗證資料透過布林檢測以產生第四驗證資料。

Description

光學鄰近修正驗證系統及其驗證方法

本發明描述一種光學鄰近修正(Optical Proximity Correction，OPC)的驗證方法，尤指一種利用二階段布林運算的驗證方法。

在積體電路發展的今日，元件縮小化和密集化是必然的趨勢。而積體電路的製造過程中，光學微影步驟(Optical Micro-Lithography)則為決定元件性能的首要關鍵。然而，為了防止在製作光罩圖案轉移時的尺寸發生偏差(Critical Dimension Variation)現象，在製作光罩時，會進行光學鄰近修正(Optical Proximity Correction，OPC)以保證光罩佈局(Layout)輸出時的品質和完整性。而傳統光學鄰近修正的驗證方法，包含了布林運算(Boolean Operation)以及布林檢測(Boolean Check)程序以驗證光學鄰近修正的各項參數是否符合預定的參數定義。

然而，傳統光學鄰近修正的驗證方法在某些特殊情況可能會有一些無法偵測到的錯誤，這些未被偵測到的錯誤將會影響光罩佈局輸出時的品質。因此，發展一種能降低偵測錯誤率的光學鄰近修正的驗證方法是非常重要的。

本發明一實施例提出一種光學鄰近修正(Optical Proximity Correction)之驗證方法，包含載入待驗證之佈局(Layout)資料至處理器。載入佈局參考資料至該處理器。該處理器利用該佈局參考資料，將該待驗證之佈局資料透過第一階段布林運算(Boolean Operations)以產生第一驗證資料。將該第一驗證資料透過佈局對佈局(Layout Versus Layout)驗證以產生第二驗證資料。若該佈局對佈局驗證為驗證成功，則該處理器利用該佈局參考資料，將該第二驗證資料透過第二階段布林運算以產生第三驗證資料。該處理器利用該佈局參考資料，將該第三驗證資料透過布林檢測(Boolean Check)以產生第四驗證資料。

本發明另一實施例提出一種光學鄰近修正之驗證系統，包含第一記憶體區域、第二記憶體區域及處理器。第一記憶體區域用以載入待驗證之佈局資料。第二記憶體區域用以載入佈局參考資料。處理器是耦接於該第一記憶體區域及該第二記憶體區域。而該處理器利用該佈局參考資料，將該待驗證之佈局資料透過第一階段布林運算以產生第一驗證資料，該處理器利用該佈局參考資料，將該第一驗證資料透過佈局對佈局驗證以產生第二驗證資料，若該佈局對佈局驗證為驗證成功，該處理器將該第二驗證資料透過第二階段布林運算以產生第三驗證資料，該處理器將該第三驗證資料透過布林檢測以產生第四驗證資料。

100‧‧‧光學鄰近修正之驗證系統

10‧‧‧記憶體

15‧‧‧第一記憶體

16‧‧‧第二記憶體

11‧‧‧處理器

R1、V1‧‧‧佈局資料

E1、L1‧‧‧錯誤電路位置

S100至S105‧‧‧步驟

S200至S205‧‧‧步驟

S300至S306‧‧‧步驟

第1圖係為本發明光學鄰近修正之驗證系統的方塊圖。

第2圖係為本發明第一實施例光學鄰近修正之驗證方法的流程圖。

第3圖係為第2圖實施例中佈局對佈局驗證的例子之示意圖。

第4圖係為第2圖實施例中佈局對佈局驗證的另一個例子之示意圖。

第5圖係為本發明第二實施例光學鄰近修正之驗證方法的流程圖。

第6圖係為第5圖實施例中使用者自訂的佈局對佈局驗證的例子之示意圖。

第7圖係為第5圖實施例中使用者自訂的佈局對佈局驗證的另一個例子之示意圖。

第8圖係為本發明第三實施例光學鄰近修正之驗證方法的流程圖。

為讓本發明更顯而易懂，下文依本發明光學鄰近修正驗證系統及其驗證方法，特舉實施例配合所附圖式詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第1圖係為本發明光學鄰近修正之驗證系統的元件方塊圖。光學鄰近修正之驗證系統100包含記憶體10以及處理器11。記憶體10包含第一記憶體區域15以及第二記憶體區域16。雖然本實施例之第一記憶體區域15以及第二記憶體區域16在同一個記憶體10之中，然而本發明的第一記憶體區域15以及第二記憶體區域16不限於在同一個記憶體內的兩區域，在其它實施例中第一記憶體區域15以及第二記憶體區域16亦可是兩不同記憶體內的區域。處理器11是耦接於第一記憶體區域15及第二記憶體區域16。本發明的光學鄰近修正之驗證系統100可為在一個作業機台上的驗證系統，亦可為在一台電腦上的驗證系統。第一記憶體區域15的作用為載入一個待驗證之佈局資料，此待驗證之佈局資料為經由系統外部提供的資料，例如工作人員已經設計完成的佈局資料。而第二記憶體區域16的作用為載入佈局參考資料，這個布局參考資料可為設計者所設計的不同佈局模型、系統檢測工具的函數資料(例如Electronic Design Automation的Software Tool，EDA Tool)、或是各種布林運算式組合的參考資料等等。處理器11將利用第二記憶體區域16內的佈局參考資料，對待驗證之佈局資料進行數個步驟的檢測，詳細的檢測步驟於下段詳述。

第2圖係為本發明第一實施例光學鄰近修正之驗證方法的流程圖。在第2圖中，光學鄰近修正之驗證方法分為6個步驟，為下：步驟S100：由記憶體中載入待檢測之佈局資料；步驟S101：第一階段布林運算；步驟S102：佈局對佈局驗證；步驟S103：第二階段布林運算；步驟S104：布林檢測；步驟S105：後置設計者規則檢測法與佈局對概要佈局檢測。

在步驟S100中，光學鄰近修正之驗證系統100將待驗證之佈局資料由記憶體10中的第一記憶體區域15載入。待驗證之佈局資料常用的格式有兩種，分別為較舊的GDSII格式，以及2004年後EDA軟體所支援的較新的OASIS格式。接下來，待驗證之佈局資料將經由步驟S101經過第一階段布林運算做初步的運算。而在步驟S101的第一階段布林運算中，僅將對待驗證之佈局資料所對應的布林表示式做運算，並不會關聯到佈局資料之幾何尺寸(Geometry Sizing)調整的運算。舉例來說，佈局資料內要建構一個閘級(Gate)層所對應的布林表示式為：Gate=Poly and Diffusion，而第一階段布林運算將會檢查此布林表示式是否合法(Valid)，如果檢測出的布林表示式為：Gate=mental2 and Diffusion則為不合法。然而，因為第一階段布林運算並不會關聯到佈局資料之幾何尺寸調整的運算，因此第一階段布林運算是屬於未調整尺寸(Non-Sizing)的佈局資料之布林(Boolean)運算。當經過第一階段布林運算後，待驗證之佈局資料將會進入步驟S102之佈局對佈局(Layout Versus Layout)的驗證。在步驟S102中，光學鄰近修正之驗證系統100會將參考的佈局資料由記憶體10中的第二記憶體區域16載入，而參考的佈局資料在本實施例為驗證系統的內存預定(Predefined)佈局資料。光學鄰近修正之驗證系統100於步驟S102中會將內存預定佈局資料與待驗證之佈局資料所有層級(Layer)逐一的做交叉比對，例如一層一層的利用互斥或(Exclusive-or)運算子比較待驗證之佈局資料與佈局參考資料，以完成佈局對佈局的驗證。

當光學鄰近修正之驗證系統100完成步驟S102時(驗證成功)，就會進入步驟S103。然而，上述於步驟S102的輸出結果可被利用於判斷是否進入步驟S103的依據。在步驟S103中，光學鄰近修正之驗證系統100利用了第二階段的布林運算檢測佈局資料。而第二階段的布林運算關聯到佈局資料之幾何尺寸(Geometry Sizing)調整的運算。舉例來說，佈局資料內對應的布林表示式為：Gate1=SizeGate-5，表示輸出的佈局之閘級尺寸有改變(變小)，第二階段布林運算將會檢查此布林表示式。因為第二階段布林運算關連到佈局資料之幾何尺寸調整的運算，因此第二階段布林運算是屬於調整尺寸(Sizing)的佈局資料之布林運算。隨後，光學鄰近修正之驗證系統100將會進行步驟S104的布林檢測，此布林檢測會驗證佈局資料內，每一個元件所有可能的組合型態(Pattern Combination)，以找出是否有不合理的組合。最後，光學鄰近修正之驗證系統100將會進行步驟S105的後置設計者規則檢測法(Post Design Rule Checking)與佈局對概要佈局(Post Layout Versus Schematic)檢測以驗證最後輸出的佈局資料中之佈局參數是否符合當初設計者定義的參數。然而，步驟S105於本發明光學鄰近修正之驗證方法並不是必要的步驟，在其它實施例中亦可以省略步驟S105。

此外，在本實施例中，於第2圖所示，若在步驟S102之佈局對佈局的驗證為驗證失敗時，光學鄰近修正之驗證系統100將會將目前的驗證流程返回步驟S101的第一階段布林運算，以修正錯誤的部分。同理，若在步驟S104之布林檢測或S105之後置設計者規則檢測法與佈局對概要佈局檢測為驗證失敗時，光學鄰近修正之驗證系統100將會將目前的驗證流程返回步驟S103的第二階段布林運算，以修正錯誤的部分。

這邊說明一下，在步驟S102之佈局對佈局的驗證中，其利用互斥或(Exclusive-or)運算子比較待驗證之佈局資料與佈局參考資料。第3圖為一個步驟S102之佈局對佈局的驗證的例子。假設待驗證之佈局資料為工作人員已修正完成的佈局並即將要驗證之佈局資料，在第3圖以佈局資料V1表示。而佈局參考資料為存於資料庫中原本設計者設計的佈局資料，在第3圖以佈局資料R1表示。而佈局資料V1與佈局資料R1相比，其電路為斷路。因此，當佈局資料V1與佈局資料R1經過步驟S102之佈局對佈局比對，利用互斥或運算子比較兩者差異性時，即可以偵測到佈局中的電路錯誤於E1點，因此光學鄰近修正之驗證系統100就會發出一個偵測到開路(Open Detecting)的警告。反之，如第4圖所示，若佈局資料V1與佈局資料R1相比，其電路為短路，當佈局資料V1與佈局資料R1經過步驟S102之佈局對佈局驗證比對，利用互斥或運算子比較兩者差異性時，即可以偵測到佈局中的電路錯誤於E1點，因此光學鄰近修正之驗證系統100就會發出一個偵測到短路(Short Detecting)的警告。

第5圖係為本發明第二實施例光學鄰近修正之驗證方法的流程圖。在第5圖中，光學鄰近修正之驗證方法分為6個步驟，為下：步驟S200：由記憶體中載入待檢測之佈局資料；步驟S201：第一階段布林運算；步驟S202：使用者自訂的佈局對佈局驗證；步驟S203：第二階段布林運算；步驟S204：布林檢測；步驟S205：後置設計者規則檢測法與佈局對概要佈局檢測。

本實施例的光學鄰近修正之驗證方法類似於第一實施例的光學鄰近修正之驗證方法，其步驟S200、步驟S201、步驟S203、步驟S204及步驟S205皆分別與第一實施例的光學鄰近修正之驗證方法之步驟S100、步驟S101、步驟S103、步驟S104及步驟S105相同，故不再贅述。而本實施例與第一實施例之最大區別於步驟S202中，佈局對佈局驗證可為使用者自訂。意即在本實施例佈局對佈局驗證中，層級(Layer)的決定權變成使用者本身。而實施的方式例如使用者自行寫一段具有佈局對佈局功能的程式碼進行驗證。類似第一實施例的觀念，此外，在本實施例中，於第5圖所示，若在步驟S202之使用者自訂的佈局對佈局驗證為驗證失敗時，光學鄰近修正之驗證系統100將會將目前的驗證流程返回步驟S201的第一階段布林運算，以修正錯誤的部分。同理，若在步驟S204之布林檢測或S205之後置設計者規則檢測法與佈局對概要佈局檢測為驗證失敗時，光學鄰近修正之驗證系統100將會將目前的驗證流程返回步驟S203的第二階段布林運算，以修正錯誤的部分。而本實施例與第一實施例在佈局對佈局驗證之功效的差異在於，在第一實施例中，佈局對佈局並沒有層級的指定權，而是把佈局內所有定義的層級從頭到尾跑過一次，因此第一實施例的佈局對佈局驗證可能無法偵測到某一層布林運算元定義錯誤的情況。而在本實施例中，使用者自訂的佈局對佈局驗證(User-Defined Layout Versus Layout)可以透過層級(Layer)的指定權，抓到某一層布林運算元定義錯誤的情形。而本實施例的光學鄰近修正之驗證方法除了具備如第3圖及第4圖中的偵測能力之外，因為其佈局對佈局驗證可為使用者自訂，可偵測出層級定義錯誤的佈局。如第6圖所示，假設待驗證之佈局資料為工作人員已修正完成的佈局並即將要驗證之佈局資料，在第6圖以佈局資料V1表示。而佈局參考資料為存於資料庫中原本設計者設計的佈局資料，在第6圖以佈局資料R1表示。因此，當佈局資料V1與佈局資料R1為相異層級的佈局時，例如佈局資料R1對應為層級A的佈局，但工作人員已修正完成的佈局並即將要驗證之佈局資料V1卻對應為層級B的佈局(這種情況可能發生於工作人員在撰寫程式碼時，於第一階段布林運算時將層級A的程式碼寫成層級B的程式碼)。而以層級A的佈局為對的情況下，使用者將佈局對佈局驗證定義為層級A。如第6圖中，佈局資料R1在某些地方為有電路線通過，然而，佈局資料V1在某些地方卻沒有電路線通過，當佈局資料V1與佈局資料R1經過步驟S202之佈局對佈局比對，利用互斥或運算子比較兩者差異性時，即可以偵測到電路錯誤於整條電路線L1上，因此光學鄰近修正之驗證系統100將產生一個多餘電路的偵測警告(Extra Layer Detecting)。反之，第7圖所示，佈局資料R1的某些地方沒有電路線通過，佈局資料V1的某些地方有電路線通過，當佈局資料V1與佈局資料R1經過步驟S202之佈局對佈局比對，利用互斥或運算子比較兩者差異性時，即可以偵測到電路錯誤於整條電路線L1上，因此光學鄰近修正之驗證系統100將產生一個遺失電路的偵測警告(Lost Layer Detecting)。

第8圖係為本發明第三實施例光學鄰近修正之驗證方法的流程圖。在第7圖中，光學鄰近修正之驗證方法分為7個步驟，為下：步驟S300：由記憶體中載入待檢測之佈局資料；步驟S301：第一階段布林運算；步驟S302：佈局對佈局驗證或使用者自訂的佈局對佈局驗證；步驟S303：第二階段布林運算；步驟S304：歸零光學鄰近修正之佈局對佈局驗證；步驟S305：布林檢測；步驟S306：後置設計者規則檢測法與佈局對概要佈局檢測。

本實施例的光學鄰近修正之驗證方法類似於第一實施例的光學鄰近修正之驗證方法，其步驟S300、步驟S301、步驟S303、步驟S305及步驟S306皆分別與第一實施例的光學鄰近修正之驗證方法之步驟S100、步驟S101、步驟S103、步驟S104及步驟S105相同，故不再贅述。而本實施例之步驟S302可選擇相同於第一實施例中之步驟S102或第二實施例中之步驟S202，亦不再贅述。本實施例與前述實施例最大差別在於步驟S304之額外的歸零光學鄰近修正之佈局對佈局驗證(Zero Optical Proximity Correction Layout Versus Layout)的步驟，描述於下。相同於前述實施例，步驟S303的第二階段布林運算關聯到佈局資料之幾何尺寸(Geometry Sizing)調整的運算，因此是屬於調整尺寸(Sizing)的佈局資料之布林運算。然而，在第二階段布林運算後，檢測系統(例如Electronic Design Automation)會產生對應的參數，這些參數包含光學鄰近修正佈局的複數個尺寸之調整值(這個調整值對應著例如客戶提供的佈局與Foundry修改後的尺寸差值)。舉例來說，一個電路線的寬度為L且調整值為K，表示最後輸出的電路線其寬度為L-K。因此當K等於零的時候，表示輸出佈局上的電路元件其尺寸相等於原始佈局上的電路元件尺寸L。在本實施例之光學鄰近修正之驗證方法的步驟S304中，這些複數個尺寸調整值被設定為零，用以驗證佈局上的每一個元件的尺寸是否完全相等於原始佈局上的電路元件尺寸。換言之，本實施例的佈局對佈局的驗證，在步驟S302屬於未調整尺寸(Non-Sizing)的比較，因此並未關連到尺寸比較的運算，而步驟S304屬於調整尺寸(Sizing)的比較，因此關連到尺寸比較的運算。然而，在本實施例中，由於步驟S302可選擇相同於第一實施例中之步驟S102或第二實施例中之步驟S202，當步驟S302使用相同於第一實施例中之步驟S102的方法時，具有對應第3圖及第4圖的功效，當步驟S302使用相同於第一實施例中之步驟S202的方法時，除了具備對應第3圖及第4圖的功效外，更具備了對應第6圖及第7圖的功效。

此外，在本實施例中，於第8圖所示，若在步驟S302之佈局對佈局驗證或使用者自訂的佈局對佈局驗證為驗證失敗時，光學鄰近修正之驗證系統100將會將目前的驗證流程返回步驟S301的第一階段布林運算，以修正錯誤的部分。同理，若在步驟S304之歸零光學鄰近修正之佈局對佈局驗證、步驟S305之布林檢測或步驟S306之後置設計者規則檢測法與佈局對概要佈局檢測為驗證失敗時，光學鄰近修正之驗證系統100將會將目前的驗證流程返回步驟S303的第二階段布林運算，以修正錯誤的部分。

綜上所述，本發明提出了一種光學鄰近修正驗證系統及其驗證方法。其主要概念為利用兩階段式的布林運算，分別對應未調整尺寸(Non-Sizing)之光學鄰近修正以及調整尺寸(Sizing)後的光學鄰近修正的佈局進行運算。再者，本發明的佈局對佈局的驗證步驟，除了可使用驗證工具中內建的函式資料驗證之外，使用者亦可以在驗證工具內自訂驗證函式，因此可以透過層級的指定權，抓到某一層布林運算定義錯誤的情形。因此本發明之光學鄰近修正驗證方法，能降低偵測錯誤率並提供了更高的設計彈性。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

S100至S105‧‧‧步驟

Claims

一種光學鄰近修正(Optical Proximity Correction)之驗證方法，包含：載入一待驗證之佈局(Layout)資料至一處理器；載入一佈局參考資料至該處理器；該處理器利用該佈局參考資料，將該待驗證之佈局資料透過一第一階段布林(Boolean)運算以產生一第一驗證資料；將該第一驗證資料透過一佈局對佈局(Layout Versus Layout)驗證以產生一第二驗證資料；若該佈局對佈局驗證為驗證成功，則該處理器利用該佈局參考資料，將該第二驗證資料透過一第二階段布林(Boolean)運算以產生一第三驗證資料；及該處理器利用該佈局參考資料，將該第三驗證資料透過一布林檢測(Boolean Check)以產生一第四驗證資料；其中該佈局對佈局驗證係為利用一互斥或(Exclusive-or)運算元比較該待驗證之佈局資料與該佈局參考資料於同一層(Layer)之佈局。
如請求項1所述之驗證方法，其中該處理器利用該佈局參考資料，將該第一驗證資料透過該佈局對佈局(Layout Versus Layout)驗證以產生該第二驗證資料係為該處理器利用在一資料庫中之該光學鄰近修正之一預設驗證工具的資料，將該第一驗證資料透過該佈局對佈局(Layout Versus Layout)驗證以產生該第二驗證資料。
如請求項1所述之驗證方法，其中該處理器利用該佈局參考資料，將該第一驗證資料透過該佈局對佈局(Layout Versus Layout)驗證以產生該第二驗證資料係為該處理器利用在一資料庫中之該光學鄰近修正之一使用者自訂驗證工具的資料，將該第一驗證資料透過該佈局對佈局(Layout Versus Layout)驗證以產生該第二驗證資料。
如請求項1所述之驗證方法，其中該第一階段布林(Boolean)運算對應於一未調整尺寸(Non-Sizing)的佈局資料之布林(Boolean)運算。
如請求項1所述之驗證方法，其中該第二階段布林(Boolean)運算為一調整尺寸(Sizing)的佈局資料之布林(Boolean)運算。
一種光學鄰近修正(Optical Proximity Correction)之驗證方法，包含：載入一待驗證之佈局(Layout)資料至一處理器；載入一佈局參考資料至該處理器；該處理器利用該佈局參考資料，將該待驗證之佈局資料透過一第一階段布林(Boolean)運算以產生一第一驗證資料；將該第一驗證資料透過一佈局對佈局(Layout Versus Layout)驗證以產生一第二驗證資料；若該佈局對佈局驗證為驗證成功，則該處理器利用該佈局參考資料，將該第二驗證資料透過一第二階段布林(Boolean)運算以產生一第三驗證資料；將該第三驗證資料透過一歸零光學鄰近修正之佈局對佈局驗證(Zero-Optical Proximity Correction Layout Versus Layout)以驗證該第三驗證資料；及該處理器利用該佈局參考資料，將該第三驗證資料透過一布林檢測(Boolean Check)以產生一第四驗證資料。
如請求項6所述之驗證方法，其中該歸零光學鄰近修正之佈局對佈局驗證係為在該第二驗證資料透過該第二階段布林(Boolean)運算後所產生的該第三驗證資料內，將複數個佈局尺寸之調整值歸零後，再執行該佈局對佈局驗證。
一種光學鄰近修正之驗證系統，包含：一第一記憶體區域，用以載入一待驗證之佈局資料；一第二記憶體區域，用以載入一佈局參考資料；及一處理器，耦接於該第一記憶體區域及該第二記憶體區域；其中該處理器利用該佈局參考資料，將該待驗證之佈局資料透過一第一階段布林運算以產生一第一驗證資料，該處理器利用該佈局參考資料，將該第一驗證資料透過一佈局對佈局驗證以產生一第二驗證資料，若該佈局對佈局驗證為驗證成功，該處理器將該第二驗證資料透過一第二階段布林運算以產生一第三驗證資料，該處理器將該第三驗證資料透過一布林檢測以產生一第四驗證資料。
如請求項8所述之驗證系統，其中該處理器係利用在該第二記憶體中之該光學鄰近修正之一預設驗證工具的資料，將該第一驗證資料透過該佈局對佈局驗證以產生該第二驗證資料。
如請求項8所述之驗證系統，其中該處理器係利用在該第二記憶體中之該光學鄰近修正之一使用者自訂驗證工具的資料，將該第一驗證資料透過該佈局對佈局驗證以產生該第二驗證資料。
如請求項8所述之驗證系統，其中該處理器另利用該佈局參考資料，將該第三驗證資料透過一歸零光學鄰近修正之佈局對佈局驗證以驗證該第三驗證資料。