JP2008145691A - 危険箇所集計方法、パターン修正方法およびプログラム - Google Patents
危険箇所集計方法、パターン修正方法およびプログラム Download PDFInfo
- Publication number
- JP2008145691A JP2008145691A JP2006332149A JP2006332149A JP2008145691A JP 2008145691 A JP2008145691 A JP 2008145691A JP 2006332149 A JP2006332149 A JP 2006332149A JP 2006332149 A JP2006332149 A JP 2006332149A JP 2008145691 A JP2008145691 A JP 2008145691A
- Authority
- JP
- Japan
- Prior art keywords
- dangerous
- pattern
- location
- sij
- locations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 危険箇所集計方法は、基本セルCi(i=1,2,…)をそれぞれ箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づき、マスクパターンを作成する工程(S3)と、マスクパターンに係るデータに対し、プロセスシミュレーションを行い、基板上に形成されるパターンを予想する際に、プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する工程(S4)と、複数のパターンのそれぞれについて危険箇所Aがあるか否かを判断する工程(S5)と、危険箇所Aがあると判断された場合、危険箇所Aに対応するテストパターン内の危険箇所Bを特定する工程(S7)と、複数種類の基本セルCi毎に危険箇所Bに対応する箇所Sijの数を集計する工程とを含む。
【選択図】 図1
Description
S. Kyoh et al, "Lithography oriented DfM for 65nm and beyond" , Proc. SPIE Vol. 6156 (2006)
図1は、第1の実施形態のセルライブラリの作成方法を示すフローチャートである。
複数の小規模セルで構成されたライブラリ(小規模セルライブラリ)が用意される。上記複数の小規模セルは、設計制約(デザインルール)に基づいて作成されたものである。
スタンダードセル_001−400を用いて、ランダムロジック設計を模した中規模テストパターン(以下、単にテストパターンという。)が作成される。ランダムロジックパターンでは、上下左右に配置されるスタンダードセルに制約がないため、各スタンダードセルは様々な環境に配置される。
上記テストパターンに係るデータに対して光近接効果補正を行うことにより、フォトマスクパターンに係るデータ(以下、マスクパターンデータという。)が確定される。
上記マスクパターンデータに対してプロセスシミュレーション(リソグラフィシミュレーションおよび加工シミュレーション)を行うことにより、基板上に形成されるパターンが予測される。
M×N個の予測パターンのそれぞれについて、周知の方法により危険箇所A(第1の危険箇所)があるか否かが判断される。
全てのM×N個の予測パターンにおいて、危険箇所Aが無いと判断された場合、スタンダードセル_S(S=001−400)は実際に使用されるセルとしてスタンダードセルライブラリに登録される(セルライブラリの作成終了)。
一方、ステップS5において、危険箇所Aがあると判断された場合、危険箇所Aに対応するテストパターン内の危険箇所B(第2の危険箇所)が周知の方法にて特定される。ここでは、特定された危険箇所Bの場所は、危険箇所Bが属するスタンダードセルの配置箇所によって規定される。
ステップS7の処理結果に基づいて、各スタンダードセル毎に、危険箇所Bに対応する配置の数が集計される。図5に、スタンダードセル_001について、ステップS8の様子を模式的に示す。
危険箇所Bを含む配置の数が1以上であるスタンダードセル、つまり、危険セル候補と判断されたスタンダードセルのそれぞれについて、全ての配置箇所で危険箇所Bが含まれないように、スタンダードセルを構成するパターンの修正(パターン修正)が行われる。これにより、基板(ウェハ)上に危険箇所Aが生じることを防止できるようになる。
図6は、第2の実施形態のセルライブラリの作成方法を示すフローチャートである。なお、図1と対応する部分には図1と同一符号を付してあり、詳細な説明は省略する。
図8は、第3の実施形態のセルライブラリの作成方法を示すフローチャートである。なお、図1および図6と対応する部分には図1および図6と同一符号を付してあり、詳細な説明は省略する。
Claims (5)
- 複数種類の基本セルCi(i=1,2,…)をそれぞれ複数の箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づいて、マスクパターンに係るデータを作成する工程と、
前記マスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想する工程であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する前記工程と、
前記複数のパターンのそれぞれについて、第1の危険箇所があるか否かを判断する工程と、
前記第1の危険箇所があると判断された場合、前記第1の危険箇所に対応する前記テストパターン内の第2の危険箇所を特定する工程と、
前記複数種類の基本セルCi毎に、前記第2の危険箇所に対応する箇所Sijの数を集計する工程と
を含むことを特徴とする危険箇所集計方法。 - 複数種類の基本セルCi(i=1,2,…)をそれぞれ複数の箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づいて、マスクパターンに係るデータを作成する工程と、前記マスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想する工程であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する前記工程と、前記複数のパターンのそれぞれについて、第1の危険箇所があるか否かを判断する工程と、前記第1の危険箇所があると判断された場合、前記第1の危険箇所に対応する前記テストパターン内の第2の危険箇所を特定する工程と、前記複数種類の基本セルCi毎に、前記第2の危険箇所に対応する箇所Sijの数を集計する工程とを含む危険箇所集計方法による集計結果に基づいて、前記複数種類の基本セルCiの中から、前記第2の危険箇所に対応する箇所Sijの数が1以上である基本セルCiを選択する工程と、
前記第2の危険箇所に対応する箇所Sijの数が1以上の基本セルCiを修正する工程と
を含むことを特徴とするパターン修正方法。 - 前記第2の危険箇所に対応する箇所Sijの数が1以上である基本セルCiを修正する工程において、前記第2の危険箇所に対応する箇所Sijの数が2以上である基本セルCiについては、最も危険な第2の危険箇所に対応する箇所に配置された基本セルCiを優先的に修正することを特徴とする請求項2に記載のパターン修正方法。
- 前記優先的に修正した基本セルおよび該基本セルから一定の距離内にあるパターンに係るデータに基づいてマスクパターンに係るデータを作成し、このマスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想する工程であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する前記工程と、
前記複数のパターンのそれぞれについて、前記第1の危険箇所があるか否かを判断する工程と、
前記第1の危険箇所があると判断された場合、前記優先的に修正した基本セルのパターンを再び修正する工程と
をさらに含むことを特徴とする請求項3に記載のパターン修正方法。 - 複数種類の基本セルCi(i=1,2,…)をそれぞれ複数の箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づいて、マスクパターンに係るデータを作成させる手順と、
前記マスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想させる手順であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想させる前記手順と、
前記複数のパターンのそれぞれについて、第1の危険箇所があるか否かを判断させる手順と、
前記第1の危険箇所があると判断された場合、前記第1の危険箇所に対応する前記テストパターン内の第2の危険箇所を特定させる手順と、
前記複数種類の基本セルCi毎に、前記第2の危険箇所に対応する箇所Sijの数を集計させる手順と
をコンピュータに実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332149A JP4851924B2 (ja) | 2006-12-08 | 2006-12-08 | 危険箇所集計方法、パターン修正方法およびプログラム |
US11/951,868 US20080148198A1 (en) | 2006-12-08 | 2007-12-06 | Hotspot totalization method, pattern correction method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332149A JP4851924B2 (ja) | 2006-12-08 | 2006-12-08 | 危険箇所集計方法、パターン修正方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008145691A true JP2008145691A (ja) | 2008-06-26 |
JP4851924B2 JP4851924B2 (ja) | 2012-01-11 |
Family
ID=39529141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006332149A Expired - Fee Related JP4851924B2 (ja) | 2006-12-08 | 2006-12-08 | 危険箇所集計方法、パターン修正方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080148198A1 (ja) |
JP (1) | JP4851924B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079184A (ja) * | 2008-09-29 | 2010-04-08 | Toshiba Corp | パタンデータの作成方法およびパタンデータ作成プログラム |
US8443310B2 (en) | 2011-03-23 | 2013-05-14 | Kabushiki Kaisha Toshiba | Pattern correcting method, mask forming method, and method of manufacturing semiconductor device |
JP2015125163A (ja) * | 2013-12-25 | 2015-07-06 | キヤノン株式会社 | パターンの光学像の評価方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102359050B1 (ko) * | 2014-02-12 | 2022-02-08 | 에이에스엠엘 네델란즈 비.브이. | 프로세스 윈도우를 최적화하는 방법 |
CN114089607B (zh) * | 2021-11-29 | 2023-10-10 | 上海华力微电子有限公司 | 一种深度加速集成电路版图光刻工艺热点检查的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1032253A (ja) * | 1996-07-15 | 1998-02-03 | Toshiba Corp | 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク |
JP2003255509A (ja) * | 2002-02-28 | 2003-09-10 | Toshiba Corp | フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法 |
JP2005084101A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | マスクパターンの作製方法、半導体装置の製造方法、マスクパターンの作製システム、セルライブラリ、フォトマスクの製造方法 |
JP2005156606A (ja) * | 2003-11-20 | 2005-06-16 | Toshiba Microelectronics Corp | 光近接効果補正の方法 |
JP2006058413A (ja) * | 2004-08-18 | 2006-03-02 | Renesas Technology Corp | マスクの形成方法 |
JP2006126745A (ja) * | 2004-11-01 | 2006-05-18 | Toshiba Corp | 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6078738A (en) * | 1997-05-08 | 2000-06-20 | Lsi Logic Corporation | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization |
US6560766B2 (en) * | 2001-07-26 | 2003-05-06 | Numerical Technologies, Inc. | Method and apparatus for analyzing a layout using an instance-based representation |
US7386433B2 (en) * | 2002-03-15 | 2008-06-10 | Synopsys, Inc. | Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout |
US7337421B2 (en) * | 2004-09-30 | 2008-02-26 | Cadence Design Systems, Inc. | Method and system for managing design corrections for optical and process effects based on feature tolerances |
US7297453B2 (en) * | 2005-04-13 | 2007-11-20 | Kla-Tencor Technologies Corporation | Systems and methods for mitigating variances on a patterned wafer using a prediction model |
US7676077B2 (en) * | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
-
2006
- 2006-12-08 JP JP2006332149A patent/JP4851924B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-06 US US11/951,868 patent/US20080148198A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1032253A (ja) * | 1996-07-15 | 1998-02-03 | Toshiba Corp | 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク |
JP2003255509A (ja) * | 2002-02-28 | 2003-09-10 | Toshiba Corp | フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法 |
JP2005084101A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | マスクパターンの作製方法、半導体装置の製造方法、マスクパターンの作製システム、セルライブラリ、フォトマスクの製造方法 |
JP2005156606A (ja) * | 2003-11-20 | 2005-06-16 | Toshiba Microelectronics Corp | 光近接効果補正の方法 |
JP2006058413A (ja) * | 2004-08-18 | 2006-03-02 | Renesas Technology Corp | マスクの形成方法 |
JP2006126745A (ja) * | 2004-11-01 | 2006-05-18 | Toshiba Corp | 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079184A (ja) * | 2008-09-29 | 2010-04-08 | Toshiba Corp | パタンデータの作成方法およびパタンデータ作成プログラム |
US8234596B2 (en) | 2008-09-29 | 2012-07-31 | Kabushiki Kaisha Toshiba | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method |
US8443310B2 (en) | 2011-03-23 | 2013-05-14 | Kabushiki Kaisha Toshiba | Pattern correcting method, mask forming method, and method of manufacturing semiconductor device |
JP2015125163A (ja) * | 2013-12-25 | 2015-07-06 | キヤノン株式会社 | パターンの光学像の評価方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4851924B2 (ja) | 2012-01-11 |
US20080148198A1 (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI353538B (en) | Mask design method, dangerous area verification mo | |
JP4866683B2 (ja) | 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム | |
US20100180253A1 (en) | Defect pattern matching and verification in integrated circuit design and manufacturing | |
JP2010506336A (ja) | 電子設計自動化における特性 | |
US8364437B2 (en) | Mark arrangement inspecting method, mask data, and manufacturing method of semiconductor device | |
JP2011028098A (ja) | パターン評価方法、パターン作成方法およびパターン評価プログラム | |
JP4851924B2 (ja) | 危険箇所集計方法、パターン修正方法およびプログラム | |
JP2008028092A (ja) | 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法 | |
JP2010079184A (ja) | パタンデータの作成方法およびパタンデータ作成プログラム | |
JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
JP5100405B2 (ja) | データベースの作成方法およびデータベース装置 | |
US20160026748A1 (en) | Multi-polygon constraint decomposition techniques for use in double patterning applications | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
JP2012252055A (ja) | マスク検査方法、マスク作製方法および半導体装置の製造方法 | |
JP2009175546A (ja) | フォトマスクデータ検証用半導体セル及び半導体チップ | |
US8910090B2 (en) | Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications | |
US8365105B2 (en) | Method of performing optical proximity effect corrections to photomask pattern | |
US10990000B2 (en) | Photolithography plate and mask correction method | |
US7974457B2 (en) | Method and program for correcting and testing mask pattern for optical proximity effect | |
JP6338368B2 (ja) | パターンの光学像の評価方法 | |
KR20100025822A (ko) | 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법 | |
JP2007081293A (ja) | 検査方法、半導体装置の製造方法およびプログラム | |
JP5606369B2 (ja) | パターン修正方法および半導体装置の製造方法 | |
US8739077B1 (en) | Methods of modifying a physical design of an electrical circuit used in the manufacture of a semiconductor device | |
JP2007081292A (ja) | 検査方法、検査システムおよびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111021 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |