JP2008145691A - 危険箇所集計方法、パターン修正方法およびプログラム - Google Patents

危険箇所集計方法、パターン修正方法およびプログラム Download PDF

Info

Publication number
JP2008145691A
JP2008145691A JP2006332149A JP2006332149A JP2008145691A JP 2008145691 A JP2008145691 A JP 2008145691A JP 2006332149 A JP2006332149 A JP 2006332149A JP 2006332149 A JP2006332149 A JP 2006332149A JP 2008145691 A JP2008145691 A JP 2008145691A
Authority
JP
Japan
Prior art keywords
dangerous
pattern
location
sij
locations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006332149A
Other languages
English (en)
Other versions
JP4851924B2 (ja
Inventor
Suigen Kiyou
帥現 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006332149A priority Critical patent/JP4851924B2/ja
Priority to US11/951,868 priority patent/US20080148198A1/en
Publication of JP2008145691A publication Critical patent/JP2008145691A/ja
Application granted granted Critical
Publication of JP4851924B2 publication Critical patent/JP4851924B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 複数種類の基本セル中に危険箇所を含む基本セルが含まれているか否かを容易にするための危険箇所集計方法を提供すること。
【解決手段】 危険箇所集計方法は、基本セルCi(i=1,2,…)をそれぞれ箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づき、マスクパターンを作成する工程(S3)と、マスクパターンに係るデータに対し、プロセスシミュレーションを行い、基板上に形成されるパターンを予想する際に、プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する工程(S4)と、複数のパターンのそれぞれについて危険箇所Aがあるか否かを判断する工程(S5)と、危険箇所Aがあると判断された場合、危険箇所Aに対応するテストパターン内の危険箇所Bを特定する工程(S7)と、複数種類の基本セルCi毎に危険箇所Bに対応する箇所Sijの数を集計する工程とを含む。
【選択図】 図1

Description

本発明は、危険箇所を含む基本セルを集計するための危険箇所集計方法、危険箇所を含む基本セルを修正するためのパターン修正方法およびプログラムに関する。
半導体素子の微細化に伴い、半導体基板上に設計回路どおりにパターンを形成することが困難になってきている。その理由の一つとして、半導体素子の微細化の進展に露光装置の解像力の向上が追いつかず、リソグラフィ工程でパターンの転写品質が低下することがあげられる。また、このような解像力が不十分な露光装置を使用することで生じる、露光量やフォーカスなどのプロセスパラメータの微小なばらつきも、パターンの転写品質を劣化させる。
転写品質の劣化が激しいパターンは、製造歩留に多大な影響を及ぼす。そのため、設計制約(デザインルール)を設けてそのようなパターンを禁止している。設計制約を厳しくし過ぎると描くことができるパターンの種類が減少し、半導体素子を微細化しても半導体装置の大きさは必ずしも小さくはならない。よって、設計制約はそれほど厳しくできるものではない。その結果、設計制約を守っているにも関わらず、危険箇所を含むパターン(品質劣化パターン)が設計回路パターンに混入する可能性がある。
このような危険箇所を含むパターンの混入を防ぐために、危険箇所を含むパターンを特定し、この特定した危険箇所を含むパターンを修正する必要がある。このとき、スタンダードセル、メモリマクロの基本セル(例えばリーフセル)等の小規模セルを単位として、危険箇所を含むパターンの特定および修正は行われる(非特許文献1)。
従来、危険箇所を含むパターンの特定および修正は以下のように行われている。
予め用意された複数の小規模セルの中から一つの小規模セルが選ばれる。この選ばれた小規模セルに対して、リソグラフィシミュレーションなどのプロセスシミュレーションを行うことにより、基板上に形成されるパターンが予測される。この予測されたパターン内に危険箇所を含むか否かが判断される。判断の結果、危険箇所を含まないと判断された場合、その小規模セルは、セルライブラリ内に登録される。一方、危険箇所を含むと判断された場合、その小規模セルは、所定のプロセスマージンが確保されるように、パターン修正が行われる。残りの小規模セルについても、同様の判断および処理(登録またはパターン修正)が行われる。
しかし、上記の如き従来の方法では、製造プロセスにおいてパターン同士が影響を及ぼす距離が、設計パターンと同程度になってきている現状では、危険箇所を含むパターンの特定および修正が困難になりつつある。
S. Kyoh et al, "Lithography oriented DfM for 65nm and beyond" , Proc. SPIE Vol. 6156 (2006)
本発明の目的は、複数種類の基本セル中に危険箇所を含む基本セルが含まれているか否かを容易にするための危険箇所集計方法、前記危険箇所を含む前記基本セルを修正するためのパターン修正およびプログラムを提供することにある。
本発明に係る危険箇所集計方法は、複数種類の基本セルCi(i=1,2,…)をそれぞれ複数の箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づいて、マスクパターンに係るデータを作成する工程と、前記マスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想する工程であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する前記工程と、前記複数のパターンのそれぞれについて、第1の危険箇所があるか否かを判断する工程と、前記第1の危険箇所があると判断された場合、前記第1の危険箇所に対応する前記テストパターン内の第2の危険箇所を特定する工程と、前記複数種類の基本セルCi毎に、前記第2の危険箇所に対応する箇所Sijの数を集計する工程とを含むことを特徴とする。
本発明に係るパターン修正方法は、複数種類の基本セルCi(i=1,2,…)をそれぞれ複数の箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づいて、マスクパターンに係るデータを作成する工程、前記マスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想する工程であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する前記工程と、前記複数のパターンのそれぞれについて、第1の危険箇所があるか否かを判断する工程と、前記第1の危険箇所があると判断された場合、前記第1の危険箇所に対応する前記テストパターン内の第2の危険箇所を特定する工程と、前記複数種類の基本セルCi毎に、前記第2の危険箇所に対応する箇所Sijの数を集計する工程とを含む危険箇所集計方法による集計結果に基づいて、前記第2の危険箇所に対応する箇所Sijの数が1以上の基本セルCiを選択する工程と、前記第2の危険箇所に対応する箇所Sijの数が1以上の基本セルCiを修正する工程とを含むことを特徴とする。
本発明に係るプログラムは、複数種類の基本セルCi(i=1,2,…)をそれぞれ複数の箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づいて、マスクパターンに係るデータを作成する工程、前記マスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想させる手順であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想させる前記手順と、前記複数のパターンのそれぞれについて、第1の危険箇所があるか否かを判断させる手順と、前記第1の危険箇所があると判断された場合、前記第1の危険箇所に対応する前記テストパターン内の第2の危険箇所を特定させる手順と、前記複数種類の基本セルCi毎に、前記第2の危険箇所に対応する箇所Sijの数を集計させる手順とをコンピュータに実行させるためのものである。
本発明によれば、複数種類の基本セル中に危険箇所を含む基本セルが含まれているか否かを容易にするための危険箇所集計方法、前記危険箇所を含む前記基本セルを修正するためのパターン修正およびプログラムを実現できるようになる。
上述の如く、製造プロセスにおいてパターン同士が影響を及ぼす距離が、基本セルの大きさと同程度になってきている。例えば、リソグラフィプロセスで影響を及ぼす距離の代表値である光学半径が、基本セルであるスタンダードセルの大きさ(セルサイズ)と同程度になってきている。具体的には、光学半径およびセルサイズは2μm程度である。
上記の如き状況では、検査の対象となる小規模な基本セルがその周囲のパターン環境の影響を大きく受けることが予想される。そのため、あるパターン環境では検査に合格しても、別のパターン環境では不合格になる可能性がある。背景技術で述べた従来の方法は、周囲のパターンの影響を取り込んでいない。したがって、従来の方法にて特定および修正された危険箇所を含む小規模セルは、その周囲の小規模セルのレイアウトによっては、危険箇所を含む小規模セルとなる危険性がある。
以下、上記事情を考慮した本発明の実施形態について図面を参照しながら説明する。
(第1の実施形態)
図1は、第1の実施形態のセルライブラリの作成方法を示すフローチャートである。
[S1]
複数の小規模セルで構成されたライブラリ(小規模セルライブラリ)が用意される。上記複数の小規模セルは、設計制約(デザインルール)に基づいて作成されたものである。
ここでは、図2に示される小規模セルライブラリを例にあげて説明する。この小規模セルライブラリは、400種類のセル_001−400(複数種類の基本セルCi)で構成されている。以下、小規模セルライブラリをスタンダードセルライブラリとして説明する。
なお、小規模セルライブラリは、スタンダードセルライブラリに限定されるものではなく、例えば、メモリマクロの基本セルで構成されたライブラリであっても構わない。メモリマクロの基本セルとしては、例えば、リーフセルがあげられる。
[S2]
スタンダードセル_001−400を用いて、ランダムロジック設計を模した中規模テストパターン(以下、単にテストパターンという。)が作成される。ランダムロジックパターンでは、上下左右に配置されるスタンダードセルに制約がないため、各スタンダードセルは様々な環境に配置される。
図3(a)および図3(b)に、上記テストパターンの例を模式的に示す。各スタンダードセルは、約500箇所に配置される。約500箇所としているのは、例えば、スタンダードセル_001は500箇所に配置され、スタンダードセル_002は501箇所に配置されるなど、スタンダードセルによって配置箇所の数が異なるからである。なお、全てのスタンダードセルの配置箇所の数が同じであっても構わない。
図3(a)には、簡単のため、15個のスタンダードセル_001しか示していないが、実際には、約500個のスタンダードセル_001がテストパターン内にはある。スタンダードセル_002−400についても同様である。
図3(b)に示すように、各スタンダードセルの周囲には、複数のスタンダードセルが配置される。図3(b)は、図3(a)中の破線で囲まれた中央部分のスタンダードセル_001についてのものであ。このようなスタンダードセルの場合、その周囲全体(上下左右)に他のスタンダードセルが配置される。
[S3]
上記テストパターンに係るデータに対して光近接効果補正を行うことにより、フォトマスクパターンに係るデータ(以下、マスクパターンデータという。)が確定される。
[S4]
上記マスクパターンデータに対してプロセスシミュレーション(リソグラフィシミュレーションおよび加工シミュレーション)を行うことにより、基板上に形成されるパターンが予測される。
本実施形態では、上記予測されたパターン(以下、予測パターンという)上において、プロセスばらつきに対してマージンの少ない箇所(第1の危険箇所)を特定するために、プロセスばらつきを考慮して上記プロセスシミュレーション(リソグラフィシミュレーションおよび加工シミュレーション)を行う。
具体的には、予測パターン上において、リソグラフィプロセスのばらつきに対してマージンの少ない箇所(第1の危険箇所)を特定するために、プロセスパラメータにばらつきを入れた複数(M個)の条件で、上記リソグラフィシミュレーションは行われる。
リソグラフィプロセスにおけるプロセスパラメータとしては、例えば、露光量、フォーカス量などがあげられる。上記複数(M個)の条件は、ばらつき無しの条件(プロセスパラメータの値が所定値通りの場合)を含んでいても構わない。
同様に、予測パターン上において、加工プロセスのばらつきに対してマージンの少ない箇所(第1の危険箇所)を特定するために、プロセス条件にばらつきを入れた複数(N個)の条件で、上記加工シミュレーションは行われる。
加工プロセスにおけるプロセスパラメータとしては、例えば、エッチャントのエネルギー、加工時間(エッチング時間)、面内寸法のばらつき量などがあげられる。上記複数(N個)の条件は、ばらつき無しの条件(プロセスパラメータの値が所定値通りの場合)を含んでいても構わない。
上記プロセスシミュレーションにより取得される予測パターンの数は、M×Nとなる。プロセス条件のばらつき条件の数M,Nは、一般には、多い方が良い。なお、リソグラフィプロセスおよび加工プロセスのどちらか一方のプロセスシミュレーションのばらつきだけを考慮して予測パターンを取得しても構わない。
[S5]
M×N個の予測パターンのそれぞれについて、周知の方法により危険箇所A(第1の危険箇所)があるか否かが判断される。
[S6]
全てのM×N個の予測パターンにおいて、危険箇所Aが無いと判断された場合、スタンダードセル_S(S=001−400)は実際に使用されるセルとしてスタンダードセルライブラリに登録される(セルライブラリの作成終了)。
[S7]
一方、ステップS5において、危険箇所Aがあると判断された場合、危険箇所Aに対応するテストパターン内の危険箇所B(第2の危険箇所)が周知の方法にて特定される。ここでは、特定された危険箇所Bの場所は、危険箇所Bが属するスタンダードセルの配置箇所によって規定される。
図4は、スタンダードセル_001が配置されている箇所を模式的に示す図である。配置箇所は、配置_001、配置_002、…、配置_500という表記で示されている。配置箇所は、例えば、スタンダードセル_001の四つのコーナーの少なくとも一つの位置座標を用いて表される。危険箇所Bが属するスタンダードセル_001には記号×が付されている。
なお、図4には、15個の配置箇所しか示されてないが、実際には、約500個の配置箇所がある。同様に、図示されていないスタンダードセル_002−スタンダードセル400の配置箇所もそれぞれ約500個ある。
[S8]
ステップS7の処理結果に基づいて、各スタンダードセル毎に、危険箇所Bに対応する配置の数が集計される。図5に、スタンダードセル_001について、ステップS8の様子を模式的に示す。
危険箇所Bに対応する配置の数の集計の結果、危険箇所Bに対応する配置の数が1以上であるスタンダードセルは、基板上において危険箇所Aを招く原因となる危険なセル(危険セル候補)と判断することができる。危険セル候補は、半導体装置の製造歩留に影響を及ぼす危険性がある。
したがって、本実施形態の危険箇所Bを含む配置の数の集計方法(危険箇所集計方法;ステップS1−S8)によれば、危険箇所Bを含む配置の数の集計結果(危険箇所集計結果)に基づいて、用意されたスタンダードセルライブラリ(ステップS1)中に危険セル候補が含まれているか否かを容易(効率的かつ確実)に判断できる。
[S9]
危険箇所Bを含む配置の数が1以上であるスタンダードセル、つまり、危険セル候補と判断されたスタンダードセルのそれぞれについて、全ての配置箇所で危険箇所Bが含まれないように、スタンダードセルを構成するパターンの修正(パターン修正)が行われる。これにより、基板(ウェハ)上に危険箇所Aが生じることを防止できるようになる。
このように本実施形態のパターン修正方法(ステップS9)によれば、危険箇所集計結果を利用することで、危険セル候補を容易に特定できるので、危険箇所Aの発生を防止するためのパターン修正を容易(効率的かつ確実)に行えるようになる。
その後、ステップS1の小規模セルライブラリ中の危険セル候補と判断されたスタンダードセルを、上記パターン修正が行われたスタンダードセルに置き換えることにより、小規模セルライブラリの更新が行われる。そして、この更新された小規模セルライブラリ(更新セルライブラリ)を用いて、再びステップS2−S5が行われ、ステップS5にてNoが得られるか否かが確認される。すなわち、更新セルライブラリの検証が行われる。
ステップS5にてYesと判断された場合、ステップS5にてNoと判断されるまで、ステップS7,S8,S9、S1,S2,S3,S4,S5が繰り返される(再修正処理)。このようにしてプロセスばらつきに対してロバストな小規模セルライブラリ(設計パターン)を得ることができ、ひいては歩留の良い半導体装置の製造が可能となる。
なお、一定回数以上の再修正処理を行っても、ステップS5にてNoが得られない場合、再修正処理を中断するようにしても構わない。
(第2の実施形態)
図6は、第2の実施形態のセルライブラリの作成方法を示すフローチャートである。なお、図1と対応する部分には図1と同一符号を付してあり、詳細な説明は省略する。
第1の実施形態では、危険箇所Bの場所は、その危険箇所Bが属するスタンダードセルの配置位置によって規定されるが(ステップS7)、本実施形態では、危険箇所Bの場所は、その危険箇所Bが属するスタンダードセル内での位置によって規定される(ステップS7’)。
本実施形態でも第1の実施形態と同様の効果が得られ、さらに、本実施形態によれば、スタンダードセル内のどの位置に危険箇所B(修正すべき箇所)があるのか分かるので、パターン修正をさらに容易(効率的かつ確実)に行えるようになる。
危険箇所Bを含むスタンダードセルの配置位置および危険箇所Bの箇所は周知の方法にて特定できるので、危険箇所Bのスタンダードセル内における位置は容易に特定できる。この点について、配置_001の箇所に配置されたスタンダードセル_001を例にあげて具体的に説明する。
図7に、テストパターン内の配置_001に配置されたスタンダードセル_001を模式的に示す。スタンダードセル_001は、複数のパターンP1,P2,…,Pnを含む。
図7において、配置_001に配置されたスタンダードセル_001の位置は、テストパターンの左下コーナーを原点とするX−Y直交座標を用いて、(x1,y1)で表されている。上記スタンダードセル_001内の危険箇所の位置は、上記X−Y直交座標を用いて、(x2,y2)で表されている。
したがって、上記スタンダードセル_001内における上記危険箇所の位置は、上記(x1,y1)および上記(x2,y2)、ならびに、上記スタンダードセル_001の左下コーナーを原点とするX−Y直交座標(不図示)を用いて、(x2−x1,y2−y1)と表される。
本実施形態のように、スタンダードセル内のどの位置(領域)に危険箇所があるのか分かっている場合、危険箇所がある旨をオペレーターに提示するようにしても構わない。例えば、ディスプレイ上に表示されテストパターン内に危険箇所がある旨の図形を発生するようにしても構わない。
(第3の実施形態)
図8は、第3の実施形態のセルライブラリの作成方法を示すフローチャートである。なお、図1および図6と対応する部分には図1および図6と同一符号を付してあり、詳細な説明は省略する。
本実施形態が第1および第2の実施形態と異なる点は、危険箇所Bに対応する配置の数が2以上であるスタンダードセルについては、最も危険な危険箇所Bに対応する箇所に配置されたスタンダードセルを優先的に修正することにある(ステップS9’)。
以下の説明では、最も危険な危険箇所Bに対応する箇所に配置されたスタンダードセルを優先的に修正する一例として、最も危険な危険箇所Bに対応する箇所に配置されたスタンダードセルのみを修正する場合について説明する。
危険箇所Bに対応する配置の数が多く、各々の配置で仕上がり寸法値がばらつく場合、パターンの修正方法および修正量が決定しづらくなるため、パターン修正を容易に行えなくなる。しかし、本実施形態によれば、危険箇所Bに対応する配置の数が多い場合でも、修正の対象となる配置は一つだけなので、パターン修正を容易に行えるようになる。
最も危険な危険箇所Bに関してステップS5の判断結果がNoとなるように、パターン修正が行われた場合、その他の危険箇所BについてもステップS5の判断結果はNoとなると考えられる。
したがって、最も危険な危険箇所Bに関してステップS5の判断結果がNoとなるように、パターン修正を行った場合、検証を行う領域としては、最も危険な危険箇所Bおよびその周囲のパターンのみで十分であると考えられる。この場合、テップS9の後に再び行われるステップS5の判断の対象は、最も危険な危険箇所Bおよびその周囲のパターンのみで済むので、検証のためにプロセスシミュレーションを行う面積を抑制することができる。これにより、検証費用および検証時間を大幅に抑制することが可能となる。
検証の際に使用されるマスクパターン(ステップS3)は、最も危険な危険箇所Bに対応する箇所に配置されたスタンダードセルおよび該スタンダードセルから一定の距離D内にあるパターンに係るデータに基づいて作成される。
一定の距離D内にあるパターンとは、例えば、使用されるプロセスシミュレーション(リソグラフィシミュレーションおよび加工シミュレーションの少なくとも一方)の仕様によって決まる。具体的には以下の通りである。
プロセスシミュレーションにより、最も危険な危険箇所Bに対応する箇所に配置されたスタンダードセルに対応する、基板上に形成されるパターンを予測する際には、上記スタンダードセルおよびその周囲のパターンに係るデータが使用される。上記スタンダードセルの周囲のパターンは、上記スタンダードセルの外周から一定の距離D’(例えば数μm)内にあるパターンとして仕様にて規定されている。この場合、上記一定の距離Dは、上記一定の距離D’となる。
また、上記一定の距離Dは、経験的に基づいて決定されても構わない。
上記の例では、テップS9の後に再び行われるステップS5の判断の対象は、最も危険な危険箇所Bおよびその周囲のパターンとしたが、最も危険な危険箇所Bだけでも構わない。
なお、検証精度を重要視する場合には、最も危険な危険箇所Bおよびその次に危険な危険箇所Bに対応する箇所に配置されたスタンダードセルを修正するなど、修正対象を広げても構わない。
次に、最も危険な危険箇所Bの特定方法について、図4に示したテストパターンのスタンダードセル_001を例にあげて具体的に説明する。ここでは、ステップS5において、仕上がり形状の寸法が一定値以下の場合、危険箇所Aがあると判断する場合について説明する。
図9に、図4に示された配置_001,059,236,500のスタンダードセル_001に対応する危険箇所Aの仕上がり形状およびその寸法の一例を示す。ここでは、仕上がり形状の寸法は、隣接する二つのパターン間の距離(L1,L2,L3)である。上記隣接する二つのパターンは同一レイヤー内にある。L1>L2>L3であり、L1,L2,L3の値は、例えば、100nm,90nm,80nmである。L3が最も短いので、配置_236が最も危険な危険箇所が生じた配置だと特定される。
図10に、他のタイプの危険箇所Aの仕上がり形状およびその寸法の例を示す。図10において、配置_i,j,kは互いに異なる。図10の場合には、パターン(ここでは、配線メンタル)の端部とコンタクトホールCHとの間の距離(L1’,L2’,L3’)が仕上がり形状の寸法となっている。L1’>L3’>L2’である。この場合、L2’が最も短いので、配置_jが最も危険な危険箇所が生じた配置だと特定される。
以上述べた実施形態の方法は、プログラムとしても実施できる。例えば、実施形態の危険箇所集計方法に係るプログラムは、図1、図6または図8のステップS1−S8をコンピュータに実行させるためのものである。
また、実施形態のパターン修正方法(検証なし)に係るプログラムは、図1、図6または図8のステップS9(S9’)をコンピュータに実行させるためのものである。実施形態のパターン修正方法(検証あり)に係るプログラムは、図1、図6または図8のステップS9(S9’),S1,S3,S4,S5,S7(S7’)をコンピュータに実行させるためのものである。
また、実施形態のセルライブラリの作成方法に係るプログラムは、図1、図6または図8のステップS1−S9をコンピュータに実行させるためのものである。
上記プログラムは、コンピュータ内のCPUおよびメモリ(外部メモリを併用することもある。)等のハードウエハ資源を用いて実施される。CPUは、メモリ内から必要なデータを読み込み、該データに対して上記ステップ(手順)を行う。各ステップ(手順)の結果は、必要に応じてメモリ内に一時的に保存され、他のステップ(手順)で必要になったときに読み出される。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
第1の実施形態のセルライブラリの作成方法を示すフローチャート。 小規模セルライブラリの例(スタンダードセルライブラリ)を示す図。 テストパターンの例を模式的に示す図。 スタンダードセル_001が配置されている箇所を模式的に示す図。 スタンダードセル_001におけるステップS8の様子を模式的に示す図。 第2の実施形態のセルライブラリの作成方法を示すフローチャート。 配置_001に配置されたスタンダードセル_001を模式的に示す図。 第3の実施形態のセルライブラリの作成方法を示すフローチャート。 危険箇所の仕上がり形状およびその寸法の一例を示す図。 他のタイプの危険箇所Aの仕上がり形状およびその寸法の例を示す図。

Claims (5)

  1. 複数種類の基本セルCi(i=1,2,…)をそれぞれ複数の箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づいて、マスクパターンに係るデータを作成する工程と、
    前記マスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想する工程であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する前記工程と、
    前記複数のパターンのそれぞれについて、第1の危険箇所があるか否かを判断する工程と、
    前記第1の危険箇所があると判断された場合、前記第1の危険箇所に対応する前記テストパターン内の第2の危険箇所を特定する工程と、
    前記複数種類の基本セルCi毎に、前記第2の危険箇所に対応する箇所Sijの数を集計する工程と
    を含むことを特徴とする危険箇所集計方法。
  2. 複数種類の基本セルCi(i=1,2,…)をそれぞれ複数の箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づいて、マスクパターンに係るデータを作成する工程と、前記マスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想する工程であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する前記工程と、前記複数のパターンのそれぞれについて、第1の危険箇所があるか否かを判断する工程と、前記第1の危険箇所があると判断された場合、前記第1の危険箇所に対応する前記テストパターン内の第2の危険箇所を特定する工程と、前記複数種類の基本セルCi毎に、前記第2の危険箇所に対応する箇所Sijの数を集計する工程とを含む危険箇所集計方法による集計結果に基づいて、前記複数種類の基本セルCiの中から、前記第2の危険箇所に対応する箇所Sijの数が1以上である基本セルCiを選択する工程と、
    前記第2の危険箇所に対応する箇所Sijの数が1以上の基本セルCiを修正する工程と
    を含むことを特徴とするパターン修正方法。
  3. 前記第2の危険箇所に対応する箇所Sijの数が1以上である基本セルCiを修正する工程において、前記第2の危険箇所に対応する箇所Sijの数が2以上である基本セルCiについては、最も危険な第2の危険箇所に対応する箇所に配置された基本セルCiを優先的に修正することを特徴とする請求項2に記載のパターン修正方法。
  4. 前記優先的に修正した基本セルおよび該基本セルから一定の距離内にあるパターンに係るデータに基づいてマスクパターンに係るデータを作成し、このマスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想する工程であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想する前記工程と、
    前記複数のパターンのそれぞれについて、前記第1の危険箇所があるか否かを判断する工程と、
    前記第1の危険箇所があると判断された場合、前記優先的に修正した基本セルのパターンを再び修正する工程と
    をさらに含むことを特徴とする請求項3に記載のパターン修正方法。
  5. 複数種類の基本セルCi(i=1,2,…)をそれぞれ複数の箇所Sij(j=1,2,…)に配置してなるテストパターンに係るデータに基づいて、マスクパターンに係るデータを作成させる手順と、
    前記マスクパターンに係るデータに対して、プロセスシミュレーションを行うことにより、前記マスクパターンを用いた場合に基板上に形成されるパターンを予想させる手順であって、前記プロセスシミュレーションをプロセスばらつきを考慮して行うことにより、複数のパターンを予想させる前記手順と、
    前記複数のパターンのそれぞれについて、第1の危険箇所があるか否かを判断させる手順と、
    前記第1の危険箇所があると判断された場合、前記第1の危険箇所に対応する前記テストパターン内の第2の危険箇所を特定させる手順と、
    前記複数種類の基本セルCi毎に、前記第2の危険箇所に対応する箇所Sijの数を集計させる手順と
    をコンピュータに実行させるためのプログラム。
JP2006332149A 2006-12-08 2006-12-08 危険箇所集計方法、パターン修正方法およびプログラム Expired - Fee Related JP4851924B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006332149A JP4851924B2 (ja) 2006-12-08 2006-12-08 危険箇所集計方法、パターン修正方法およびプログラム
US11/951,868 US20080148198A1 (en) 2006-12-08 2007-12-06 Hotspot totalization method, pattern correction method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006332149A JP4851924B2 (ja) 2006-12-08 2006-12-08 危険箇所集計方法、パターン修正方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2008145691A true JP2008145691A (ja) 2008-06-26
JP4851924B2 JP4851924B2 (ja) 2012-01-11

Family

ID=39529141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006332149A Expired - Fee Related JP4851924B2 (ja) 2006-12-08 2006-12-08 危険箇所集計方法、パターン修正方法およびプログラム

Country Status (2)

Country Link
US (1) US20080148198A1 (ja)
JP (1) JP4851924B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079184A (ja) * 2008-09-29 2010-04-08 Toshiba Corp パタンデータの作成方法およびパタンデータ作成プログラム
US8443310B2 (en) 2011-03-23 2013-05-14 Kabushiki Kaisha Toshiba Pattern correcting method, mask forming method, and method of manufacturing semiconductor device
JP2015125163A (ja) * 2013-12-25 2015-07-06 キヤノン株式会社 パターンの光学像の評価方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359050B1 (ko) * 2014-02-12 2022-02-08 에이에스엠엘 네델란즈 비.브이. 프로세스 윈도우를 최적화하는 방법
CN114089607B (zh) * 2021-11-29 2023-10-10 上海华力微电子有限公司 一种深度加速集成电路版图光刻工艺热点检查的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032253A (ja) * 1996-07-15 1998-02-03 Toshiba Corp 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク
JP2003255509A (ja) * 2002-02-28 2003-09-10 Toshiba Corp フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法
JP2005084101A (ja) * 2003-09-04 2005-03-31 Toshiba Corp マスクパターンの作製方法、半導体装置の製造方法、マスクパターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP2005156606A (ja) * 2003-11-20 2005-06-16 Toshiba Microelectronics Corp 光近接効果補正の方法
JP2006058413A (ja) * 2004-08-18 2006-03-02 Renesas Technology Corp マスクの形成方法
JP2006126745A (ja) * 2004-11-01 2006-05-18 Toshiba Corp 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078738A (en) * 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
US6560766B2 (en) * 2001-07-26 2003-05-06 Numerical Technologies, Inc. Method and apparatus for analyzing a layout using an instance-based representation
US7386433B2 (en) * 2002-03-15 2008-06-10 Synopsys, Inc. Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
US7337421B2 (en) * 2004-09-30 2008-02-26 Cadence Design Systems, Inc. Method and system for managing design corrections for optical and process effects based on feature tolerances
US7297453B2 (en) * 2005-04-13 2007-11-20 Kla-Tencor Technologies Corporation Systems and methods for mitigating variances on a patterned wafer using a prediction model
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032253A (ja) * 1996-07-15 1998-02-03 Toshiba Corp 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク
JP2003255509A (ja) * 2002-02-28 2003-09-10 Toshiba Corp フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法
JP2005084101A (ja) * 2003-09-04 2005-03-31 Toshiba Corp マスクパターンの作製方法、半導体装置の製造方法、マスクパターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP2005156606A (ja) * 2003-11-20 2005-06-16 Toshiba Microelectronics Corp 光近接効果補正の方法
JP2006058413A (ja) * 2004-08-18 2006-03-02 Renesas Technology Corp マスクの形成方法
JP2006126745A (ja) * 2004-11-01 2006-05-18 Toshiba Corp 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079184A (ja) * 2008-09-29 2010-04-08 Toshiba Corp パタンデータの作成方法およびパタンデータ作成プログラム
US8234596B2 (en) 2008-09-29 2012-07-31 Kabushiki Kaisha Toshiba Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method
US8443310B2 (en) 2011-03-23 2013-05-14 Kabushiki Kaisha Toshiba Pattern correcting method, mask forming method, and method of manufacturing semiconductor device
JP2015125163A (ja) * 2013-12-25 2015-07-06 キヤノン株式会社 パターンの光学像の評価方法

Also Published As

Publication number Publication date
JP4851924B2 (ja) 2012-01-11
US20080148198A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
TWI353538B (en) Mask design method, dangerous area verification mo
JP4866683B2 (ja) 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
US20100180253A1 (en) Defect pattern matching and verification in integrated circuit design and manufacturing
JP2010506336A (ja) 電子設計自動化における特性
US8364437B2 (en) Mark arrangement inspecting method, mask data, and manufacturing method of semiconductor device
JP2011028098A (ja) パターン評価方法、パターン作成方法およびパターン評価プログラム
JP4851924B2 (ja) 危険箇所集計方法、パターン修正方法およびプログラム
JP2008028092A (ja) 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法
JP2010079184A (ja) パタンデータの作成方法およびパタンデータ作成プログラム
JP2006053248A (ja) 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム
JP5100405B2 (ja) データベースの作成方法およびデータベース装置
US20160026748A1 (en) Multi-polygon constraint decomposition techniques for use in double patterning applications
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
JP2012252055A (ja) マスク検査方法、マスク作製方法および半導体装置の製造方法
JP2009175546A (ja) フォトマスクデータ検証用半導体セル及び半導体チップ
US8910090B2 (en) Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
US8365105B2 (en) Method of performing optical proximity effect corrections to photomask pattern
US10990000B2 (en) Photolithography plate and mask correction method
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
JP6338368B2 (ja) パターンの光学像の評価方法
KR20100025822A (ko) 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
JP5606369B2 (ja) パターン修正方法および半導体装置の製造方法
US8739077B1 (en) Methods of modifying a physical design of an electrical circuit used in the manufacture of a semiconductor device
JP2007081292A (ja) 検査方法、検査システムおよびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees