-
Die Erfindung betrifft eine integrierte
Speicherschaltung mit einem Speicherzellenfeld und einer Testschaltung,
wobei beim Testen des Speicherzellenfeldes Fehlerinformationen generiert
werden. Die Erfindung betrifft weiterhin ein Verfahren zum Testen
einer integrierten Speicherschaltung, wobei zusätzliche Fehlerinformationen über fehlerhafte Speicherbereiche
bereitgestellt werden.
-
Integrierte Speicherschaltungen werden während und
nach der Herstellung getestet. Bei dem sogenannten Frontend-Test
wird die integrierte Speicherschaltung gemäß vorgegebener Testmuster wiederholt
mit Testdaten beschrieben und ausgelesen. Dabei werden erkannte
fehlerhafte Speicherbereiche repariert, indem sie durch fehlerfreie,
redundant in der integrierten Speicherschaltung vorgesehene Speicherbereiche
ersetzt werden. Der Großteil
der Fehler, die in der integrierten Speicherschaltung auftreten,
sind Einzelbitausfälle.
Dennoch werden die Speicherbereiche, in denen sich die fehlerhaften Speicherzellen
befinden, durch redundante Speicherbereiche mit mehreren Speicherzellen
ersetzt.
-
Beim Testen werden die Fehlerinformationen von
der integrierten Speicherschaltung an eine Testereinheit übertragen,
in der eine Reparaturlösung berechnet
wird. Die Reparaturlösung
gibt an, wie die fehlerhaften Speicherzellen bzw. Speicherbereiche durch
redundante Speicherbereiche ersetzt werden sollen. D.h. im Beispiel
einer fehlerhaften Speicherzelle, ob die Speicherzelle durch eine
oder mehrere redundante Wortleitungen oder eine oder mehrere redundante
Bitleitungen ersetzt werden soll. Um Testzeit zu sparen, werden
viele Tests auf ACTM (advanced compression mode) umgestellt, bei
dem Informa nen Datenbits und der Datenpolarität verloren gehen. Dazu werden
bereits in der integrierten Speicherschaltung die Fehlerinformationen
komprimiert, so dass nur noch eine Information, in welchem Speicherbereich
der Fehler aufgetreten ist, an die Testereinheit übertragen
wird. Diese Information umfasst im Wesentlichen die Fehleradresse
eines Speicherbereichs und kann somit nicht mehr die genaue Speicherzellenadresse
beinhalten.
-
Eine Kenntnis der exakten Speicherzellenadresse
wird zur Berechnung der Reparaturlösung in der Testereinheit nicht
benötigt.
Darüber
hinaus würde
die Übertragung
der exakten Adressen der defekten Speicherzellen zur Testereinheit
die Testdauer erheblich erhöhen.
Aus diesem Grund wird die über
die Fehlerinformation zur Angabe des fehlerhaften Speicherbereiches
hinausgehende Information über die
Adresse der fehlerhaften Speicherzelle bereits vor der Übertragung
der Fehlerinformation an die Testereinheit in der integrierten Speicherschaltung verworfen.
-
Trotz umfangreicher Testvorgänge sowohl
im Frontend als auch im Backend (nach dem Einsetzen der integrierten
Schaltung in ein Gehäuse)
kommt es vor, dass für
fehlerfrei gehaltene integrierte Speicherbausteine dennoch Fehler
aufweisen, die zum Teil erst nach dem Versand beim Kunden bemerkt
werden. Diese sind in aller Regel nicht mehr reparierbar, und die
Bausteine werden an den Hersteller als unbrauchbar zurückgeschickt.
-
Zur Verbesserung des Produktionsprozesses,
insbesondere der Testverfahren, ist es wichtig, in einer sogenannten
Kundenretourenanalyse die Ursache von aufgetretenen Fehlern herauszufinden,
um solche Fehler für
die zukünftige
Produktion von Speicherbausteinen zu vermeiden. Um die Ursache des
aufgetretenen Fehlers zu finden, ist die Information über die
genaue Position der fehlerhaften Speicherzelle bzw. der fehlerhaften
Speicherzellen notwendig. Bei bisherigen Speicherschaltungen ist
es jedoch aufgrund oben genannter Reduzierung der zu übertragenden
Testdaten nicht möglich,
diese Position der fehlerhaften Speicherzelle beim Durchführen eines
Testverfahrens zu ermitteln.
-
Durch das Frontend- und Backend-Testen lassen
sich in aller Regel sogenannte harte Fehler (Ausfall einer Speicherzelle
unter jeder Bedingung) mit 100%er Wahrscheinlichkeit erkennen, da
alle Speicherzellen mit einem einfachen Schreib- und Lesetest getestet
werden. Somit befinden sich in den zurückgesendeten Bausteinen zumeist
sogenannte weiche Fehler (Fehler, die nur unter bestimmten Bedingungen
auftreten). Auch können
Fehler nachträglich
durch sogenannte Degradationsoder Alterungseffekte aufgetreten sein.
Die bestimmten Bedingungen, unter denen die weichen Fehler auftreten
können
nur in eines speziellen Testverfahren simuliert werden. Aus diesem
Grunde lässt
sich die genaue Position der fehlerhaften Speicherzelle nicht durch einfaches
Hineinschreiben von Daten und Auslesen von Daten gemäß den standardmäßigen Schreib- und
-leseverfahren für
eine integrierte Speicherschaltung ermitteln.
-
Somit muss auch bei einer Kundenretourenanalyse
die integrierte Speicherschaltung in einem Produktions-Testsystem
getestet werden, um den fehlerhaften Speicherbereich zu ermitteln.
Solche Testsysteme sind jedoch in der Regel nur für die Durchführung von
herkömmlichen
Frontend- und Backend-Testverfahren ausgelegt, so dass nur Fehlerinformationen über fehlerhafte
Speicherbereiche und nicht über
die exakte Position fehlerhafter Speicherzellen ermittelt werden
können.
-
Dies hat den Nachteil, dass man wesentliche zur
Analyse der Fehlerursache in der Kundenretourenanalyse notwendige
Information nicht erhalten kann.
-
Aus der Druckschrift
DE 100 16 719 A1 ist eine
integrierte Speicherschaltung bekannt, die ein Speicherzellenfeld
und eine Testschaltung aufweist. Das Speicherzellenfeld umfasst Speicherbereiche, die
jeweils eine Anzahl Speicherzellen aufweisen. Die Testschaltung
generiert beim Testen eines adressierten Speicherbereiches eine
Fehlerinformation, die angibt, ob mindestens eine der Speicherzellen des
adressierten Speicherbereiches fehlerhaft ist.
-
Die Aufgabe der vorliegenden Erfindung
besteht daher darin, die Adressen fehlerhafter Speicherzellen in
fertig hergestellten integrierten Speicherschaltungen zu ermitteln.
-
Diese Aufgabe wird durch die integrierte Schaltung
nach Anspruch 1, sowie durch das Verfahren zum Testen einer integrierten
Speicherschaltung nach Anspruch 6 gelöst.
-
Weitere vorteilhafte Ausgestaltungen
der Erfindung sind in den abhängigen
Ansprüchen
angegeben.
-
Gemäß einem ersten Aspekt der vorliegenden
Erfindung ist eine integrierte Speicherschaltung mit einem Speicherzellenfeld
und mit einer Testschaltung vorgesehen. Das Speicherzellenfeld umfasst Speicherbereiche,
die jeweils eine Anzahl von Speicherzellen beinhalten. Die Testschaltung
generiert beim Testen eines adressierten Speicherbereiches eine
Fehlerinformation, die angibt, ob mindestens eine der Speicherzellen
des adressierten Speicherbereiches fehlerhaft und somit der gesamte Speicherbereich
fehlerhaft ist. Ferner ist ein Speicherelement vorgesehen, um bei
Auftreten eines Fehlers in dem adressierten Speicherbereich eine
Information zu speichern, mit der die fehlerhafte Speicherzelle
des fehlerhaften Speicherbereich identifizierbar ist.
-
Die erfindungsgemäße Speicherschaltung bietet
die Möglichkeit,
auch bei einem fertigen Speicherbaustein ein Testverfahren z.B.
mittels eines herkömmlichen
Testsystems durchzuführen,
wobei an die Testereinheit des Testsystems nur Fehlerinformationen über fehlerhafte
Speicherbereiche übertragen
werden. Um zu ermitteln, welche der Speicherzellen in dem jeweiligen
fehlerhaften Speicherbereich defekt ist, ist ein Speicherelement
vorgesehen, das diese Information speichern kann.
-
Während
sogenannte harte Fehler (Fehler, die bei jedem Schreib- bzw. Lesevorgang
auftreten) einfach durch ein Hineinschreiben und ein Auslesen von
Daten in die integrierte Speicherschaltung erkennbar sind, sind
sogenannte weiche Fehler (Fehler, die nur unter bestimmten Bedingungen
auftreten) nur bei Durchführung
eines Testverfahrens mit Hilfe eines Testsystems erkennbar.
-
Da bei Testverfahren üblicherweise
eine große
Menge von Daten zwischen der integrierten Speicherschaltung und
der Testereinheit übertragen
werden, ist es notwendig, diese Daten zu komprimieren. Aus diesem
Grunde werden in der integrierten Speicherschaltung die Informationen über die
fehlerhafte Speicherzelle so komprimiert, dass eine Fehlerinformation
generiert wird, die lediglich angibt, in welchem Speicherbereich
der Fehler aufgetreten ist. Der Speicherbereich ist so gewählt, dass
dieser Speicherbereich, sofern er fehlerhaft ist, durch einen redundanten,
im wesentlichen gleich großen Speicherbereich
ersetzt werden kann.
-
Bei der Kundenretourenanalyse werden
fehlerhafte Speicherbausteine, die im Frontend-Testschritt und im
Backend-Testschritt als fehlerfrei getestet worden sind, überprüft, und
es wird versucht, die Fehlerursache herauszufinden. Dies ist notwendig,
um zum einen den Herstellungsprozess zu verbessern, so dass der
betreffende Fehler nicht mehr auftritt, und zum anderen, um die
Testverfahren zum Überprüfen der
integrierten Speicherschaltung auf Fehlerfreiheit zu verbessern,
so dass dieser Fehler bereits in dem Frontend-Testverfahren erkannt
werden kann.
-
Aus diesem Grunde wird erfindungsgemäß ein Speicherelement
vorgesehen, zum Beispiel ein Registerspeicher, der die redundanzkonforme
Fehlerinformation über
den fehlerhaften Speicherbereich ergänzt, so dass aus der redundanzkonformen
Fehlerinformation und dem Inhalt des Speicherelementes die exakte
Position der fehlerhaften Speicherzelle ermittelt werden kann.
-
Vorzugsweise gibt der Inhalt des
Speicherelements die Position der fehlerhaften Speicherzelle innerhalb
des fehlerhaften Speicherbereichs an. Stellt die redundanzkonforme
Fehlerin formation eine Komprimierung von 1:16 dar, d.h. 16 Speicherzellen werden
in einem Bit Fehlerinformation abgebildet, so ist eine Darstellungsbreite
von 4 Bit für
das Speicherelement ausreichend, um Information über die genaue Position der
Speicherzelle zu speichern.
-
Vorzugsweise ist das Speicherelement
mit einer Größe vorzusehen,
dass auch Informationen über
die exakten Speicherzellenadressen von mehreren fehlerhaften Speicherzellen
innerhalb des als fehlerhaft erkannten Speicherbereiches darstellbar sind.
Auf diese Weise lassen sich auch mehr als die eine defekte Speicherzelle
innerhalb des Speicherbereichs identifizieren, wenn mehr als eine
Speicherzelle in einem Speicherbereich defekt ist.
-
Weiterhin kann vorgegeben sein, dass
im Speicherelement eine Fehlerartsinformation umfasst ist, die angibt,
welcher Art der in der fehlerhaften Speicherzelle aufgetretene Fehler
ist. So kann die Fehlerartsinformation beispielsweise eine Angabe darüber enthalten,
ob beim Auslesen eines Datums aus einer Speicherzelle eine fehlerhafte „0" oder
eine fehlerhafte „1"
ausgelesen wurde. Dies ist eine Angabe, die zur Ermittlung der Fehlerursache
notwendig sein kann, da sie einen Rückschluss darauf zulässt, ob
eine unerwünschte
Kopplung, ein Leckstrom oder ähnliches
den Fehler bewirkt hat.
-
Vorzugsweise ist vorgesehen, dass
der Inhalt des Speicherelementes aus der integrierten Speicherschaltung
auslesbar ist, wobei das Auslesen gemäß einem von extern vorgegebenen
Signal durchgeführt
werden kann. Auf diese Weise ist es möglich, einen Testbefehl an
Signaleingänge
der integrierten Speicherschaltung anzulegen, der einen Zugriff
auf das Speicherelement erlaubt, wobei der Inhalt des Speicherelementes
z.B. an Datenausgänge
der integrierten Speicherschaltung angelegt wird.
-
Gemäß einem weiteren Aspekt der
vorliegenden Erfindung ist ein Verfahren zum Testen einer integrierten
Speicherschaltung vorgesehen. Beim Testen des Speicherzellenfelds
wird ein Speicherbereich adressiert, wobei eine Fehlerinformation
generiert wird, die angibt, ob mindestens eine der Speicherzellen
des adressierten Speicherbereichs fehlerhaft ist. Bei Auftreten
eines Fehlers in dem adressierten Speicherbereich wird eine Information
gespeichert, mit der die fehlerhafte Speicherzelle des fehlerhaften
Speicherbereichs identifiziert werden kann.
-
Das erfindungsgemäße Verfahren hat den Vorteil,
dass die beim Durchführen
eines herkömmlichen
Testvorgangs komprimierte Fehlerinformation durch eine weitere Information,
die z.B. in einem Speicherelement gespeichert werden kann, ergänzt wird,
so dass die exakte Position bzw. Adresse der fehlerhaften Speicherzelle
ermittelt werden kann. Dies ist insbesondere bei der Kundenretourenanalyse
notwendig und wenn die fehlerhafte Speicherzelle nicht durch bloßes Hineinschreiben
und Auslesen in eine Speicheradresse ermittelt werden kann, da es sich
um einen weichen Fehler handelt.
-
Eine bevorzugte Ausführungsform
der Erfindung wird im Folgenden anhand der beigefügten Zeichnungen
näher erläutert. Es
zeigen:
-
1 ein
Blockschaltbild einer erfindungsgemäßen integrierten Speicherschaltung;
und
-
2 eine
Tabelle zur Belegung des Speicherelements in der integrierten Speicherschaltung nach 1.
-
In 1 ist
eine integrierte Speicherschaltung 1 mit einem Speicherzellenfeld 2 dargestellt. Das
Speicherzellenfeld 2 weist Speicherzellen 3 auf, die
in Speicherbereichen 4 angeordnet sind.
-
Die Speicherzellen des Speicherzellenfelds 2 sind
vorzugsweise DRAM-Speicherzellen, können jedoch auch andere Arten
von Speicherzellen, beispielsweise SRAM-Speicherzellen oder ähnliches umfassen.
Die Speicherzellen des DRAM-Speicherzellenfeldes 2 werden über Wortleitungen
(nicht gezeigt) und Bitleitungen (nicht gezeigt) adressiert.
-
Die in der 1 dargestellten Speicherbereiche 4 sind
Speicherzellen entlang einer Wortleitung. Die Speicherbereiche können jedoch
auch durch Speicherzellen entlang einer Bitleitung oder entlang von
mehreren Bitleitungen gebildet sein. Die mit 4 gekennzeichneten
Speicherbereich stellen üblicherweise
Bereiche im Speicherzellenfeld dar, deren Speicherzellen durch eine
gemeinsame Wortleitung oder gemeinsame Wortleitungen, bzw. durch
eine oder mehrere Spaltenauswahlleitungen, mit denen Bitleitungen
aktiviert werden können,
adressiert werden.
-
Mit dem Speicherzellenfeld 2 ist
eine Testschaltung 5 verbunden, mit deren Hilfe das Speicherzellenfeld 2 getestet
wird. Die Testschaltung 5 weist eine Komparatorschaltung 6 auf,
die dazu dient, die aus dem Speicherzellenfeld 2 ausgelesenen
Daten mit den Solldaten, d.h. den zuvor in das Speicherzellenfeld
hineingeschriebenen Daten, zu vergleichen. Die Solldaten werden
entweder schaltungsintern generiert oder von einer externen Testereinheit
zur Verfügung
gestellt. Stimmen die eingeschriebenen und ausgelesenen Daten überein,
so wird als „Pass"-Information
z.B. eine logische „0",
sind die Daten unterschiedlich, so wird als Fehlerinformation z.B.
eine logische „1"
generiert.
-
Die so erhaltenen Informationen sind
hiermit redundanzkonform komprimiert und werden zum Übertragen
an eine Testereinheit 12 an einem Ausgang 10 der
integrierten Speicherschaltung 1 zur Verfügung gestellt.
Die kodierte Fehlerinformation entspricht z.B. einer „1", wenn
im soeben getesteten Speicherbereich an irgendeiner Speicherzelle
ein Fehler aufgetreten ist. Da die gerade getestete Speicherbereichsadresse
in der externen Testereinheit bekannt ist, erhält die Testereinheit mit der Übertragung
der kodierten Fehlerinformation eine Angabe über die Speicherbereichsadresse,
in der sich eine fehlerhafte Speicherzelle befindet.
-
Wenn die als Ergebnis des Vergleichens
in der Komparatorschaltung 6 erhaltenen Fehlerdaten anzeigen,
dass in einem der Speicherbereiche 4 eine fehlerhafte Speicherzelle
ist, so wird die Kodierschaltung 7 die exakte Position
der fehlerhaften Speicherzelle an ein Speicherelement 8 übermitteln,
während es
die kodierte Fehlerinformation an den Ausgang der integrierten Speicherschaltung 1 ausgibt.
Das Speicherelement 8 ist vorzugsweise als ein Register aufgebaut
und geeignet, einen Adresswert zu speichern, der die Position der
fehlerhaften Speicherzelle in dem jeweiligen fehlerhaften Speicherbereich 4 angibt.
-
Weiterhin ist ein Befehlsdecoder 9 vorgesehen,
der mit externen Anschlüssen
der integrierten Speicherschaltung 1 verbunden ist, um
Testbefehle von an Eingänge 11 angelegten
Eingangssignalen zu dekodieren und die Testfunktionen gemäß der empfangenen
Testbefehle auszuführen.
So ist ein Testbefehl vorgesehen, der es ermöglicht, aus dem Speicherelement 8 die
Speicherzellenadresse auszulesen und über die Ausgangsleitungen 10 an
die externe Testereinrichtung 12 auszugeben.
-
Mit der in 1 dargestellten Speicherschaltung ist
es möglich,
wie bisher Testverfahren durchzuführen, ohne Einschränkungen
bei der Durchführung
von Testabläufen
hinnehmen zu müssen.
Bei Überprüfung von
fertiggestellten Speicherbausteinen, z.B. bei der Kundenretourenanalyse,
ist es notwendig, eine ausführlichere
Fehlerinformation über den
in der Speicherschaltung aufgetretenen Fehler zu erhalten. Durch
das Vorsehen des Speicherelements 8 ist es möglich, diese
zusätzliche
Information zur Verfügung
zu stellen, die in Verbindung mit der in der Testschaltung 5 bereitgestellten
Fehlerinfor mation eine umfassende Angabe über die Position der defekten
Speicherzelle erlaubt.
-
Die Verwendung eines solchen Speicherelements 8 ist
deshalb notwendig, da nicht jeder Fehler durch einfaches Hineinschreiben
in einen Speicherbereich und Auslesen des Speicherbereichs erkennbar
ist. Viele Fehler, insbesondere sogenannte weiche Fehler, sind nur
nach bestimmten Bedingungen, wie sie beispielsweise mit einem Testsystem
erzeugt werden können,
erkennbar. Da das Auftreten eines Fehlers nach Durchlaufen der Frontend-
und Backend-Testverfahren häufig
ein Fehler ist, der nicht durch die bisher verwendeten Testverfahren
erkannt werden kann, ist es diesbezüglich notwendig, bei der Kundenretourenanalyse
besondere Testverfahren durchzuführen,
wobei die Bedingungen dieses Testverfahrens strenger gewählt werden.
-
Dieses Testverfahren wird mithilfe
der Testschaltung 5 durchgeführt. Beider Durchführung dieses
Testverfahrens wird jedoch nur eine redundanzkonforme Fehlerinformation
an die Testereinheit 12 über die Ausgangsleitungen 10 übertragen.
In dem Speicherelement 8 wird nun die zur genauen Bestimmung
der Position der fehlerhaften Speicherzelle zusätzlich notwendige Information
zum Auslesen zur Verfügung
gestellt.
-
Das Speicherelements 8 wird
vorteilhafterweise ausgelesen, sobald die Kodierschaltung 7 die kodierte
Fehlerinformation zur Verfügung
stellt. Somit kann gewährleistet
werden, dass die in dem Spe:icherelement 8 zur Verfügung stehende
Speicherzellenadresse dem gleichen Speicherbereich zugeordnet wird,
wie die kodierte Fehlerinformation.
-
Darüber hinaus kann vorgesehen
sein, dass in dem Speicherelement 8 eine weitere Information über die
Fehlerart abgelegt wird. So kann beispielsweise gespeichert werden,
ob sich in einer ausgelesenen Speicherzelle eine „0" befindet,
obwohl zuvor eine „1"
hineingeschrieben worden ist, oder ob sich in der Speicherzelle
eine „1"
befindet, obwohl zuvor eine „0"
hineingeschrieben worden ist. Dies lässt sich mithilfe eines weiteren
Bits in dem Speicherelement 8 darstellen.
-
In 2 ist
eine Tabelle dargestellt, die für drei
verschiedene Chiporganisationen angibt, wie die Bits eines Speicherelements 8 mit
5 Bits belegt sein können.
Die erste Zeile gibt für
einen x4 organisierten Speicherbaustein an, d.h. ein Speicherbaustein,
in dem jeder Adresse vier Datenbits zugeordnet sind, wie die fünf Bits
des Speicherelements belegt sind. In dem ersten Bit bit0 und dem
zweiten Bit bit1 wird kodiert, welche Speicherzelle der in dem durch
die kodierte Fehlerinformation angegebenen Speicherbereich defekt
ist. Da die Wortleitung des Speicherbereichs bei einer x4-Organisation
des Speicherzellenfeldes in vier Abschnitte unterteilt ist, müssen über das
dritte Bit bit2 und das vierte Bit bit3 angegeben werden, in welchem
der Abschnitte die fehlerhafte Speicherzelle sich befindet.
-
Das fünfte Bit bit4 des Speicherelementes 8 gibt
an, welcher Art der Fehler der defekten Speicherzelle ist. Wird
in dem fünften
Bit bit4 eine „0"
gespeichert, so befindet sich in der ausgelesenen Speicherzelle
eine „0",
obwohl bei korrekter Funktionsfähigkeit dieser
Speicherzelle eine „1"
gespeichert sein müsste.
Befindet sich in dem fünften
Bit bit4 eine „1",
so wird dadurch angegeben, dass die ausgelesene Speicherzelle eine „1" beinhaltet,
obwohl bei korrekter Funktionsfähigkeit
eine „0"
auszulesen wäre. Selbstverständlich kann
diese Kodierung auch umgekehrt vorgesehen sein.
-
Bei einem x8 organisierten Speicherbaustein beinhaltet
eine Adresse acht Datenbit. Die redundanzkonforme Kompression beträgt hier
ebenfalls 1:16, so dass die kodierte Fehlerinformation jeweils eine
Adresse eines Speicherbereichs mit einer Größe von 2x8 Bit angibt. Um die
Position der fehlerhaften Speicherzelle zu bestimmen, ist zunächst in
den ersten, zweiten und dritten Bit bit0, bit1, bit2, die Position
innerhalb des fehlerhaften, durch die kodierte Fehlerinformation
angegebenen Speicherbereichs anzugeben. Bei einem x8 organisierten
Speicherbaustein gibt es zwei Wortleitungsabschnitte, die mithilfe des
vierten Bits bit3 bestimmt sind. Das fünfte Bit bit4 gibt wie oben
angegeben die Fehlerart des aufgetretenen Fehlers an.
-
Bei einem x16 organisierten Speicherbaustein
geben die ersten vier Bit die Position der fehlerhaften Speicherzelle
in dem fehlerhaften Speicherbereich an und das fünfte Bit bit4 die Fehlerart
dies aufgetretenen Fehlers.
-
Das erfindungsgemäße Verfahren sieht vor, die
integrierte Speicherschaltung einem Testablauf zu unterziehen, der
dazu dient, bei zum Beispiel einer Retoure herauszufinden, ob der
von dem Kunden angegebene Fehler auch wirklich existiert. Ferner
ist es notwendig, bei einem nach dem Abschluss des Herstellungsprozesses
auftretenden Fehler herauszufinden, welcher Art der Fehler ist,
um entweder das Herstellungsverfahren und/oder die im Herstellungsverfahren
verwendeten Testabläufe
zu optimieren.
-
Zusammenfassend sieht das erfindungsgemäße Verfahren
ein Testverfahren vor, wobei beim Testen eine Fehlerinformation
generiert wird, die angibt, ob mindestens eine der Speicherzellen
eines adressierten Speicherbereichs fehlerhaft ist. Dies wird mithilfe
von gängigen
Testverfahren durchgeführt,
zum Beispiel auch unter Zuhilfenahme einer BIST-Schaltung (Built-In-Self-Test-Schaltung),
die die zu testenden Adressen generiert. Üblicherweise wird ein solcher
Test unter Zuhilfenahme einer Testschaltung, die in der integrierten
Speicherschaltung vorgesehen ist, durchgeführt. Tritt ein Fehler auf,
so ist die Testschaltung so gestaltet, dass zum einen die kodierte
Fehlerinformation an die Testereinheit ausgegeben wird und zum anderen
eine darüber
hinausgehende Information über
die Position der fehlerhaften Speicherzelle in dem soeben getesteten Speicherbereich
in das Speicherelement gespeichert wird. In dem Speicherelement
steht diese Information zum Übertragen
an die Testereinheit zur Verfügung, bis
die nächste
Fehlerinformation durch die Testschaltung generiert wird oder bis
ein nächster
Fehler in einem anderen Speicherbereich der integrierten Speicherschaltung
erkannt wird.
-
Wird die integrierte Speicherschaltung
nun im Frontend-Testverfahren
bzw. im Backend-Testverfahren getestet, so ist diese zusätzliche
in dem Speicherelement gespeicherte Fehlerinformation nicht benötigt und
wird aus diesem Grunde auch nicht ausgelesen. Treten in einem zuvor
auf Fehlerfreiheit geprüften
Speicherbaustein im Laufe der Zeit Fehler auf, so ist mithilfe der
in dem Speicherelement zusätzlich
speicherbaren Information eine genauere Angabe über die Position der fehlerhaften
Speicherzelle auslesbar, so dass mehr Information für Rückschlüsse auf
die Fehlerursache in der Kundenretourenanalyse zur Verfügung stehen.
-
Zum Beispiel können Informationen über die genaue
Position der fehlerhaften Speicherzelle, sowie Informationen über die
Anordnung der Speicherzellen in der integrierten Speicherschaltung
Rückschlüsse auf
mögliche
Signaleinkopplungen, Leckströme
o.ä. zulassen.
-
Selbstverständlich kann das Speicherelement
in nahezu beliebiger Größe vorgesehen
sein, um nicht nur Informationen über die Position einer defekten
Speicherzelle, sondern Informationen über mehrere defekte Speicherzellen
innerhalb eines Speicherbereichs zu speichern.
-
Als Vorteil der vorliegenden Erfindung
ist die Möglichkeit
gegeben, eine adressgenaue Korrelation der Fehler durchzuführen.
-
- 1
- Integrierte
Speicherschaltung
- 2
- Speicherzellenfeld
- 3
- Speicherzelle
- 4
- Speicherbereich
- 5
- Testschaltung
- 6
- Komparatorschaltung
- 7
- Kodierschaltung
- 8
- Speicherelement
- 9
- Befehlsdekodierschaltung
- 10
- Ausgangsleitungen
- 11
- Eingangsleitungen
- 12
- Testereinrichtung