DE10035705A1 - Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch macht - Google Patents
Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch machtInfo
- Publication number
- DE10035705A1 DE10035705A1 DE10035705A DE10035705A DE10035705A1 DE 10035705 A1 DE10035705 A1 DE 10035705A1 DE 10035705 A DE10035705 A DE 10035705A DE 10035705 A DE10035705 A DE 10035705A DE 10035705 A1 DE10035705 A1 DE 10035705A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- address
- error
- defective
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5604—Display of error information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Abstract
Es wird ein Verfahren zum Analysieren der Reparatur fehlerhafter Zellen in einem Speicher geschaffen, das in der Lage ist, eine Adresse einer fehlerhaften Speicherzelle in einem in Prüfung befindlichen Speicher in kurzer Zeit zu erfassen, sowie eine Speichertestvorrichtung mit einem Fehlerersetzungsanalysator, die dieses Analyseverfahren verwendet. DOLLAR A Bei einer Speichertestvorrichtung mit einem Fehlerersetzungsanalysator zum Prüfen eines Speichers, der eine Mehrzahl von Speicherbereichen aufweist, zum Zählen der Anzahl fehlerhafter Speicherzellen für die einzelnen Speicherbereiche und zum Auslesen der gezählten Anzahl fehlerhafter Speicherzellen, um dadurch eine Fehlerersetzungsanalyse für die einzelnen Speicherbereiche auszuführen, sind vorgesehen ein Detektor für den analysierten Speicherbereich zum Suchen, ob eine fehlerhafte Speicherzelle in den einzelnen der mehreren Speicherbereiche eines in Prüfung befindlichen Speichers existiert oder nicht und zum Ermitteln, ob eine Fehlerersetzungsanalyse für die einzelnen Speicherbereiche durchgeführt werden sollte oder nicht, eine Fehlerleitungssuchvorrichtung zum Suchen von Zeilenadressen in dem Speicherbereich, bei dem ermittelt wurde, daß eine Fehlerersetzungsanalyse durchgeführt werden sollte, um zu erfassen, ob eine fehlerhafte Speicherzelle existiert oder nicht, und eine Adressenabtastvorrichtung, deren Betrieb gestartet wird, wenn die Fehlerleitungssuchvorrichtung das Vorhandensein einer fehlerhaften Speicherzelle ...
Description
Die vorliegende Erfindung betrifft eine Speichertestvorrichtung zum Testen verschiedener Arten
von Halbleiterspeichern, die einen Speicher enthalten, der beispielsweise aus einem Halbleiter-IC
(nachstehend als IC bezeichnet) gebildet ist, und ein Verfahren zum Analysieren des Ersatzes
oder der Reparatur einer fehlerhaften Zelle oder fehlerhafter Zellen in einem Speicher, das die
Schritte des Zählens der Anzahl fehlerhafter Speicherzellen eines von dieser Speichertestvorrich
tung geprüften Halbleiterspeichers und der Ermittlung umfaßt, ob eine Reparatur des geprüften
Halbleiterspeichers möglich ist oder nicht. (Nachstehend wird ein Speicher, der aus einem
Halbleiter-IC aufgebaut ist, als IC-Speicher bezeichnet.) Die vorliegende Erfindung betrifft
insbesondere ein Verfahren zum Analysieren der Reparatur einer fehlerhaften Zelle oder fehlerhaf
ter Zellen in einem Speicher, das den Schritt des Spezifizierens einer Adresse einer fehlerhaften
Speicherzelle in einem Speicher mit Redundanzstruktur in kurzer Zeit enthält, und eine Speicher
testvorrichtung mit einem Fehlerersetzungsanalysator, die dieses Analyseverfahren verwendet.
In letzter Zeit ist die Speicherkapazität von IC-Speichern immer größer und deren Größe immer
kleiner geworden, und damit hat auch die Defektrate bei IC-Speichern zugenommen. Um die
Defektrate zu senken, um in anderen Worten zu verhindern, daß die Ausbeute von IC-Speichern
vermindert wird, werden IC-Speicher hergestellt, bei denen beispielsweise eine oder mehrere
fehlerhafte Speicherzellen durch eine Substituts- oder Alternativspeicherzelle (auch Reservelei
tung, Reserveleitung oder Redundanzschaltung in diesem technischen Bereich genannt) elektrisch
ersetzt werden können. Die IC-Speicher dieser Art mit jeweils Substituts- oder Alternativspeicher
zellen (nachstehend als Reserveleitung bezeichnet) werden in diesem technischen Bereich als
Speicher mit Redundanzstruktur bezeichnet, und die Entscheidung, ob der Speicher mit Redun
danzstruktur repariert werden kann oder nicht, wird von einem Fehlerersetzungsanalysator
getroffen.
Fig. 5 ist ein Blockschaltbild, das übersichtsartig eine Konfiguration der üblichen Speichertestvor
richtung mit einem Fehlerersetzungsanalysator zeigt, wie er herkömmlich verwendet wurde.
Diese Speichertestvorrichtung TES umfaßt grob gesagt einen Haupt-Controller 111, einen
Mustergenerator 112, einen Taktgenerator 113, einen Wellenformformatierer 114, einen
Logikkomparator 115, einen Treiber 116, einen Analogpegelkomparator (nachstehend als
Komparator bezeichnet) 117, einen Fehleranalysespeicher 118, einen Fehlerersetzungsanalysator
120, eine Logikamplitudenreferenzspannungsquelle 121, eine Vergleichsreferenzspannungsquelle
122 und eine Vorrichtungsstromquelle 123. Des weiteren wird in der folgenden Beschreibung ein
Fall beschrieben, in dem die Speichertestvorrichtung einen IC-Speicher prüft. Im Fall der Prüfung
verschiedener Arten von Halbleiterspeichern mittels der Speichertestvorrichtung, die keine IC-
Speicher sind, werden sie jedoch auf ähnliche Weise geprüft.
Der Haupt-Controller 111 ist im allgemeinen von einem Computersystem gebildet, in das vorab
ein von einem Benutzer (Programmierer) geschaffenes Prüfprogramm PM gespeichert wird, und
die gesamte Speichertestvorrichtung wird nach Maßgabe des Prüfprogramms PM gesteuert. Der
Haupt-Controller 111 ist über einen Prüfbus BUS an den Mustergenerator 112, den Taktgenerator
113, den Fehleranalysespeicher 118, den Fehlerersetzungsanalysator 120 und ähnliches
angeschlossen. Obwohl dies nicht gezeigt ist, sind die Logikamplitudenreferenzspannungsquelle
121, die Vergleichsreferenzspannungsquelle 122 und die Vorrichtungsstromquelle 123 ebenfalls
an den Haupt-Controller 111 angeschlossen.
Ein zu prüfender IC-Speicher (in Prüfung befindlicher IC-Speicher, im allgemeinen als MUT
bezeichnet) 119 ist auf einem IC-Sockel eines Testkopfs (nicht gezeigt) montiert, der gesondert
von der eigentlichen Speichertestvorrichtung gebildet ist. Gewöhnlich ist ein Element, das als
Performance Board oder Funktionskarte bezeichnet wird, am oberen Teil des Testkopfs montiert,
und eine vorbestimmte Anzahl an IC-Sockeln ist auf der Funktionskarte montiert. Daher wird der
in Prüfung befindliche IC-Speicher 119 auf einem zugeordneten der IC-Sockel montiert. Außer
dem ist eine in diesem technischen Bereich als Anschlußkarte bezeichnete gedruckte Leiterplatte
innerhalb des Testkopfs untergebracht. Gewöhnlich ist eine den Treiber 116 und den Komparator
117 der Speichertestvorrichtung TES enthaltende Schaltung auf dieser. Anschlußkarte gebildet.
Im allgemeinen wird der Prüfkopf auf einem Prüfabschnitt einer in diesem technischen Bereich als
Handhabungsvorrichtung bezeichneten IC-Transport- und Verarbeitungsvorrichtung montiert und
ist über Signalübertragungsvorrichtungen wie beispielsweise ein Kabel, eine Lichtleitfaser oder
ähnliches an die eigentliche Speichertestvorrichtung elektrisch angeschlossen.
Zuerst werden vor Beginn der Prüfung eines IC-Speichers verschiedene Arten von Daten vom
Haupt-Controller 111 eingestellt. Nachdem die verschiedenen Arten von Daten eingestellt worden
sind, wird die Prüfung des IC-Speichers begonnen. Wenn der Haupt-Controller 111 einen
Prüfungsbeginnbefehl oder -anweisung an den Mustergenerator 112 gibt, beginnt der Musterge
nerator 112, ein Muster zu erzeugen. Der Mustergenerator 112 liefert nach Maßgabe des
Prüfprogramms PM Prüfmusterdaten an den Wellenformformatierer 114. Andererseits erzeugt der
Taktgenerator 113 ein Taktsignal (Taktimpulse) zum Steuern von Betriebszeitpunkten des
Wellenformformatierers 114, des Logikkomparators 115 und dergleichen.
Der Wellenformformatierer 114 setzt die vom Mustergenerator 112 gelieferten Prüfmusterdaten
in ein Prüfmustersignal mit einer realen Wellenform um. Dieses Prüfmustersignal wird über den
Treiber 116, der die Spannung des Prüfmustersignals auf eine Wellenform mit einem Amplitu
denwert verstärkt, der durch die Logikamplitudenreferenzspannungsquelle 121 eingestellt wird,
an den in Prüfung befindlichen IC-Speicher (nachstehend als in Prüfung befindlicher Speicher
bezeichnet) 119 angelegt. Das Prüfmustersignal wird in einer Speicherzelle des in Prüfung
befindlichen Speichers 119 gespeichert, die eine durch ein Adressensignal spezifizierte Adresse
aufweist, und der Speicherinhalt wird während eines später ausgeführten Lesezyklus aus ihr
ausgelesen.
Ein aus dem in Prüfung befindlichen Speicher 119 ausgelesenes Antwortsignal wird im Kompara
tor 117 mit einer aus der Vergleichsreferenzspannungsquelle 122 gelieferten Referenzspannung
verglichen, und es wird ermittelt, ob das Antwortsignal einen vorbestimmten logischen Pegel
aufweist oder nicht, d. h., ob das Antwortsignal eine vorbestimmte Spannung logisch H (logisch
High) oder eine Spannung logisch L (logisch Low) aufweist oder nicht. Ein Antwortsignal, von
dem festgestellt wird, daß es den vorbestimmten logischen Pegel aufweist, wird an den Logik
komparator 115 geschickt, wo das Antwortsignal mit einem aus dem Mustergenerator 112
ausgegebenen Erwartungswertmustersignal verglichen wird und ermittelt wird, ob der in Prüfung
befindliche Speicher 119 ein normales Antwortsignal ausgegeben hat oder nicht.
Wenn das Antwortsignal nicht mit dem Erwartungswertmustersignal koinzidiert, bestimmt der
Logikkomparator 115, daß die Speicherzelle mit einer Adresse des in Prüfung befindlichen
Speichers 119, aus dem das Antwortsignal ausgelesen wurde, defekt (fehlerhaft) ist und erzeugt
ein diese Tatsache anzeigendes Fehlersignal. Gewöhnlich wird, wenn das Fehlersignal erzeugt
wird, ein Schreiben eines Fehlerdatenwerts (im allgemeinen ein Signal logisch "1") im Fehlerana
lysespeicher 118, das an dessen Dateneingangsanschluß angelegt wurde, freigegeben, und der
Fehlerdatenwert wird an einer Adresse des Fehleranalysespeichers 118 gespeichert, die durch ein
Adressensignal spezifiziert ist, welches zu diesem Zeitpunkt an den Fehleranalysespeicher 118
geliefert wird.
Die Betriebsrate oder -geschwindigkeit des Fehleranalysespeichers 118 und dessen Speicherka
pazität sind denen des in Prüfung befindlichen Speichers 119 äquivalent, und das gleiche
Adressensignal wie das an den in Prüfung befindlichen Speicher 119 angelegte Adressensignal
wird auch an diesen Fehleranalysespeicher 118 angelegt. Außerdem wird der Fehleranalysespei
cher 118 vor dem Beginn einer Prüfung initialisiert. Wenn er initialisiert ist, weist der Fehleranaly
sespeicher 118 beispielsweise Daten von logischen "Nullen" auf, die an alle seine Adressen
geschrieben sind. Jedesmal, wenn ein die Antikoinzidenz anzeigendes Fehlersignal vom Logik
komparator 115 während der Prüfung des in Prüfung befindlichen Speichers 119 erzeugt wird,
wird ein den Fehler einer Speicherzelle anzeigender Fehlerdatenwert mit logisch "1" an die
Adresse des Fehleranalysespeichers 118 geschrieben, die gleich wie die Speicherzelle des in
Prüfung befindlichen Speichers 119 ist, bei dem die Antikoinzidenz aufgetreten ist.
Im allgemeinen wird dieses Signal logisch "1" an derjenigen Adresse des Fehleranalysespeichers
118 gespeichert, die gleich wie diejenige der fehlerhaften Speicherzelle des in Prüfung befindli
chen Speichers MUT ist.
Wenn im Gegensatz dazu das Antwortsignal mit dem Erwartungswertmustersignal koinzidiert,
bestimmt der Logikkomparator 115, daß die Speicherzelle mit einer Adresse des in Prüfung
befindlichen Speichers 119, aus dem das Antwortsignal ausgelesen worden ist, nicht defekt (gut)
ist und erzeugt ein diese Tatsache anzeigendes Gut-Signal. Gewöhnlich wird dieses Gut-Signal
nicht im Fehleranalysespeicher 118 gespeichert.
Nachdem die Prüfung abgeschlossen ist, werden die im Fehleranalysespeicher 118 gespeicherten
Fehlerdaten aus ihm in den Fehlerersetzungsanalysator 120 ausgelesen, und es wird ermittelt, ob
ein Ersatz oder eine Reparatur fehlerhafter Speicherzellen des geprüften IC-Speichers 119
möglich ist oder nicht.
Der Fehlerersetzungsanalysator 120 zählt gesondert und gleichzeitig die im Fehleranalysespeicher
118 gespeicherte Gesamtanzahl fehlerhafter Speicherzellen und die Anzahl fehlerhafter Speicher
zellen auf den einzelnen Adressenleitungen von (lateralen) Zeilenadressenleitungen und (longitudi
nalen) Spaltenadressenleitungen, die im Fehleranalysespeicher 118 gespeichert sind, und
analysiert, um zu ermitteln, ob der Ersatz bei dem geprüften Speicher durch Verwendung von
Reserveleitungen ausgeführt werden kann, die auf jedem der Mehrzahl von Speicherbereichen
(Speicherzellenfeld) des in Prüfung befindlichen Speichers 119 vorgesehen sind.
Des weiteren ist in Fig. 5 das Blockschaltbild so dargestellt, daß das aus dem Treiber 116
ausgegebene Prüfmustersignal nur an einen Eingangsanschluß des in Prüfung befindlichen
Speichers 119 angelegt wird und daß ein Antwortsignal von einem Ausgangsanschluß des in
Prüfung befindlichen Speichers 119 an den Komparator 117 geliefert wird. Die Anzahl der
vorgesehenen Treiber 116 ist jedoch tatsächlich gleich der Anzahl an Eingangsanschlüssen des in
Prüfung befindlichen Speichers 119, beispielsweise 512, und die Anzahl der vorgesehenen
Komparatoren 117 ist ebenfalls gleich der Anzahl der Ausgangsanschlüsse des in Prüfung
befindlichen Speichers 119 (da die Anzahl der vorgesehenen Eingangsanschlüsse gewöhnlich
gleich der Anzahl der Ausgangsanschlüsse ist, ist die Anzahl der vorgesehenen Komparatoren
117 gleich der Anzahl der vorgesehenen Treiber 116). Außerdem gibt es, obwohl die Eingangs
anschlüsse des in Prüfung befindlichen Speichers 119 in Fig. 5 als von den Ausgangsanschlüssen
des in Prüfung befindlichen Speichers 119 verschieden dargestellt sind, im allgemeinen viele
Fälle, daß jeder Anschluß des in Prüfung befindlichen Speichers 119 gemeinsam sowohl als
Eingangsanschluß als auch als Ausgangsanschluß verwendet wird. Darüber hinaus sind, obwohl
jedes der Elemente (der Haupt-Controller 111, der Mustergenerator 112, der Taktgenerator 113,
der Wellenformformatierer 114, der Logikkomparator 115, der Fehleranalysespeicher 118, der
Fehlerersetzungsanalysator 120 und ähnliches) mit Ausnahme des Treibers 116 und des
Komparators 117 durch einen Block dargestellt ist, sind diese Elemente mit Ausnahme des
Haupt-Controllers 111 und des Taktgenerators 113 ebenfalls in gleicher Anzahl wie diejenige der
Treiber 116 (beispielsweise 512) vorgesehen. D. h., nur der Haupt-Controller 111 und der
Taktgenerator 113 werden gemeinsam für die Anschlüsse des in Prüfung befindlichen Speichers
119 verwendet.
Fig. 6 zeigt die innere Struktur des in Prüfung befindlichen Speichers 119. Ein durch eine
Halbleiter-IC-Schaltung gebildeter IC-Speicher weist eine Mehrzahl von Speicherbereichen 2 auf,
die auf dem gleichen Halbleiterchip 1 gebildet sind. Jeder Speicherbereich 2 setzt sich aus vielen
Speicherzellen zusammen, die längs Zeilenadressenleitungen und Spaltenadressenleitungen
ausgerichtet sind, und wird in diesem technischen Bereich als Speicherzellenfeld (MCA) bezeich
net. Ein Speicherelement mit einer gewünschten Speicherkapazität setzt sich aus diesen
mehreren Speicherbereichen 2 zusammen. Außerdem wird auf jeden der Vielzahl von Speicherbe
reichen 2 selektiv mittels eines Adressensignals für einen Speicherbereich (Block) zugegriffen,
das später zu beschreiben ist.
Wie in Fig. 7 in vergrößerter Form gezeigt, weist jeder Speicherbereich 2 ein Speicherzellenfeld
MCA auf, in dem Speicherzellen matrixartig in Zeilen und Spalten angeordnet sind, und ist
zusätzlich zum Speicherzellenfeld MCA mit einer gewünschten Anzahl an Zeilenreserveleitungen
SR und einer gewünschten Anzahl an Spaltenreserveleitungen SC versehen, die an der Peripherie
des Speicherzellenfelds MCA in der Zeilenadressenrichtung ROW bzw. in der Spaltenadressen
richtung COL gebildet sind. Diese Reserveleitungen SR und SC sind zum Zweck des Ersatzes
fehlerhafter Speicherzellen vorgesehen und dienen dazu, einen in Prüfung befindlichen Speicher,
der als defekter oder fehlerhafter Artikel bestimmt worden ist, zu einem nicht-defekten oder
fehlerfreien Artikel zu machen, indem die erfaßten fehlerhaften Speicherzellen im Speicherbereich
2 durch jene Reserveleitungen elektrisch ersetzt werden. Des weiteren ist in diesem Beispiel ein
Fall gezeigt, in dem zwei Zeilenreserveleitungen SR an einer Seite des Speicherzellenfelds MCA in
der Zeilenadressenrichtung angeordnet und zwei Spaltenreserveleitungen SC auf einer Seite des
Speicherzellenfelds MCA in der Spaltenadressenrichtung angeordnet sind. Es ist jedoch nicht
erforderlich auszuführen, daß die Anzahl an Reserveleitungen und die Positionen, in denen diese
Reserveleitungen angeordnet sind, nicht auf das dargestellte Beispiel beschränkt sind.
Abhängig von der Anzahl der in der Zeilenadressenrichtung ROW gebildeten Reserveleitungen SR
und der Anzahl der in der Spaltenadressenrichtung COL gebildeten Reserveleitungen SC ist die
Anzahl fehlerhafter Speicherzellen beschränkt, die durch die Reserveleitungen ersetzt werden
können, welche in einer senkrechten Richtung zu einer Adressenleitung im Speicherbereich 2
sind. Aus diesem Grund werden, nachdem die Prüfung abgeschlossen ist, zuerst die Anzahl
fehlerhafter Speicherzellen für jeden Speicherbereich 2 sowie die Zeilenadressenleitungen und die
Spaltenadressenleitungen, auf denen diese fehlerhaften Speicherzellen vorhanden sind, für jeden
Speicherbereich 2 lokalisiert, um dadurch festzustellen, ob die fehlerhafte(n) Speicherzelle(n) auf
der einen Adressenleitung durch die zu dieser Adressenleitung senkrechten Reserveleitungen
ersetzt werden kann bzw. können oder nicht.
Der Fehlerersetzungsanalysator 120 enthält, wie in Fig. 8 gezeigt, einen Zeilenadressenfehleran
zahlzähler/speicher RFC zum Zählen der auf jeder der Zeilenadressenleitungen in jedem Speicher
bereich 2 vorhandenen fehlerhaften Speicherzellen und deren Speicherung in ihm, einen Spalten
adressenfehleranzahlzähler/speicher CFC zum Zählen der auf jeder der Spaltenadressenleitungen
in jedem Speicherbereich 2 vorhandenen Anzahl fehlerhafter Speicherzellen und deren Speiche
rung in ihm sowie einen Gesamtfehleranzahlzähler/speicher TFC zum Zählen der Gesamtanzahl
fehlerhafter Speicherzellen in jedem Speicherbereich 2 und deren Speicherung in ihm. Des
weiteren sind der Zeilenadressenfehleranzahlzähler/speicher RFC und der Spaltenadressenfehler
anzahlzähler/speicher CFC in der Praxis so aufgebaut, daß jene Zähler/speicher RFC und CFC die
Anzahl an Fehlerdaten zählen, die aus dem Fehleranalysespeicher 118 ausgelesen werden, von
denen jeder eine fehlerhafte Speicherzelle in den einzelnen Zeilenadressenleitungen bzw.
Spaltenadressenleitungen repräsentiert, und die gezählten Werte werden in ihren jeweiligen
Fehlerspeicherungsspeichern gespeichert. Der Gesamtfehleranzahlzähler/speicher TFC ist so
aufgebaut, daß er jedesmal dann, wenn ein Fehlerdatenwert aus dem Fehleranalysespeicher 118
ausgelesen wird, die Anzahl vorkommender Fehlerdaten akkumuliert, und der akkumulierte Wert
wird in dem Gesamtfehlerspeicherungsspeicher des Gesamtfehleranzahlzählers/speichers TFC
gespeichert.
Eine Möglichkeit des Auftretens fehlerhafter Speicherzellen ist der Fall, daß, wie in Fig. 9 gezeigt,
viele fehlerhafte Zellen FC auf einer Zeilenadressenleitung RLN oder auf einer Spaltenadressenlei
tung CRN vorhanden sind und daß die Anzahl fehlerhafter Speicherzellen FC auf einer Adressen
leitung größer als die Anzahl an Reserveleitungen SC oder SR ist, die in der Richtung senkrecht
zu der Adressenleitung RLN oder CLN vorgesehen sind. Ein derartiger Zustand wird in diesem
technischen Bereich im allgemeinen als Muß-Reparatur MS bezeichnet. Diese Muß-Reparatur MS
kann nicht durch die Reserveleitungen SC oder SR repariert werden, die üi der Richtung senk
recht zu deren Adressenleitung RLN oder CLN vorgesehen sind. Daher ist es erforderlich, eine
derartige Muß-Reparatur unter Verwendung einer Reserveleitung SR oder SC zu ersetzen, die
parallel zu der Muß-Reparatur-Adressenleitung RLN bzw. CLN vorgesehen ist. Als Fehlererset
zungsanalyseprozedur muß zuerst die Muß-Reparatur MS erfaßt werden, und dann werden die für
die Reparatur der Muß-Reparatur MS verwendete Reserveleitung und die reparierten Speicherzel
len von der Berücksichtigung für eine weitere Fehlerersetzung ausgeschlossen, wonach ermittelt
wird, ob die verbleibenden fehlerhaften Speicherzellen durch die verbleibenden Reserveleitungen
ersetzt werden können oder nicht.
Eine Muß-Reparatur MS wird sowohl in der Zeilenadressenrichtung ROW als auch in der Spalten
adressenrichtung COL gesucht. Genauer erläutert kann durch Auslesen zuerst des Speicherinhalts
des Zeilenadressenfehleranzahlzählers/speichers RFC in der Reihenfolge der Zeilenadressen die
Anzahl fehlerhafter Speicherzellen ausgelesen werden, die auf den einzelnen Zeilenadressenlei
tungen jedes Speicherbereichs 2 vorhanden sind. Die Anzahl X1 fehlerhafter Speicherzellen, die
in den einzelnen Zeilenadressen gespeichert sind, wird mit der Anzahl Y1 an Spaltenreservelei
tungen SC verglichen. Wenn das Vergleichsergebnis X1 < Y1 ist, wird bestimmt, daß sich die
Zeilenadresse mit der Anzahl X1 fehlerhafter Speicherzellen im Muß-Reparatur-Zustand befindet.
Die als im Muß-Reparatur-Zustand bestimmte Zeilenadresse wird an den Haupt-Controller 111
geschickt und wird im Haupt-Controller 111 als Zeilen-Muß-Reparatur-Adresse gespeichert.
Als nächstes kann durch Auslesen des Speicherinhalts des Spaltenadressenfehleranzahlzäh
lers/speichers CFC in der Reihenfolge der Spaltenadressen die Anzahl fehlerhafter Speicherzellen
ausgelesen werden, die auf den einzelnen Spaltenadressenleitungen der einzelnen Speicherberei
che 2 vorhanden sind. Die Anzahl X2 fehlerhafter Speicherzellen, die in den einzelnen Spalten
adressen gespeichert sind, wird mit der Anzahl Y2 an Zeilenreserveleitungen SR verglichen.
Wenn das Vergleichsergebnis X2 < Y2 ist, wird bestimmt, daß sich diejenige Spaltenadressenlei
tung mit einer Anzahl X2 fehlerhafter Speicherzellen in einem Muß-Reparatur-Zustand befindet.
Die als im Muß-Reparatur-Zustand bestimmte Spaltenadresse wird an den Haupt-Controller 111
geschickt und im Haupt-Controller 111 als Spalten-Muß-Reparatur-Adresse gespeichert.
Wenn der Suchvorgang nach Muß-Reparatur-Adressen abgeschlossen worden ist, stellt der
Haupt-Controller 111 die gespeicherten Zeilen- und Spaltenadressen im Fehlerersetzungsanalysa
tor 120 ein und veranlaßt, daß der Fehlerersetzungsanalysator 120 einen Datenaktualisierungs
vorgang ausführt. Eine Muß-Reparatur MS kann nur repariert werden, wenn eine Reserveleitung
verwendet wird, die parallel zu der Muß-Reparatur-Adressenleitung ist. Deshalb muß, wenn
beispielsweise eine Muß-Reparatur MS nur auf einer Zeilenadressenleitung RLN vorhanden ist,
eine Zeilenreserveleitung SR verwendet werden. Daher wird, wenn eine Muß-Reparatur MS nur
auf einer Zeilenadressenleitung RLN vorhanden ist, ein Vorgang der Erniedrigung der Anzahl an
Zeilenadressenleitungen RLN um Eins sowie des Subtrahierens der Anzahl fehlerhafter Speicher
zellen auf der Zeilenadressenleitung, auf der sich die Muß-Reparatur MS befindet, vom Zeilen
adressenfehleranzahlzählerlspeicher RFC, vom Spaltenadressenfehleranzahlzähler/speicher CFC
und vom Gesamtfehleranzahlzähler/speicher TFC ausgeführt. Durch diesen Vorgang würde die
Zeilenadressenleitung, auf der die Muß-Reparatur MS vorhanden war, zu einer nicht-defekten
Zeilenadressenleitung repariert.
Selbst wenn nur eine Muß-Reparatur-Adresse auf einer der Zeilenadressen vorhanden ist, wird die
Anzahl an Zeilenreserveleitungen SR um Eins vermindert, und daher wird die Anzahl an Zeilenre
serveleitungen SR geändert. Als Folge muß hinsichtlich der Spaltenadressenleitungen, die
senkrecht zur Zeilenreserveleitung SR sind, erneut ein Suchvorgang nach einer Muß-Reparatur
bezüglich der geänderten Anzahl an Zeilenreserveleitungen SR ausgeführt werden. Die Suchbe
dingung in diesem Fall besteht darin, die Anzahl X2 fehlerhafter Speicherzellen der einzelnen
Spaltenadressen mit einem numerischen Wert Y2-1 zu vergleichen, der durch Subtraktion von
Eins (1) von der Anzahl Y2 der Zeilenreserveleitungen SR resultiert. Wenn das Vergleichsergebnis
X2 < Y2-1 erfaßt wird, wird jene Spaltenadresse an den Haupt-Controller 111 als Spalten-Muß-
Reparatur-Adresse geschickt und in ihm gespeichert.
Wenn der Suchvorgang nach Muß-Reparatur-Adressen in der Spaltenadressenrichtung COL
abgeschlossen ist, stellt der Haupt-Controller 111 erneut die hinsichtlich Spaltenadressen
erfaßten Spalten-Muß-Reparatur-Adresse(n) im Fehlerersetzungsanalysator 120 ein und veranlaßt,
daß der Fehlerersetzungsanalysator 120 einen Datenaktualisierungsvorgang ausführt. Wenn
beispielsweise eine Muß-Reparatur MS nur auf einer Spaltenadressenleitung CLN vorhanden ist,
ist dieser Datenaktualisierungsvorgang so, daß unter der Annahme, daß eine Spaltenreservelei
tung SC verwendet worden ist, von der Anzahl an Spaltenreserveleitungen SC 1 subtrahiert wird,
und außerdem wird die Anzahl fehlerhafter Speicherzellen auf der Spaltenadressenleitung, auf der
die Muß-Reparatur MS vorhanden ist, vom Zeilenadressenfehleranzahlzähler/speicher RFC, vom
Spaltenadressenfehleranzahlzähler/speicher CFC und vom Gesamtfehleranzahlzähler/speicher TFC
subtrahiert. Durch diesen Vorgang würde die Spaltenadressenleitung, auf der die Muß-Reparatur
MS vorhanden war, zu einer nicht-defekten Spaltenadressenleitung repariert.
Da die Anzahl an Spaltenreserveleitungen SC durch diesen Aktualisierungsvorgang um Eins
vermindert wird, muß diesmal erneut ein Suchvorgang nach einer Muß-Reparatur bezüglich der
Zeilenadressenleitungen ausgeführt werden, die senkrecht zur Spaltenadressenleitung SC sind.
Auf diese Weise werden der Suchvorgang nach einer Muß-Reparatur und der Aktualisierungsvor
gang der Analysedaten wiederholt, bis keine Muß-Reparatur mehr erfaßt wird.
Fig. 10 zeigt ein Beispiel, bei dem eine Muß-Reparatur MS vorhanden ist, beispielsweise auf einer
Adressenleitung RLN mit einer Zeilenadresse RN in einem Speicherbereich 2, die Anzahl fehlerhaf
ter Speicherzellen, welche die Muß-Reparatur MS bilden, gemäß Darstellung "9" ist, jeweils eine
fehlerhafte Speicherzelle FC zusätzlich zu dieser Muß-Reparatur MS auf drei anderen Zeilenadres
senleitungen vorhanden ist, wie dargestellt, zwei dieser drei fehlerhaften Speicherzellen FC auf
einer Spaltenadressenleitung vorhanden sind, auf denen eine der fehlerhaften Speicherzellen der
Muß-Reparatur MS vorhanden ist, und die verbleibende fehlerhafte Speicherzelle FC auf einer
anderen Spaltenadressenleitung vorhanden ist, auf der eine andere der fehlerhaften Speicherzel
len FC der Muß-Reparatur MS vorhanden ist. In diesem Fall wird ein numerischer Wert "9" gemäß
Darstellung an einer Zeilenadresse AN des Zeilenadressenfehleranzahlzählers/speichers RFC als
Anzahl fehlerhafter Speicherzellen gespeichert. Ein numerischer Wert "1" ist, wie dargestellt, an
jeder dieser anderen drei Zeilenadressen des Zeilenadressenfehleranzahlzählers/speichers RFC als
Anzahl fehlerhafter Speicherzellen gespeichert. Andererseits sind gemäß Darstellung numerische
Werte "3", "1", "1", "1", "2", "1", "1", "1", "1" an den jeweiligen neun Spaltenadressen des
Spaltenadressenfehleranzahlzählers/speichers CFC gespeichert.
Wie oben ausgeführt, muß eine der Zeilenreserveleitungen SR verwendet werden, um die Muß-
Reparatur MS auf der Zeilenadressenleitung RLN zu ersetzen. Deshalb wird, wenn angenommen
wird, daß die Muß-Reparatur MS in der Zeilenadresse RN unter Verwendung der Reserveleitungen
SR ersetzt wird, der an der Zeilenadresse RN des Zeilenadressenfehleranzahlzählers/speichers RFC
gespeicherte numerische Wert von "9" auf "0" vermindert, da die Anzahl fehlerhafter Speicher
zellen auf der Zeilenadressenleitung "9" ist. Der an den anderen drei Zeilenadressen gespeicherte
numerische Wert "1" bleibt jedoch unverändert. Da jeder der an den neun Spaltenadressen des
Spaltenadressenfehleranzahlzählers/speichers CFC gespeicherten neun numerischen Werte um
Eins vermindert wird, werden jene gespeicherten Werte zu "2", "0", "0", "0", "1", "0", "0", "0",
bzw. "0". Außerdem wird der im Gesamtfehleranzahlzähler/speicher TFC gespeicherte numeri
sche Wert von "12" auf "3" vermindert.
Die vorliegende Erfindung betrifft ein Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen
in einem Speicher, das in kurzer Zeit Adressen verbleibender fehlerhafter Speicherzellen FC,
nachdem die vorgenannte Ersetzungsverarbeitung der Muß-Reparatur MS durchgeführt wurde,
lokalisieren kann, und eine Speichertestvorrichtung mit einem Fehlerersetzungsanalysator, die
dieses Verfahren verwendet.
Um einen in Prüfung befindlichen Speicher 119 zu einem nicht-defekten Artikel zu machen,
müssen alle fehlerhaften Speicherzellen, deren Fehlerdaten im Fehleranalysespeicher 118
gespeichert sind, ersetzt werden. Deshalb ist es bei dem in Fig. 10 gezeigten Beispiel erforder
lich, unter Verwendung der Reserveleitungen SR und SC alle fehlerhaften Speicherzellen FC zu
ersetzen, die übrigbleiben, nachdem die Ersetzungsverarbeitung der Muß-Reparatur MS durchge
führt ist. Zu diesem Zweck müssen die Adressen der fehlerhaften Speicherzellen FC, die nach der
Durchführung der Ersetzungsverarbeitung der Muß-Reparatur MS übrigbleiben, lokalisiert werden.
Bei dem System gemäß dem Stand der Technik wird der Inhalt des Zeilenadressenfehleranzahl
zählers/speichers RFC unter Steuerung des Haupt-Controllers 111 in der Reihenfolge der
Zeilenadressenrichtung ROW ausgelesen, und wenn die Anzahl verbleibender fehlerhafter
Speicherzellen erfaßt wird, wird die entsprechende Zeilenadresse im Haupt-Controller 111
gespeichert. Auf diese Weise wird unabhängig davon, ob eine fehlerhafte Speicherzelle vorhan
den ist oder nicht, bis zur letzten Zeilenadresse durchgeprüft. Auf ähnliche Weise wird der Inhalt
des Spaltenadressenfehleranzahlzählers/speichers CFC in der Reihenfolge der Spaltenadressen
richtung COL ausgelesen und wenn die Anzahl der verbleibenden fehlerhaften Speicherzellen
erfaßt wird, wird die entsprechende Spaltenadresse im Haupt-Controller 111 gespeichert. Auf
diese Weise wird unabhängig davon, ob eine fehlerhafte Speicherzelte vorhanden ist oder nicht,
bis zur letzten Spaltenadresse durchgeprüft.
Wenn der Suchvorgang nach fehlerhaften Speicherzellen in der Zeilenadressenrichtung und der
Suchvorgang nach fehlerhaften Speicherzeilen in der Spaltenadressenrichtung abgeschlossen
sind, werden die Zeilenadressen und die Spaltenadressen, an denen fehlerhafte Speicherzellen
.vorhanden sind und die vorübergehend im Haupt-Controller 111 gespeichert worden sind, aus
ihm ausgelesen. Ein Fehlerdatenwert einer fehlerhaften Speicherzelle FC wird in dem Fehleranaly
sespeicher 118 gespeichert, und jede der aus dem Haupt-Controller 111 ausgelesenen Zeilen
adressen und Spaltenadressen spezifiziert nur eine Adresse einer Adressenleitung des Fehlerana
lysespeichers 118, auf der die fehlerhafte Speicherzelle FC vorhanden ist. D. h., die einzelnen
Zeilenadressen und Spaltenadressen spezifizieren nicht die Adresse des Fehleranalysespeichers
118, an der die fehlerhafte Speicherzelle FC vorhanden ist. Deshalb ist es, da es nicht möglich ist
zu ermitteln, auf welchem Kreuzungspunkt zwischen einer Zeilenadressenleitung und einer
Spaltenadressenleitung jeweils entsprechend der ausgelesenen Zeilenadresse und Spaltenadresse
die fehlerhafte Speicherzelle FC vorhanden ist, erforderlich, Adressen entsprechend allen
Kreuzungspunkten zu erzeugen, um den Inhalt des Fehleranalysespeichers 118 auszulesen.
Fig. 11 zeigt, durch ein Symbol "x", Kreuzungspunkte, die durch Zeilenadressenleitungen und
Spaltenadressenleitungen gebildet werden und jeweils den Zeilenadressen und Spaltenadressen
entsprechen, an denen eine fehlerhafte Speicherzelle vorhanden ist, wobei die Zeilen- und
Spaltenadressen aus dem Haupt-Controller 111 ausgelesen werden. Da beim Stand der Technik
Kreuzungspunkte, auf denen jeweils eine fehlerhafte Speicherzelle FC vorhanden ist, nicht allein
durch die ausgelesenen Adressen spezifiziert werden können, werden die Adressen erzeugt, die
allen dargestellten Kreuzungspunkten entsprechen, und der Inhalt des Fehleranalysespeichers 118
wird bezüglich aller dieser Adressen ausgelesen, um die Adressen der fehlerhaften Speicherzellen
FC zu spezifizieren, die tatsächlich existieren, wonach die spezifizierten Adressen im Haupt-
Controller 111 gespeichert werden. In Wirklichkeit ist eine fehlerhafte Speicherzelle FC nur an
jedem der drei Kreuzungspunkte vorhanden, die jeweils durch ein Symbol ⊗ bezeichnet sind.
Deshalb sind bei dem in Fig. 11 gezeigten Beispiel unproduktive oder nutzlose Lesevorgänge für
die Hälfte (1/2) der sechs Kreuzungspunkte ausgeführt worden.
Auf diese Weise werden beim Stand der Technik, um eine Ersetzungsanalyse fehlerhafter
Speicherzellen auszuführen, die nach der Durchführung des Prozesses des Ersetzens der Muß-
Reparatur MS immer noch verbleiben, Zeilenadressen und Spaltenadressen, an denen zumindest
eine fehlerhafte Speicherzelle vorhanden ist, unter der Steuerung des Haupt-Controllers 11 zuvor
erfaßt, um diese Adressen im Haupt-Controller 111 zu speichern. Dann werden diese gespeicher
ten Zeilenadressen und Spaltenadressen wieder aus ihm ausgelesen, wonach die Speicherinhalte
des Fehleranalysespeichers 118 aus all den Adressen ausgelesen werden, bei denen jeweils die
Möglichkeit besteht, daß ein Fehlerdatenwert einer fehlerhaften Speicherzelle vorhanden sein
kann, und es werden Adressen spezifiziert, bei denen jeweils tatsächlich eine fehlerhafte
Speicherzelle vorhanden ist, um dadurch die spezifizierten Adressen im Haupt-Controller 111 zu
speichern. Aus diesem Grund müssen der Suchvorgang nach Adressenleitungen, auf denen
fehlerhafte Speicherzellen verbleiben, d. h. das Lesen des Zeilenadressenfehleranzahlzäh
lers/speichers RFC und des Spaltenadressenfehleranzahlzählers/speichers CFC, das Formatieren
der Adressen, an denen fehlerhafte Speicherzellen vorhanden sein können, und das Lesen des
Fehleranalysespeichers 118 viele Male wiederholt werden. Demzufolge besteht beim Stand der
Technik der Nachteil, daß die Effizienz sehr niedrig ist und es lange dauert, Adressen fehlerhafter
Speicherzellen zu suchen.
In letzter Zeit bestand die Tendenz, daß die Speicherkapazität von Speichern, die zu prüfen sind,
zunimmt und die Anzahl an zu ersetzenden Speicherbereichen und die Fläche der einzelnen
Speicherbereiche zunehmen. Daher hat die Suchzeit nach Adressen fehlerhafter Speicherzellen,
die nach Beendigung des Ersetzungsvorgangs einer Muß-Reparatur noch übrigbleiben, immer
mehr zugenommen, was zu einem großen Hindernis bei einer schnellen oder Hochgeschwindig
keitsverarbeitung einer Fehlerersetzungsanalyse für einen Speicher führt. Außerdem wird auf
diese Weise eine lange Zeitspanne benötigt, um eine Verarbeitung der Ersetzungsanalyse
fehlerhafter Speicherzellen auszuführen, was zu dem Problem führt, daß die Prüfzeit eines IC-
Speichers insgesamt sehr lang wird.
Es ist eine erste Aufgabe der vorliegenden Erfindung, ein Verfahren zum Analysieren des Ersatzes
fehlerhafter Zellen in einem Speicher zu schaffen, das in der Lage ist, eine Fehlerersetzungsana
lyse selbst dann in kurzer Zeit zu vollenden, wenn ein in Prüfung befindlicher Speicher viele
Speicherbereiche aufweist.
Es ist eine zweite Aufgabe der vorliegenden Erfindung, eine Speichertestvorrichtung mit einem
Fehlerersetzungsanalysator zu schaffen, die das obige Verfahren zum Analysieren des Ersatzes
fehlerhafter Zellen verwendet.
Es ist eine dritte Aufgabe der vorliegenden Erfindung, ein Verfahren zum Analysieren des Ersatzes
fehlerhafter Zellen in einem Speicher zu schaffen, das in der Lage ist, in kurzer Zeit einen Muß-
Reparatur-Adressensuchvorgang und einen Aktualisierungsvorgang von Daten aufgrund der
Reparatur einer Muß-Reparatur zu vollenden.
Es ist eine vierte Aufgabe der vorliegenden Erfindung, eine Speichertestvorrichtung mit einem.
Fehlerersetzungsanalysator zu schaffen, die das Verfahren zum Analysieren des Ersatzes
fehlerhafter Speicherzellen verwendet, das in der obigen dritten Aufgabe der vorliegenden
Erfindung beschrieben ist.
Um die vorgenannten Aufgaben zu lösen, wird gemäß einem Aspekt der vorliegenden Erfindung
ein Verfahren zum Analysieren des Ersatzes einer fehlerhaften Zelle in einem Speicher geschaf
fen, umfassend folgende Schritte: Prüfen eines Speichers mit einer Mehrzahl von Speicherberei
chen, auf die selektiv zugegriffen wird, um einen Lesevorgang und einen Schreibvorgang
auszuführen; und Erfassen der Anzahl fehlerhafter Speicherzellen und deren aus dem Prüfergebnis
resultierenden Adressen, um zu analysieren, ob der in Prüfung befindliche Speicher repariert
werden kann oder nicht, wobei das Verfahren des weiteren folgende Schritte aufweist: Durchsu
chen jedes der mehreren Speicherbereiche, um zu ermitteln, ob fehlerhafte Speicherzellen in den
einzelnen Speicherbereichen vorhanden sind oder nicht; Suchen, jedesmal dann, wenn eine
fehlerhafte Speicherzelle erfaßt wird, einer Zeilenadresse oder einer Spaltenadresse der erfaßten
fehlerhaften Speicherzelle in dem Speicherbereich, in dem die fehlerhafte Speicherzelle erfaßt
worden ist; Erfassen, jedesmal dann, wenn eine Zeilenadresse oder eine Spaltenadresse der
erfaßten fehlerhaften Speicherzelle erfaßt wird, einer Spaltenadresse oder eine Zeilenadresse der
erfaßten fehlerhaften Speicherzelle auf der erfaßten Zeilenadressenleitung oder Spaltenadressen
leitung, um dadurch die Adresse der erfaßten fehlerhaften Speicherzelte zu spezifizieren; und
Speichern der spezifizierten Adresse der erfaßten fehlerhaften Speicherzelle.
Gemäß einem anderen Aspekt der vorliegenden Erfindung wird eine Speichertestvorrichtung
geschaffen, die mit einem Fehlerersetzungsanalysator versehen ist und zum Prüfen eines
Speichers mit einer Mehrzahl von Speicherbereichen dient, wobei der Fehlerersetzungsanalysator
umfaßt: einen Detektor für den analysierten Speicherbereich zum Suchen, ob eine fehlerhafte
Speicherzelle in den einzelnen der mehreren Speicherbereiche eines in Prüfung befindlichen
Speichers existiert oder nicht, und zum Ermitteln, ob eine Fehlerersetzungsanalyse für die
einzelnen Speicherbereiche ausgeführt werden sollte oder nicht; eine Fehlerleitungssuchvorrich
tung zum Erfassen, in dem Speicherbereich, in dem der Detektor für den analysierten Speicherbe
reich ermittelt hat, daß eine Fehlerersetzungsanalyse ausgeführt werden sollte, von Zeilenadres
sen oder Spaltenadressen, zur Erfassung, ob eine fehlerhafte Speicherzelle existiert oder nicht;
eine Adressenabtastvorrichtung, die gestartet wird, wenn die Fehlerleitungssuchvorrichtung eine
Zeilenadressenleitung oder eine Spaltenadressenleitung erfaßt, in der eine fehlerhafte Speicher
zelle existiert, und zum Erfassen einer Adresse in der Richtung, die senkrecht zu der Zeilenadres
senleitung oder zu der Spaltenadressenleitung ist, auf der die erfaßte fehlerhafte Speicherzelle
existiert; und einen Fehlerzellenadressenspeicher zum Speichern der Adresse der durch die
Fehlerleitungssuchvorrichtung und durch die Adressenabtastvorrichtung erfaßten fehlerhaften
Speicherzelle.
Bei einer bevorzugten Ausführungsform umfaßt der Detektor für den analysierten Speicherbereich
in dem Fehlerersetzungsanalysator: einen Speicherbereichsadressengenerator zum Erzeugen von
Adressen, welche jeweils der Mehrzahl von Speicherbereichen zugeordnet sind, die den in
Prüfung befindlichen Speicher bilden; einen Gesamtfehleranzahlzähler/speicher, auf den durch aus
dem Speicherbereichsadressengenerator ausgegebene Speicherbereichsadressensignale zugegrif
fen wird und der zum Speichern der Gesamtanzahl fehlerhafter Speicherzellen für die einzelnen
Speicherbereiche dient; und einen Nulldetektor zum Erfassen der Tatsache, daß die aus dem
Gesamtfehleranzahlzähler/speicher ausgelesene Gesamtanzahl fehlerhafter Speicherzellen "0"
oder ein von "0" verschiedener numerischer Wert ist.
Die vorgenannte Fehlerleitungssuchvorrichtung des Fehlerersetzungsanalysators umfaßt: einen
Zeilenadressengenerator oder einen Spaltenadressengenerator zum Erzaugen von Zeilenadressen
oder Spaltenadressen in den einzelnen Speicherbereichen; einen Zeilenadressenfehleranzahlzäh
ler/speicher oder einen Spaltenadressenfehleranzahlzähler/speicher zum Speichern der Anzahl
fehlerhafter Speicherzellen auf den einzelnen Zeilenadressenleitungen oder den einzelnen
Spaltenadressenleitungen für die einzelnen Speicherbereiche; einen Nulldetektor zum Erfassen, ob
die aus dem Zeilenadressenfehleranzahlzähler/speicher oder aus dem Spaltenadressenfehleran
zahlzähler/speicher ausgelesene Anzahl fehlerhafter Speicherzellen "0" oder ein von "0" ver
schiedener numerischer Wert ist; und Mittel zum Starten des Betriebs der Adressenabtastvorrich
tung jedesmal dann, wenn der Nulldetektor einen von "0" verschiedenen numerischen Wert
erfaßt.
Die vorgenannte Adressenabtastvorrichtung des Fehlerersetzungsanalysators umfaßt: einen
Spaltenadressengenerator oder einen Zeilenadressengenerator zum Erzeugen von Spaltenadressen
oder von Zeilenadressen in den einzelnen Speicherbereichen; einen Spaltenadressenfehleran
zahlzähler/speicher oder einen Zeilenadressenfehleranzahlzähler/speicher zum Speichern der
Anzahl fehlerhafter Speicherzellen auf den einzelnen Spaltenadressenleitungen oder den einzelnen
Zeilenadressenleitungen für die einzelnen Speicherbereiche; einen Nulldetektor zum Erfassen, ob
die aus dem Spaltenadressenfehleranzahlzähler/speicher oder aus dem Zeilenadressenfehleran
zahlzähler/speicher ausgelesene Anzahl fehlerhafter Speicherzeilen "0" oder ein von "0" ver
schiedener numerischer Wert ist; und eine Schreibsteueranordnung, die veranlaßt, daß Adressen
in dem Fehlerzellenadressenspeicher gespeichert werden, wobei die Adressen durch Adressen
signale spezifiziert sind, die von dem Speicherbereichsadressengenerator, dem Zeilenadressenge
nerator bzw. dem Spaltenadressengenerator erzeugt wurden, jedesmal dann, wenn der Nulldetek
tor einen von "0" verschiedenen numerischen Wert erfaßt und gleichzeitig ein aus einem in der
Speichertestvorrichtung vorgesehenen Fehleranalysespeicher ausgelesener Datenwert "fehler
haft" ist.
Bei dem Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und der
dieses Verfahren verwendenden Speichertestvorrichtung mit einem Fehlerersetzungsanalysator
werden eine Zeilenadresse oder eine Spaltenadresse, an der eine fehlerhafte Speicherzelle
vorhanden ist, von einer Fehlerleitungssuchvorrichtung erfaßt. Wenn eine Zeilenadresse oder eine
Spaltenadresse, an der eine fehlerhafte Speicherzelle vorhanden ist, erfaßt wird, werden die
Adressen (Spaltenadressen oder Zeilenadressen) in der zur Zeilenadressenleitung oder zur
Spaltenadressenleitung senkrechten Richtung an jener Adressenposition von einer Adressenab
tastvorrichtung sofort durchsucht, und gleichzeitig wird der Inhalt des Fehleranalysespeichers
ausgelesen, um dadurch die Adresse der erfaßten fehlerhaften Speicherzelle zu spezifizieren.
Wenn die Adresse der fehlerhaften Speicherzelle bezüglich ihrer Zeilenadresse und ihrer Spalten
adresse spezifiziert ist, wird jene Adresse in einem Speicher gespeichert, und die Fehlerleitungs
suchvorrichtung wird erneut in Betrieb gesetzt, um dadurch den Suchvorgang nach einer
fehlerhaften Zelle fortzusetzen. Wenn der Fehlerzellensuchvorgang die letzte Zeilenadresse oder
Spaltenadresse erreicht, ist die Fehlerersetzungsanalyse jenes Speicherbereichs abgeschlossen,
und der zu analysierende Gegenstand wird zur Fehlerersetzungsanalyse des nächsten Speicherbe
reichs bewegt.
Auf diese Weise wird, wenn die Fehlerleitungssuchvorrichtung das Vorhandensein einer fehlerhaf
ten Speicherzelle erfaßt, eine Suche nach Adressen in der senkrechten Richtung an jener
Adressenposition sofort ausgeführt, so daß eine Adresse der erfaßten fehlerhaften Speicherzelle
spezifiziert wird. Als Folge braucht kein Vorgang ausgeführt zu werden, daß die Adresse, wo eine
fehlerhafte Speicherzelle erfaßt wird, einmal eingestellt wird und daß die gespeicherten Adressen
ausgelesen werden, nachdem alle Suchvorgänge nach fehlerhaften Speicherzellen abgeschlossen
worden sind, um eine Adresse der einzelnen fehlerhaften Speicherzellen zu spezifizieren; wie es
beim Stand der Technik der Fall ist. Deshalb kann die Adresse einer fehlerhaften Speicherzelle in
kurzer Zeit spezifiziert werden, was dazu führt, daß die für eine Fehlerersetzungsanalyse
erforderliche Zeitspanne beträchtlich vermindert werden kann.
Fig. 1 ist ein Blockschaltbild, das hauptsächlich die Konfigurationen eines Detektors für den
analysierten Speicherbereich, eines Speichers zum Speichern der Anzahl an Reservelei
tungen und eines Controllers bei einer Ausführungsform des Fehlerersetzungsanalysa
tors zeigt, der in einer Speichertestvorrichtung gemäß der vorliegenden Erfindung ver
wendet wird;
Fig. 2 ist ein Blockschaltbild, das hauptsächlich die Konfiguration einer Muß-Reparatur-
Suchvorrichtung bei einer Ausführungsform des Fehlerersetzungsanalysators zeigt, der
bei der Speichertestvorrichtung gemäß der vorliegenden Erfindung verwendet wird;
Fig. 3 ist ein Diagramm zum Erläutern eines Beispiels, bei dem eine Muß-Reparatur durch
Verwendung eines Verfahrens zum Analysieren des Ersatzes fehlerhafter Zellen in
einem Speicher gemäß der vorliegenden Erfindung repariert wird;
Fig. 4 ist ein Diagramm zur Erläuterung eines anderen Beispiels, bei dem eine Muß-Reparatur
durch Verwendung des Verfahrens zum Analysieren des Ersatzes fehlerhafter Zellen in
einem Speicher gemäß der vorliegenden Erfindung repariert wird;
Fig. 5 ist ein Blockschaltbild, das die allgemeine Konfiguration einer herkömmlichen Speicher
testvorrichtung zeigt;
Fig. 6 ist eine vergrößerte Draufsicht zur Erläuterung eines Beispiels der inneren Struktur
eines in Prüfung befindlichen Speichers mit Redundanzstruktur;
Fig. 7 ist eine vergrößerte Draufsicht, die einen der Speicherbereiche des in Fig. 6 gezeigten,
in Prüfung befindlichen Speichers mit Redundanzstruktur zeigt;
Fig. 8 ist ein Diagramm zur Erläuterung des Zählvorgangs fehlerhafter Speicherzellen, der bei
dem in Fig. 5 gezeigten Fehlerersetzungsanalysator ausgeführt wird; und
Fig. 9 ist eine vergrößerte Draufsicht zur Erläuterung eines Muß-Reparatur-Ersetzungsverfah
rens, das bei dem in Fig. 5 gezeigten Fehlerersetzungsanalysator ausgeführt wird.
Fig. 10 ist ein Diagramm zur Erläuterung der Änderung der Anzahl fehlerhafter Speicherzellen,
nachdem die in Fig. 9 gezeigte Muß-Reparatur repariert worden ist; und
Fig. 11 ist ein Diagramm zur Erläuterung einer der Nachteile des Standes der Technik.
Zuerst wird eine Ausführungsform des bei einer Speichertestvorrichtung gemäß der vorliegenden
Erfindung verwendeten Fehlerersetzungsanalysators ausführlich unter Bezug auf die Fig. 1 und 2
beschrieben. Fig. 1 und 2 zeigen, als Ganzes, die Konfiguration des Fehlerersetzungsanalysators
durch Verbinden, der in Fig. 1 gezeigten Anschlüsse "A" bis "J" mit dem jeweiligen der in Fig. 2
gezeigten Anschlüsse "A" bis "J".
Fig. 1 zeigt hauptsächlich die Konfigurationen eines Detektors BLS für den analysierten Speicher
bereich und eines Controllers CON, und Fig. 2 zeigt hauptsächlich die Konfigurationen einer
Fehlerleitungssuchvorrichtung SEA und einer Adressenabtastvorrichtung SCA. Der in Fig. 1
gezeigte Controller CON steuert diese Komponenten BLS, SEA und SCA.
Der Detektor BLS für den analysierten Speicherbereich ist eine Vorrichtung zum Erfassen eines
Speicherbereichs 2, der in dem in Prüfung befindlichen Speicher 119 (vgl. Fig. 5 und 6) zu
analysieren ist, und umfaßt den in Fig. 8 gezeigten Gesamtfehleranzahlzähler/speicher TFC, einen
Speicherbereichsadressengenerator TAP und einen ersten Nulldetektor ZO1. Wie zuvor unter
Bezug auf die Fig. 6 und 7 beschrieben, wird die Gesamtanzahl fehlerhafter Speicherzellen, die in
den einzelnen Speicherbereichen 2 des in Prüfung befindlichen Speichers 119 aufgetreten sind
und aus dem Fehleranalysespeicher 118 ausgelesen wurden, im Gesamtfehleranzahlzäh
ler/speicher TFC an einer Adresse von ihm entsprechend den einzelnen Speicherbereichen
gespeichert. Der Speicherbereichsadressengenerator TAP inkrementiert seine Adresse um Eins in
einer gleichmäßigen Reihenfolge, beginnend mit der ersten Adresse und in die Adresse ver
größernder Weise, um Adressensignale zu erzeugen, die jeweilige Speicherbereiche 2 spezifizie
ren.
Die Fehlerleitungssuchvorrichtung SEA ist eine Vorrichtung zum Suchen fehlerhafter Speicherzel
len, die bei dieser Ausführungsform auf Zeilenadressenleitungen in den einzelnen Speicherberei
chen unter fehlerhaften Speicherzellen (in diesem technischen Bereich Bitfehler genannt) in einem
in Prüfung befindlichen Speicher 119 vorhanden sind und immer noch dorrt verblieben sind,
nachdem eine Muß-Reparatur MS (vgl. Fig. 9) repariert worden ist. Daher enthält die Fehlerlei
tungssuchvorrichtung SEA eine Logikschaltung, die einen Zeilenadressengenerator RAP, einen
RFC-Adressenformatierer ANF1, den in Fig. 8 gezeigten Zeilenadressenfehleranzahlzähler/speicher
RFG, einen zweiten Nulldetektor ZO2, einen Zeilenadressenübertragswähler CY2, ein erstes und
ein drittes UND-Glied G1 bzw. G3 sowie ein erstes ODER-Glied OR1 umfaßt. Wie oben ausge
führt, werden die aus dem Fehleranalysespeicher 118 ausgelesenen Anzahlen fehlerhafter
Speicherzellen auf Zeilenadressenleitungen in den einzelnen Speicherbereichen 2 eines in Prüfung
befindlichen Speichers 119 im Zeilenadressenfehleranzahlzähler/speicher RFC gespeichert.
Die Adressenabtastvorrichtung SCA ist eine Vorrichtung zum Abtasten von Spaltenadressen, bei
dieser Ausführungsform, auf der von der Fehlerleitungssuchvorrichtung SEA erfaßten Zeilen
adressenleitung, auf der eine fehlerhafte Speicherzelle in den einzelnen Speicherbereichen
vorhanden ist. Daher enthält die Adressenabtastvorrichtung SCA eine Logikschaltung, die einen
Spaltenadressengenerator CAP, einen CFC-Adressenformatierer ANF2, den in Fig. 8 gezeigten
Spaltenadressenfehleranzahlzähler/speicher CFC, einen dritten Nulldetektor ZO3, einen Spalten
adressenübertragswähler CY3, ein zweites und ein viertes UND-Glied G2 bzw. G4 sowie ein
zweites ODER-Glied OR2 umfaßt. Wie oben ausgeführt, werden die aus dem Fehleranalysespei
cher 118 ausgelesenen Anzahlen fehlerhafter Speicherzellen auf Zeilenadressenleitungen in den
einzelnen Speicherbereichen 2 eines in Prüfung befindlichen Speichers 119 im Zeilenadressen
fehleranzahlzähler/speicher RFC gespeichert.
Der Zeilenadressengenerator RAP inkrementiert, von der Startadresse bis zu letzten Adresse,
seine Zeilenadresse um Eins und erzeugt Zeilenadressensignale entsprechend jeweiligen Zeilen
adressen, um diese Zeilenadressensignale an den RFC-Adressenformatierer ANF1 zu liefern.
Außerdem inkrementiert der Spaltenadressengenerator CAP, von der Startadresse bis zur letzten
Adresse, seine Spaltenadresse um Eins und erzeugt Spaltenadressensignale entsprechend
jeweiligen Spaltenadressen, um diese Spaltenadressensignale an den CFC-Adressenformatierer
ANF2 zu liefern.
Der RFC-Adressenformatierer ANF1 formatiert (kombiniert) ein aus dem Zeilenadressengenerator
RAP ausgegebenes Zeilenadressensignal und ein aus dem Speicherbereichsadressengenerator
TAP ausgegebenes Speicherbereichsadressensignal, um ein RFC-Adressensignal auszugeben, und
er greift unter Verwendung des RFC-Adressensignals auf den Zeilenadressenfehleranzahlzäh
ler/speicher RFC zu. Ein RFC-Adressensignal ist ein Adressensignal zum Spezifizieren einer der
Zeilen in einem der Speicherbereiche und umfaßt ein Speicherbereichsadressensignal und ein
Zeilenadressensignal des spezifizierten Speicherbereichs.
Der CFC-Adressenformatierer ANF2 formatiert ein aus dem Spaltenadressengenerator CAP
ausgegebenes Spaltenadressensignal und ein aus dem Speicherbereichsadressengenerator TAP
ausgegebenes Speicherbereichsadressensignal, um ein CFC-Adressensignal auszugeben, und
greift unter Verwendung des CFC-Adressensignals auf den Spaltenadressenfehleranzahlzäh
ler/speicher CFC zu. Ein CFC-Adressensignal ist ein Adressensignal zum Spezifizieren einer der
Spalten in einem der Speicherbereiche und umfaßt ein Speicherbereichsadressensignal und ein
Spaltenadressensignal des spezifizierten Speicherbereichs. Daher werden die Anzahlen fehlerhaf
ter Speicherzeilen auf den Zeilenadressenleitungen und die Anzahlen fehlerhafter Speicherzellen
auf den Spaltenreserveleitungen des entsprechenden Speicherbereichs von den jeweiligen
Adressen des Zeilenadressenfehleranzahlzählers/speichers RFC und des Spaltenadressenfehleran
zahlzählers/speichers CFC ausgelesen, die durch das Adressensignal spezifiziert wurden.
Ein vom Speicherbereichsadressengenerator TAP erzeugtes Adressensignal wird an einem
Adresseneingangsanschluß An des Gesamtfehleranzahlzählers/speichers TFC eingegeben, und die
Gesamtanzahl fehlerhafter Speicherzellen in dem entsprechenden Speicherbereich wird von der
durch das Adressensignal spezifizierten Adresse des Gesamtfehleranzahlzählers/speichers TFC
ausgelesen. Die aus dem Gesamtfehleranzahlzähler/speicher TFC ausgelesene Gesamtanzahl
fehlerhafter Speicherzellen wird in den ersten Nulldetektor ZO1 eingegeben. Dieser erste
Nulldetektor ZO1 ermittelt, ob die Anzahl fehlerhafter Speicherzellen "0" oder eine von "0".
verschiedene Zahl ist.
Wenn die aus dem Gesamtfehleranzahlzähler/speicher TFC ausgelesene Gesamtanzahl fehlerhaf
ter Speicherzellen "0" ist, ist es nicht erforderlich, die Ersetzungsanalyse für den Speicherbereich
2 entsprechend dem eingegebenen Adressensignal auszuführen. Daher wird ein dies anzeigendes
Freigabesignal (Signal logisch H) von einem invertierenden Ausgangsanschluß des ersten
Nulldetektors ZO1 an einen Freigabeanschluß EN des Speicherbereichsadressengenerators TAP
geliefert. Dann inkrementiert der Speicherbereichsadressengenerator TAP die Adresse um Eins,
um das nächste Adressensignal zu erzeugen, und liefert das erzeugte Adressensignal an den
Adresseneingangsanschluß An des Gesamtfehleranzahlzählers/speichers TFC. Dieser Vorgang
wird während der Zeitspanne wiederholt, während der "Nullen" kontinuierlich aus dem Gesamt
fehleranzahlzähler/speicher TFC ausgelesen werden.
Wenn die aus dem Gesamtfehleranzahlzähler/speicher TFC ausgelesene Gesamtanzahl fehlerhaf
ter Speicherzellen eine von "0" verschiedene Zahl ist, besteht die Möglichkeit, daß eine fehler
hafte Speicherzelle in dem Speicherbereich vorhanden ist. D. h., es ist erforderlich, den Adres
seninkrementierungsvorgang (den Vorgang zur Inkrementierung der Adresse des Speicherbereichs
um Eins in der Reihenfolge von der Startadresse bis zur letzten Adresse, um ein Adressensignal
zu erzeugen) des Speicherbereichsadressengenerators TAP vorübergehend zu stoppen. Aus
diesem Grund wird, wenn die Gesamtanzahl fehlerhafter Speicherzellen eine von "0" verschie
dene Zahl ist, ein dies angebendes Erfassungssignal TFC ≠ 0 von einem nicht-invertierenden
Anschluß des ersten Nulldetektors ZO1 an den Controller CON geschickt. Bei Empfang dieses
Erfassungssignals TFC ≠ 0 erzeugt der Controller CON ein Steuersignal R-SEARCH oder C-
SEARCH, wie es später erläutert wird. Andererseits führt, da kein Freigabesignal vom ersten
Nulldetektor ZO1 an den Freigabeanschluß EN des Speicherbereichsadressengenerators TAP
geliefert wird, der Speicheradressengenerator TAP den Adresseninkrementierungsvorgang nicht
aus. Als Folge wird der Speicherbereichsadressengenerator TAP in dem Zustand gehalten, daß
ein Adressensignal entsprechend einem Speicherbereich (einem Speicherbereich, für den ein
Erfassungssignal TFC ≠ 0 aus dem ersten Nulldetektor ZO1 ausgegeben wird), der kein Speicher
bereich mit einer Gesamtanzahl "0" fehlerhafter Speicherzellen ist, ausgegeben wird.
Ein vom Speicherbereichsadressengenerator TAP ausgegebenes Speicherbereichsadressensignal
wird über den RFC-Adressenformatierer ANF1 und den CFC-Adressenformatierer ANF2 an die
jeweiligen Adresseneingangsanschlüsse An des Zeilenadressenfehleranzahlzählers/speichers RFC
bzw. des Spaltenadressenfehleranzahlzählers/speichers CFC geliefert.
Ein Speicheradressenübertragswähler (Übertragsdetektor) CY1 ist an den Speicherbereichsadres
sengenerator TAP angeschlossen. Ein Speicherbereichsadressensignal wird auch an den Spei
cherbereichsadressenübertragswähler CY1 geliefert. Wenn der Speicherbereichsadressenüber
tragswähler CY1 erfaßt, daß der Speicherbereichsadressengenerator TAP Adressensignale
erzeugt hat, die der Gesamtanzahl an Speicherbereichen des zu bearbeitenden, in Prüfung
befindlichen Speichers minus 1 entspricht, d. h., der Speicherbereichsadressengenerator TAP hat
ein Speicherbereichsadressensignal unmittelbar vor dem letzten Speicherbereichsadressensignal
(beispielsweise ein Signal, bei dem alle der vorbestimmten Anzahl an Bits, die das Adressensignal
bilden, "Einsen" sind) erzeugt, wird ein Übertragssignal TAP MAX vom Speicherbereichsadres
senübertragswähler CY1 an den Controller CON geschickt. Alternativ kann der Speicherbereichs
adressenübertragswähler CY1 so aufgebaut sein, daß, wenn der Speicherbereichsadressenüber
tragswähler CY1 erfaßt, daß der Speicherbereichsadressengenerator TAP das letzte Speicherbe
reichsadressensignal erzeugt hat, ein Übertragssignal TAP MAX vom Speicherbereichsadressen
übertragswähler CY1 an den Controller CON geschickt wird.
Ein Zeilenadressenübertragswähler CY2 und ein Spaltenadressenübertragswähler CY3 sind
ebenfalls an den Zeilenadressengenerator RAP bzw. den Spaltenadressengenerator CAP ange
schlossen. Ein Zeilenadressensignal wird vom Zeilenadressengenerator RAP an den Zeilenadres
senübertragswähler CY2 geliefert, und ein Spaltenadressensignal wird vom Spaltenadressengene
rator CAP an den Spaltenadressenübertragswähler CY3 geliefert. Wenn diese Übertragswähler
CY2 und CY3 erfassen, daß die entsprechenden Adressengeneratoren RAP und CAP alle
Zeilenadressensignale bzw. alle Spaltenadressensignale erzeugt haben, d. h., das letze Zeilen
adressensignal bzw. das letzte Spaltenadressensignal (beispielsweise ein Signal, bei dem alle der
vorbestimmten Anzahl an Bits, die ein Adressensignal bilden, "Einsen" sind), werden Übertrags
signale RAP MAX und CAP MAX von den Übertragswählern CY2 bzw. CY3 an den Controller
CON geschickt. Alternativ können der Zeilenadressenübertragswähler CY2 und der Spaltenadres
senübertragswähler CY3 auch so aufgebaut sein, daß, wenn der Zeilen- und der Spaltenadres
sengenerator RAP bzw. CAP das letzte Zeilenadressensignal bzw. das letzte Spaltenadressen
signal erzeugt haben, diese Übertragswähler CY2 und CY3 den Zustand erfassen, daß "Einsen"
zu dem jeweiligen dieser Adressensignale addiert werden, und Übertragssignale RAP MAX und
CAP MAX werden von diesen Übertragswählern CY2 bzw. CY3 an den Controller CON ge
schickt.
Des weiteren ist bei dieser Ausführungsform ein Fall gezeigt, bei dem der Fehlerersetzungsanaly
sator so aufgebaut ist, daß vom Speicherbereichsadressengenerator TAP, dem Zeilenadressenge
nerator RAP bzw. dem Spaltenadressengenerator CAP ausgegebene Adressensignale auch an
einen AFM-Adressenformatierer ANF3 und einen FCA (Fehlerzellenadressenspeicher)-Adressen
formatierer ANF4 geliefert werden, und wenn eine Fehlerersetzungsanalyse ausgeführt wird, wird
auf den Fehleranalysespeicher 118 durch ein AFM-Adressensignal zugegriffen, das durch
Formatieren dieser Adressensignale im AMF-Adressenformatierer ANF3 gewonnen wird, um im
Fehleranalysespeicher 18 gespeicherte Fehlerdaten gleichzeitig mit Lesevorgängen des vorge
nannten Zeilenadressenfehleranzahlzählers/speichers RFC und Spaltenadressenfehleranzahlzäh
lers/speichers CFC auszulesen, wonach ein Suchvorgang nach Adressen fehlerhafter Speicher
zeilen durch Korrelieren der im Fehleranalysespeicher 118 gespeicherten Adressen fehlerhafter
Speicherzellen mit den im Zeilenadressenfehleranzahlzähler/speicher RFC oder im Spaltenadres
senfehleranzahlzähler/speicher CFC gespeicherten Adressen fehlerhafter Speicherzellen ausge
führt wird. Des weiteren ist der Fehlerersetzungsanalysator so aufgebaut, daß auf den Fehlerzel
lenadressenspeicher 125 durch ein FCA-Adressensignal zugegriffen wird, welches durch
Formatieren dieser Adressensignale im FCA-Adressenformatierer ANF4 gewonnen wird, um die
im Controller CON erfaßten und gespeicherten Zeilen- und Spaltenadressen zusammen mit dem
entsprechenden Speicherbereich zu speichern. Selbstverständlich ist die vorliegende Erfindung
nicht auf diese Konfiguration beschränkt.
Als nächstes werden der Fehlerersetzungsanalysevorgang (bei dieser Ausführungsform ein
Suchvorgang nach einer Adressenleitung einer fehlerhaften Speicherzelle, ein Erfassungsvorgang
einer Adresse eines fehlerhaften Speichers und ein Schreibvorgang) beschrieben, der durch den
oben beschriebenen Fehlerersetzungsanalysator ausgeführt wird.
Wenn die aus dem Gesamtfehleranzahlzähler/speicher TFC ausgelesene Anzahl fehlerhafter
Speicherzellen nicht "0" ist, gibt der erste Nulldetektor ZO1 ein Erfassungssignal TFC ≠ 0 aus,
und das Erfassungssignal wird an den Controller CON geschickt. Bei Empfang des Erfassungs
signals TFC ≠ 0 gibt der Controller CON ein Steuersignal R-SEARCH oder C-SEARCH aus. Der
Speicherbereichsadressengenerator TAP stoppt, wie oben erläutert, den Adresseninkrementie
rungsvorgang, wenn das Erfassungssignal TFC ≠ 0 vom ersten Nulldetektor ZO1 ausgegeben
wird.
Das Steuersignal R-SEARCH wird an den Zeilenadressengenerator RAP der Fehlerleitungssuchvor
richtung SEA und ein erstes UND-Glied G1 geliefert, um den Suchvorgang nach fehlerhaften
Speicherzellen bezüglich Zeilenadressen zu starten. Im Gegensatz dazu wird das Steuersignal C-
SEARCH an den Spaltenadressengenerator CAP der Adressenabtastvorrichtung SCS und ein
zweites UND-Glied G2 geliefert, um den Suchvorgang nach fehlerhaften Speicherzellen bezüglich
Spaltenadressen zu starten. Die Reihenfolge, mit der Adressen der Zeilenadressen oder der
Spaltenadressen zuerst gesucht werden sollten, kann vorab im Controller CON eingestellt
werden.
Hier wird ein Fall beschrieben, bei dem der Controller CON ein Steuersignal R-SEARCH ausgibt,
um zuerst in der Zeilenadressenrichtung zu suchen.
Wenn das Steuersignal R-SEARCH ausgegeben wird (das R-SEARCH wird beispielsweise durch
Änderung von logisch L auf logisch H ausgegeben), beginnt der Zeilenadressengenerator RAP
seinen Betrieb und liest aus dem Zeilenadressenfehleranzahlzählerlspeicher RFC die jeweiligen
Anzahlen fehlerhafter Speicherzellen auf all den Zeilenadressenleitungen aus, beginnend mit der
ersten Zeilenadresse bis zur letzten Zeilenadresse in dem durch ein Adressensignal vom Speicher
bereichsadressengenerator TAP spezifizierten Speicherbereich. Außerdem befindet sich das erste
UND-Glied G1 im Freigabezustand, da das Steuersignal R-SEARCH an es angelegt ist.
Die aus dem Zeilenadressenfehleranzahlzähler/speicher RFC ausgelesenen gespeicherten Daten
(die Anzahl fehlerhafter Speicherzellen) werden in den zweiten Nulldetektor ZO2 eingegeben.
Dieser zweite Nulldetektor ZO2 ermittelt, ob die Anzahl fehlerhafter Speicherzellen auf den
einzelnen Zeilenadressenleitungen "0" oder eine von "0" verschiedene Zahl ist. Wenn die Anzahl
fehlerhafter Speicherzeilen "0" ist, ist es nicht erforderlich, eine Spaltenadressenerfassung
auszuführen, da keine fehlerhafte Speicherzelle auf den dem eingegebenen Zeilenadressensignal
entsprechenden Adressenleitungen vorhanden ist. Daher wird, obwohl nicht gezeigt, ein dies
anzeigendes Freigabesignal (Signal logisch H) von einem invertierenden Ausgangsanschluß des
zweiten Nulldetektors ZO2 an den Freigabeanschluß EN des Zeilenadressengenerators RAP
geliefert. Als Folge inkrementiert der Zeilenadressengenerator RAP die Adresse um Eins und gibt
ein nächstes Zeilenadressensignal aus. Während einer Zeitspanne, während der kontinuierlich
"Nullen" aus dem Zeilenadressenfehleranzahlzähler/speicher RFC ausgelesen werden, wird dieser
Vorgang wiederholt.
Wenn die Anzahl fehlerhafter Speicherzellen nicht "0" ist, wird ein Signal logisch H von einem
nicht-invertierenden Ausgangsanschluß des zweiten Nulldetektors ZO2 ausgegeben und wird an
dem anderen Eingangsanschluß des ersten UND-Glieds G1 eingegeben. Da sich das erste UND-
Glied G1 im Freigabezustand befindet, gibt das UND-Glied G1 ein Signal logisch H aus, wenn das
Signal logisch H vom zweiten Nulldetektor ZO2 an das UND-Glied G1 angelegt wird. Das Signal
logisch H vom UND-Glied G1 wird über ein erstes ODER-Glied OR1 als Steuersignal R-Fehl-
Adresse, das eine Adresse einer in der Zeilenadresse vorhandenen fehlerhaften Speicherzelle
repräsentiert, an den Controller CON geschickt. Bei Empfang des Steuersignals R-Fehl-Adresse
stoppt der Controller CON vorübergehend die Erzeugung des Steuersignals R-SEARCH (ändert
beispielsweise von logisch H auf logisch L), um den Adresseninkrementierungsvorgang des
Zeilenadressengenerators RAP zu stoppen. Gleichzeitig gibt der Controller CON ein Steuersignal
C-SCAN (ändert beispielsweise von logisch L auf logisch H) aus. Dieses Steuersignal C-SCAN
wird an ein UND-Glied des Zeilenadressengenerators RAP, ein ODER-Glied des Spaltenadressen
generators CAP und einen Eingangsanschluß des vierten UND-Glieds G4 eingegeben.
Hier wird, was den Zeilenadressengenerator RAP betrifft, wenn ein Signal logisch H aus dem
nicht-invertierenden Ausgangsanschluß des zweiten Nulldetektors ZO2 an das erste UND-Glied
G1 ausgegeben wird, ein Signal logisch L aus dessen invertierendem Ausgangsanschluß ausge
geben. Deshalb führt, da kein Freigabesignal an den Freigabeanschluß EN des Zeilenadressenge
nerators RAP geliefert wird, der Zeilenadressengenerator den Adresseninkrementierungsvorgang
nicht aus. Als Folge wird der Zeilenadressengenerator RAP in dem Zustand gehalten, daß der
Zeilenadressengenerator RAP ein Zeilenadressensignal entsprechend einer Zeilenadressenleitung
ausgibt, auf der eine fehlerhafte Speicherzelle erfaßt wird.
Des weiteren ist bei dieser Ausführungsform, da das aus dem Controller CON ausgegebene
Steuersignal C-SCAN an den invertierenden Eingangsanschluß des UND-Glieds des Zeilenadres
sengenerators RAP geliefert wird, so daß sich das UND-Glied im Sperrzustand befindet, der
Zeilenadressengenerator so aufgebaut, daß, selbst wenn beispielsweise der Controller CON das
gerade an einen nicht-invertierenden Anschluß des UND-Glieds angelegte Steuersignal R-SEARCH
nicht stoppt, der Adresseninkrementierungsvorgang des Zeilenadressengenerators RAP durch
Ausgeben des Steuersignals C-SCAN gestoppt wird. Selbstverständlich ist die vorliegende
Erfindung nicht auf eine derartige Konfiguration beschränkt.
Als Folge startet, wenn das Steuersignal C-SCAN ausgegeben wird, der Spaltenadressengenera
tor CAP seinen Betrieb und liest aus dem Spaltenadressenfehlerzähler/speicher CFC die jeweiligen
Anzahlen fehlerhafter Speicherzellen auf allen Spaltenadressenleitungen aus, beginnend mit der
ersten Spaltenadresse bis zur letzten Spaltenadresse in dem Speicherbereich, in dem der
Zeilenadressensuchvorgang gerade durchgeführt wird. Gleichzeitig wird ein Spaltenadressensignal
zusätzlich zu einem Speicherbereichsadressensignal und einem Zeilenadressensignal an den AFM-
Adressenformatierer ANF3 geliefert. Daher werden die gespeicherten Daten (die Anzahl fehlerhaf
ter Speicherzellen) von Spaltenadressen bezüglich einer speziellen Zeilenadressenleitung in einem
entsprechenden Speicherbereich des Fehleranalysespeichers 118 von den Adressen ausgelesen,
in der Reihenfolge beginnend mit der ersten Adresse bis zur letzten Adresse, und in die jeweiligen
anderen Eingangsanschlüsse des dritten und des vierten UND-Glieds eingegeben.
Die aus dem Spaltenadressenfehleranzahlzähler/speicher CFC ausgelesene Anzahl fehlerhafter
Speicherzellen wird in den dritten Nulldetektor ZO3 eingegeben. Dieser dritte Nulldetektor ZO3
ermittelt, ob die Anzahl fehlerhafter Speicherzellen auf den einzelnen Spaltenadressenleitungen
"0" oder eine von "0" verschiedene Zahl ist. Wenn die Anzahl fehlerhafter Speicherzellen "0" ist,
ist keine fehlerhafte Speicherzelle auf der Adressenleitung entsprechend dem eingegebenen
Spaltenadressensignal vorhanden. Daher wird, obwohl nicht gezeigt, ein dies anzeigendes
Freigabesignal (Signal logisch H) vom invertierenden Ausgangsanschluß des dritten Nulldetektors
ZO3 an den Freigabeanschluß EN des Spaltenadressengenerators CAP geliefert. Als Folge
inkrementiert der Spaltenadressengenerator CAP die Adresse um Eins und gibt das nächste
Spaltenadressensignal aus. Gleichzeitig liefert der dritte Nulldetektor ZO3 von seinem nicht-
invertierenden Anschluß ein Signal logisch L an einen Eingangsanschluß des zweiten UND-Glieds
G2 und an den verbleibenden Eingangsanschluß des vierten UND-Glieds G4. Daher befinden sich
diese UND-Glieder G2 und G4 immer noch im Sperrzustand. Während einer Zeitspanne, während
der "Nullen" aus dem Spaltenadressenfehleranzahlzähler/speicher CFC ausgelesen werden, wird
dieser Vorgang wiederholt.
Wenn die aus dem Spaltenadressenfehleranzahlzähler/speicher CFC ausgelesene Anzahl fehlerhaf
ter Speicherzellen nicht "0" ist, wird ein Signal logisch H aus dem nicht-invertierenden Anschluß
des dritten Nulldetektors ZO3 ausgegeben und an das zweite und das vierte UND-Glied G2 bzw.
G4 geliefert. Da sich das zweite UND-Glied G2 immer noch im Sperrzustand befindet, wird kein
Signal logisch H aus dem UND-Glied G2 ausgegeben. Andererseits gibt, da sich das vierte UND-
Glied G4 im Freigabezustand befindet, wenn ein Signal logisch H vom nicht-invertierenden
Anschluß des dritten Nulldetektors ZO3 an es geliefert wird, falls ein vom Fehleranalysespeicher
118 ausgelesener Datenwert ein Signal logisch H ("1") ist, das die Existenz einer fehlerhaften
Speicherzelle repräsentiert, das vierte UND-Glied G4 ein Signal logisch H aus. Dieses Signal
logisch H wird über das zweite ODER-Glied OR2 als Steuersignal C-Fehl-Adresse, welches eine
Spaltenadresse der erfaßten fehlerhaften Speicherzelle repräsentiert, an den Controller CON
geschickt.
Des weiteren wird während einer Zeitspanne, während der ein Signal logisch H vom dritten
Nulldetektor ZO3 an das zweite und das vierte UND-Glied G2 bzw. G4 ausgegeben wird, ein
Signal logisch L vom invertierenden Ausgangsanschluß des dritten Nulldetektors ZO3 ausgege
ben. In diesem Fall führt, da kein Freigabesignal an den Freigabeanschluß EN des Spaltenadres
sengenerators CAP geliefert wird, der Spaltenadressengenerator CAP seinen Adresseninkremen
tierungsvorgang nicht aus. Als Folge wird der Spaltenadressengenerator CAP in dem Zustand
gehalten, daß dar Spaltenadressengenerator CAP ein Spaltenadressensignal entsprechend einer
Spaltenadressenleitung ausgibt, auf der eine fehlerhafte Speicherzelle erfaßt worden ist.
Bei Empfang des Steuersignals C-Fehl-Adresse gibt der Controller CON ein Schreibsignal WT zum
Schreiben einer Speicherbereichsadresse, einer Zeilenadresse und einer Spaltenadresse aus, die
eine Position einer erfaßten fehlerhaften Speicherzelle repräsentieren, in den Fehlerzellenadres
senspeicher 125. Genauer erläutert, werden ein Speicherbereichsadressensignal, ein Zeilenadres
sensignal und ein Spaltenadressensignal, die gerade erzeugt werden, im FCA-Adressenformatierer
ANF4 formatiert, um ein FCA-Adressensignal zu erzeugen, und auf den Fehlerzellenadressenspei
cher 125 wird unter Verwendung dieses FCA-Adressensignals zugegriffen, um die Speicherbe
reichsadresse, die Zeilenadresse und die Spaltenadresse der fehlerhaften Speicherzellen, die im
Controller erfaßt und gespeichert wurden, in den Fehlerzellenadressenspeicher 125 zu schreiben.
Falls erforderlich, kann der Controller CON vorübergehend das Ausgeben des Steuersignals C-
SCAN (Wechsel von logisch H auf logisch L) stoppen, wenn er das Steuersignal C-Fehl-Adresse
empfangen hat.
Nachdem der Schreibvorgang abgeschlossen ist, führt der Spaltenadressengenerator wiederholt
den Vorgang des Inkrementierens der Spaltenadresse um Eins aus. In dem Fall, in dem das
Steuersignal C-SCAN vorübergehend gestoppt worden war, gibt der Controller CON wieder ein
Steuersignal C-SCAN aus. Wenn die Spaltenadresse durch den Spaltenadresseninkrementie
rungsvorgang des Spaltenadressengenerators CAP die letzte Spaltenadresse erreicht, wird ein
Übertragssignal CAP MAX vom Spaltenadressenübergangswähler CY3 an den Controller CON
geschickt. Daher stoppt der Controller CON die Ausgabe des Steuersignals C-SCAN (Umschalten
von logisch H auf logisch L) und gibt statt dessen wieder ein Steuersignal R-SEARCH (Umschal
ten auf logisch H) aus, um den Adressenwert des Zeilenadressengenerators RAP um Eins zu
inkrementieren, wodurch der obengenannte Suchvorgang nach fehlerhaften Speicherzelle
wiederaufgenommen wird, um suchen, ob eine fehlerhafte Speicherzelle auf der nächsten
Zeilenadresse und den nachfolgenden Zeilenadressen vorhanden ist oder nicht.
Die Betriebsweisen des Controllers CON, der Fehlerleitungssuchvorrichtung SEA und der
Adressenabtastvorrichtung SCA werden unter Bezug auf Fig. 3 diskutiert. Das in Fig. 3 gezeigte
Beispiel ist ein Fall, daß eine fehlerhafte Speicherzelle FC1 auf einer Zeilenadressenleitung an
einer Zeilenadresse RN1 des Speicherbereichs 2 vorhanden ist und eine fehlerhafte Speicherzelle
FC2 auf einer Zeilenadressenleitung an einer Zeilenadresse RN2 des Speicherbereichs 2 vorhanden
ist, wobei die Spaltenadressen dieser fehlerhaften Speicherzellen FC1 und FC2 CN1 bzw. CN2 sind.
Die zwei fehlerhaften Speicherzellen FC1 und FC2 sind solche, die nach dem Abschluß der
Ersetzungsverarbeitung einer Muß-Reparatur verbleiben, die bereits unter Bezug auf Fig. 10
beschrieben wurde. Außerdem sind die Anzahlen der fehlerhaften Speicherzellen, die im Zeilen
adressenfehleranzahlzähler/speicher RFC, im Spaltenadressenfehleranzahlzähler/speicher CFC und
im Gesamtfehleranzahlzähler/speicher TFC gespeichert sind, die jeweils aktualisierten numeri
schen Werte (numerische Werte, welche die Anzahlen der in Fig. 3 gezeigten fehlerhaften
Speicherzellen FC1, FC2 repräsentieren) nach dem Abschluß der Ersetzungsverarbeitung einer
Muß-Reparatur.
Zuerst wird die Fehlerleitungssuchvorrichtung SEA in Betrieb gesetzt, um die Zeilenadresse in der
Zeilenadressenrichtung ROW um Eins zu inkrementieren, um dadurch zu suchen, ob eine
fehlerhafte Speicherzelle auf den einzelnen Zeilenadressenleitungen vorhanden ist oder nicht.
Wenn die Zeilenadresse durch diesen Suchvorgang in der Zeilenadressenrichtung RN1 erreicht,
wird eine fehlerhafte Speicherzelle FC1 erfaßt, da die fehlerhafte Speicherzelle FC1 auf dieser
Zeilenadresse RN1 vorhanden ist. Demzufolge wird zu diesem Zeitpunkt an der Position dieser
Zeilenadresse RN1 die Adressenabtastvorrichtung SCA in Betrieb gesetzt, um die Spaltenadresse
in der Spaltenadressenrichtung COL um Eins zu inkrementieren, um dadurch den Vorgang der
Erfassung einer Spaltenadresse der erfaßten fehlerhaften Speicherzelle FC1 auszuführen. Wenn
die Spaltenadresse durch diesen Erfassungsvorgang der Spaltenadresse CN1 erreicht, gibt der
dritte Nulldetektor ZO3 aus seinem nicht-invertierenden Ausgangsanschluß ein Signal logisch H
aus, welches die Tatsache repräsentiert, daß ein aus dem Spaltenadressenfehleranzahlzäh
ler/speicher CFC ausgelesener Datenwert nicht "0" ist. Zu diesem Zeitpunkt gibt, wenn ein aus
dem Fehleranalysespeicher 118 ausgelesener Datenwert nicht "0" ist, das vierte UND-Glied G4
ein Signal logisch H aus, das in den Controller CON als Steuersignal C-Fehl-Adresse eingegeben
wird, das eine Spaltenadresse der fehlerhaften Speicherzelle FC1 repräsentiert. Der Controller
CON gibt, wenn er das Steuersignal C-Fehl-Adresse empfängt, ein Schreibsignal WT aus.
Dementsprechend werden unter der Annahme, daß der vorgenannte Suchvorgang nach fehlerhaf
ten Speicherzellen bezüglich des Speicherbereichs A ausgeführt wird, in den Fehlerzellenadres
senspeicher 125 die Speicherbereichsadresse, an der die fehlerhafte Speicherzelle FC1 vorhanden
ist, die Zeilenadresse RN1 und die Spaltenadresse CN1 der fehlerhaften Speicherzelle FC1 geschrie
ben und darin gespeichert, wie in Fig. 4 gezeigt.
Wenn der Spaltenadressengenerator CAP seine letzte Adresse erzeugt, gibt der Spaltenadressen
übertragswähler TY3 ein Übertragssignal CAP MAX aus. Der Controller CON startet die Fehlerlei
tungssuchvorrichtung SEA erneut, wenn er das Übertragssignal CAP MAX empfängt, und daher
nimmt die Fehlerleitungssuchvorrichtung SEA den Suchvorgang nach fehlerhaften Speicherzellen
in der Zeilenadressenrichtungen ROW wieder auf. Wenn die Zeilenadresse durch diesen Suchvor
gang in der Zeilenadressenrichtung RN2 erreicht, wird eine fehlerhafte Speicherzelle FC2 erfaßt, da
die fehlerhafte Speicherzelle FC2 an dieser Zeilenadresse RN2 vorhanden ist. Demzufolge wird an
der Position dieser Zeilenadresse RN2 die Adressenabtastvorrichtung SCA wieder in Betrieb
gesetzt, um die Spaltenadresse in der Spaltenadressenrichtung COL um Eins zu inkrementieren,
wodurch der Betrieb der Erfassung einer Spaltenadresse der erfaßten fehlerhaften Speicherzelle
FC2 ausgeführt wird. D. h., der Betrieb der Fehlerleitungssuchvorrichtung SEA wird vorüberge
hend gestoppt, und die Adressenabtastvorrichtung SCA wird gestartet, um eine Spaltenadresse
CN2 der erfaßten fehlerhaften Speicherzelle FC2 zu erfassen. Wenn die Spaltenadresse CN2 erfaßt
ist, gibt der dritte Nulldetektor ZO3 aus seinem nicht-invertierenden Ausgangsanschluß erneut ein
Signal logisch H aus, das die Tatsache repräsentiert, daß ein aus dem Spaltenadressenfehleran
zahlzähler/speicher CFC ausgelesener Datenwert nicht "0" ist. Zu diesem Zeitpunkt gibt, wenn
ein aus dem Fehleranalysespeicher 118 ausgelesener Datenwert nicht "0" ist, das vierte UND-
Glied G4 ein Signal logisch H aus, das in den Controller CON als Steuersignal C-Fehl-Adresse
eingegeben wird, welches eine Spaltenadresse der fehlerhaften Speicherzelle FC2 repräsentiert.
Der Controller CON gibt, wenn er das Steuersignal C-Fehl-Adresse empfängt, ein Schreibsignal
WT aus. Demzufolge werden in den Fehlerzellenadressenspeicher 125 die Speicherbereichs
adresse A, an der die fehlerhafte Speicherzelle FC2 vorhanden ist, die Zeilenadresse RN2 und die
Spaltenadresse CN2 der fehlerhaften Speicherzelle FC2 geschrieben und in ihm gespeichert, wie in
Fig. 4 gezeigt.
Wenn der Schreibvorgang abgeschlossen ist, startet der Controller die Adressenabtastvorrichtung
SCA erneut. Wenn der Spaltenadressengenerator CAP seine letzte Adresse erzeugt, gibt der
Spaltenadressenübertragswähler CY3 wieder ein Übertragssignal CAP MAX aus. Der Controller
CON startet die Fehlerleitungssuchvorrichtung SEA erneut, wenn er das Übertragssignal CAP
MAX empfängt, und daher nimmt die Fehlerleitungssuchvorrichtung SEA den Suchvorgang nach
fehlerhaften Speicherzellen in der Zeilenadressenrichtung ROW wieder auf. Wenn der Zeilen
adressengenerator RAP sein letztes Adressensignal erzeugt, das die letzte Zeilenadresse durch
dessen Suchvorgang selbst spezifiziert, gibt der Zeilenadressenübertragswähler CY2 ein Über
tragssignal RAP MAX aus und schickt es an den Controller CON. Der Controller CON beendet den
Betrieb der Fehlerersetzungsanalyse für jenen Speicherbereich, wenn er das Übertragssignal RAP
MAX empfängt. Gleichzeitig hierzu liefert der Controller CON ein Steuersignal TAP INC an den
Speicherbereichsadressengenerator TAP, um die vom Speicherbereichsadressengenerator TAP
erzeugte Adresse um Eins zu inkrementieren, so daß der Generator TAP das den nächsten
Speicherbereich spezifizierende Speicherbereichsadressensignal ausgibt und der Betrieb der
Fehlerersetzungsanalyse für jenen nächsten Speicherbereich (in diesem Fall der Suchvorgang
nach einer Adressenleitung, auf der eine fehlerhafte Speicherzelle vorhanden ist) ausgeführt wird.
Während der Zeitspanne, während der die aus dem Gesamtfehleranzahlzähler/speicher TFC
ausgelesene Anzahl fehlerhafter Speicherzellen "0" ist, wie bereits beschrieben, führt der
Speicherbereichsadressengenerator TAP den Vorgang der Inkrementierung der Speicherbereichs
adresse um Eins wiederholt aus, um den Gesamtfehleranzahlzähler/speicher TFC weiterhin
auszulesen. Wenn das Speicherbereichsadressensignal die vorletzte Adresse unter der Bedingung
erreicht, daß die ganze Zeit kein von "0" verschiedener numerischer Wert erfaßt wird, gibt der
Speicherbereichsadressenübertragswähler CY1 ein Übertragssignal TAP MAX aus und schickt es
an den Controller CON. Der Controller CON beendet den Betrieb der Fehlerersetzungsanalyse für
jenen in Prüfung befindlichen Speicher, wenn er das Übertragssignal TAP MAX empfangen hat.
Wie aus der vorstehenden Beschreibung hervorgeht, wird bei dieser Ausführungsform, wenn die
Fehlerleitungssuchvorrichtung SEA eine fehlerhafte Speicherzelle FC1 erfaßt, die auf einer
Adressenleitung, beispielsweise einer Zeilenadresse RN1 vorhanden ist, der Betrieb der Fehlerlei
tungssuchvorrichtung SEA vorübergehend an der Position dieser Zeilenadresse RN1 gestoppt, und
die Adressenabtastvorrichtung SCA führt sofort den Betrieb der Erfassung einer Spaltenadresse
CN1 der fehlerhaften Speicherzelle FC1 in der zur Zeilenadressenleitung senkrechten Richtung aus,
um dadurch die Adresse der erfaßten fehlerhaften Speicherzelle FC1 zu erfassen. Demzufolge ist
es im Gegensatz zum zuvor beschriebenen Fehlerersetzungsanalyseverfahren gemäß dem Stand
der Technik bei dieser Erfindung möglich, eine Adresse einer fehlerhaften Speicherzelle in kurzer
Zeit zu spezifizieren. D. h., im Gegensatz zu dem bekannten Fehlerersetzungsanalyseverfahren,
das folgende Schritte umfaßt: Ausführen des Suchvorgangs für alle der fehlerhaften Speicherzel
len in der Zeilenadressenrichtung, um Zeilenadressen zu erfassen, an denen jeweils zumindest
eine fehlerhafte Speicherzelle vorhanden ist; vorübergehendes Speichern der erfaßten Zeilen
adressen im Haupt-Controller 111; Ausführen des Suchvorgangs für alle der fehlerhaften
Speicherzellen in der Spaltenadressenrichtung, um Spaltenadressen zu erfassen, an denen jeweils
mindestens eine fehlerhafte Speicherzelle vorhanden ist; vorübergehendes Speichern der erfaßten
Spaltenadressen in dem Haupt-Controller 111; Auslesen der Zeilenadressen und der Spalten
adressen aus dem Haupt-Controller 111, nachdem alle der Suchvorgänge nach fehlerhaften
Speicherzellen bezüglich dessen Zeilen- und Spaltenadressen abgeschlossen sind, um sie im
Fehlerersetzungsanalysator 120 einzustellen; und Auslesen der gespeicherten Daten des
Fehleranalysespeichers 118, um die Adressen der erfaßten fehlerhaften Speicherzellen zu
spezifizieren; kann die für das Spezifizieren der Adressen fehlerhafter Speicherzellen erforderliche
Zeitspanne beträchtlich vermindert werden. Als Folge kann die gesamte, zum Ausführen der
Fehlerersetzungsanalyse erforderliche Zeitspanne deutlich vermindert werden.
Bei der vorgenannten Ausführungsform gibt der Controller CON zuerst ein Steuersignal R-
SEARCH aus, um die Fehlerleitungssuchvorrichtung SEA zu starten, um dadurch fehlerhafte
Speicherzellen in der Zeilenadressenrichtung zu erfassen. Es kann jedoch so vorgesehen sein, daß
der Controller CON zuerst ein Steuersignal C-SEARCH ausgibt, um die Fehlerleitungssuchvorrich
tung SEA zu starten, um dadurch fehlerhafte Speicherzellen in der Spaltenadressenrichtung zu
erfassen. In einem derartigen Fall wird der Betrieb der Fehlerleitungssuchvorrichtung SEA an der
Position der Spaltenadresse der erfaßten Spaltenadressenleitung, auf der eine fehlerhafte
Speicherzelle vorhanden ist, vorübergehend gestoppt, und die Adressenabtastvorrichtung SCA
führt sofort den Betrieb der Erfassung einer Zeilenadresse der fehlerhaften Speicherzelle in der zur
Spaltenadressenleitung senkrechten Richtung aus, um dadurch die Adresse der erfaßten
fehlerhaften Speicherzelle zu erfassen. Außerdem kann eine derartige Einstellung durch Einstellen
der erforderlichen Daten in einer im Controller CON vorgesehenen Einstellanordnung ausgeführt
werden.
Gemäß der vorliegenden Erfindung kann ein Verfahren zum Analysieren des Ersatzes fehlerhafter
Speicherzellen und ein Fehlerersetzungsanalysator geschaffen werden, die in kurzer Zeit eine
Adresse einer fehlerhaften Speicherzelle spezifizieren können. Außerdem kann, wenn der wie
oben beschrieben aufgebaute Fehlerersetzungsanalysator in eine Speichertestvorrichtung
eingebaut ist, die Prüfzeit des gesamten Speichers vermindert werden.
Während die vorliegende Erfindung unter Bezug auf die in beispielhafter Weise gezeigten
bevorzugten Ausführungsformen beschrieben wurde, ist Fachleuten klar, daß verschiedene
Modifikationen, Abweichungen, Änderungen und/oder kleinere Verbesserungen der oben
beschriebenen Ausführungsformen vorgenommen werden können, ohne vom Sinn und Zweck der
vorliegenden Erfindung abzuweichen. Demzufolge ist klar, daß die vorliegende Erfindung nicht auf
die dargestellten Ausführungsformen beschränkt ist, sondern alle derartigen Modifikationen,
Abweichungen, Änderungen und/oder kleineren Verbesserungen, die in den Bereich der durch die
beigefügten Ansprüche definierten Erfindung fallen, umfassen soll.
Claims (5)
1. Verfahren zum Analysieren der Reparatur einer fehlerhaften Zelle in einem Speicher,
umfassend folgende Schritte:
Prüfen eines Speichers mit einer Mehrzahl von Speicherbereichen, auf die selektiv zugegriffen wird, um einen Lesevorgang und einen Schreibvorgang auszuführen; und Erfassen der Anzahl fehlerhafter Speicherzellen und deren aus dem Prüfergebnis resultierenden Adressen, um zu analysieren, ob der in Prüfung befindliche Speicher repariert werden kann oder nicht, wobei das Verfahren des weiteren folgende Schritte aufweist:
Durchsuchen jedes der mehreren Speicherbereiche, um zu ermitteln, ob fehlerhafte Speicherzellen in den einzelnen Speicherbereichen vorhanden sind oder nicht;
Suchen, jedesmal dann, wenn eine fehlerhafte Speicherzelle erfaßt wird, einer Zeilenadresse oder einer Spaltenadresse der erfaßten fehlerhaften Speicherzelle in dem Speicherbereich, in dem die fehlerhafte Speicherzelle erfaßt worden ist;
Erfassen, jedesmal dann, wenn eine Zeilenadresse oder eine Spaltenadresse der erfaßten fehlerhaften Speicherzelle erfaßt wird, einer Spaltenadresse oder eine Zeilenadresse der erfaßten fehlerhaften Speicherzelle auf der erfaßten Zeilenadressenleitung oder Spaltenadressenleitung, um dadurch die Adresse der erfaßten fehlerhaften Speicherzelle zu spezifizieren; und
Speichern der spezifizierten Adresse der erfaßten fehlerhaften Speicherzelle.
Prüfen eines Speichers mit einer Mehrzahl von Speicherbereichen, auf die selektiv zugegriffen wird, um einen Lesevorgang und einen Schreibvorgang auszuführen; und Erfassen der Anzahl fehlerhafter Speicherzellen und deren aus dem Prüfergebnis resultierenden Adressen, um zu analysieren, ob der in Prüfung befindliche Speicher repariert werden kann oder nicht, wobei das Verfahren des weiteren folgende Schritte aufweist:
Durchsuchen jedes der mehreren Speicherbereiche, um zu ermitteln, ob fehlerhafte Speicherzellen in den einzelnen Speicherbereichen vorhanden sind oder nicht;
Suchen, jedesmal dann, wenn eine fehlerhafte Speicherzelle erfaßt wird, einer Zeilenadresse oder einer Spaltenadresse der erfaßten fehlerhaften Speicherzelle in dem Speicherbereich, in dem die fehlerhafte Speicherzelle erfaßt worden ist;
Erfassen, jedesmal dann, wenn eine Zeilenadresse oder eine Spaltenadresse der erfaßten fehlerhaften Speicherzelle erfaßt wird, einer Spaltenadresse oder eine Zeilenadresse der erfaßten fehlerhaften Speicherzelle auf der erfaßten Zeilenadressenleitung oder Spaltenadressenleitung, um dadurch die Adresse der erfaßten fehlerhaften Speicherzelle zu spezifizieren; und
Speichern der spezifizierten Adresse der erfaßten fehlerhaften Speicherzelle.
2. Speichertestvorrichtung, die mit einem Fehlerersetzungsanalysator versehen ist und
zum Prüfen eines Speichers mit einer Mehrzahl von Speicherbereichen dient, wobei der
Fehlerersetzungsanalysator umfaßt:
einen Detektor für den analysierten Speicherbereich zum Suchen, ob eine fehlerhafte Speicherzelle in den einzelnen der mehreren Speicherbereiche eines in Prüfung befindlichen Speichers existiert oder nicht, und zum Ermitteln, ob eine Fehlerersetzungsanalyse für die einzelnen Speicherbereiche ausgeführt werden sollte oder nicht;
eine Fehlerleitungssuchvorrichtung zum Erfassen, in dem Speicherbereich, in dem der Detektor für den analysierten Speicherbereich ermittelt hat, daß eine Fehlerersetzungsanalyse ausgeführt werden sollte, von Zeilenadressen oder Spaltenadressen, zur Erfassung, ob eine fehlerhafte Speicherzelle existiert oder nicht;
eine Adressenabtastvorrichtung, die gestartet wird, wenn die Fehlerleitungssuch vorrichtung eine Zeilenadressenleitung oder eine Spaltenadressenleitung erfaßt, in der eine fehlerhafte Speicherzelle existiert, und zum Erfassen einer Adresse in der Richtung, die senkrecht zu der Zeilenadressenleitung oder zu der Spaltenadressenleitung ist, auf der die erfaßte fehler hafte Speicherzelle existiert; und
einen Fehlerzellenadressenspeicher zum Speichern der Adresse der durch die Feh lerleitungssuchvorrichtung und durch die Adressenabtastvorrichtung erfaßten fehlerhaften Speicherzelle.
einen Detektor für den analysierten Speicherbereich zum Suchen, ob eine fehlerhafte Speicherzelle in den einzelnen der mehreren Speicherbereiche eines in Prüfung befindlichen Speichers existiert oder nicht, und zum Ermitteln, ob eine Fehlerersetzungsanalyse für die einzelnen Speicherbereiche ausgeführt werden sollte oder nicht;
eine Fehlerleitungssuchvorrichtung zum Erfassen, in dem Speicherbereich, in dem der Detektor für den analysierten Speicherbereich ermittelt hat, daß eine Fehlerersetzungsanalyse ausgeführt werden sollte, von Zeilenadressen oder Spaltenadressen, zur Erfassung, ob eine fehlerhafte Speicherzelle existiert oder nicht;
eine Adressenabtastvorrichtung, die gestartet wird, wenn die Fehlerleitungssuch vorrichtung eine Zeilenadressenleitung oder eine Spaltenadressenleitung erfaßt, in der eine fehlerhafte Speicherzelle existiert, und zum Erfassen einer Adresse in der Richtung, die senkrecht zu der Zeilenadressenleitung oder zu der Spaltenadressenleitung ist, auf der die erfaßte fehler hafte Speicherzelle existiert; und
einen Fehlerzellenadressenspeicher zum Speichern der Adresse der durch die Feh lerleitungssuchvorrichtung und durch die Adressenabtastvorrichtung erfaßten fehlerhaften Speicherzelle.
3. Speichertestvorrichtung nach Anspruch 2, bei der der Detektor für den analysierten
Speicherbereich in dem Fehlerersetzungsanalysator umfaßt:
einen Speicherbereichsadressengenerator zum Erzeugen von Adressen, welche jeweils der Mehrzahl von Speicherbereichen zugeordnet sind, die den in Prüfung befindlichen Speicher bilden;
einen Gesamtfehleranzahlzähler/speicher, auf den durch aus dem Speicherbe reichsadressengenerator ausgegebene Speicherbereichsadressensignale zugegriffen wird und der zum Speichern der Gesamtanzahl fehlerhafter Speicherzellen für die einzelnen Speicherbereiche dient; und
einen Nulldetektor zum Erfassen der Tatsache, daß die aus dem Gesamtfehleran zahlzähler/speicher ausgelesene Gesamtanzahl fehlerhafter Speicherzellen "0" oder ein von "0" verschiedener numerischer Wert ist.
einen Speicherbereichsadressengenerator zum Erzeugen von Adressen, welche jeweils der Mehrzahl von Speicherbereichen zugeordnet sind, die den in Prüfung befindlichen Speicher bilden;
einen Gesamtfehleranzahlzähler/speicher, auf den durch aus dem Speicherbe reichsadressengenerator ausgegebene Speicherbereichsadressensignale zugegriffen wird und der zum Speichern der Gesamtanzahl fehlerhafter Speicherzellen für die einzelnen Speicherbereiche dient; und
einen Nulldetektor zum Erfassen der Tatsache, daß die aus dem Gesamtfehleran zahlzähler/speicher ausgelesene Gesamtanzahl fehlerhafter Speicherzellen "0" oder ein von "0" verschiedener numerischer Wert ist.
4. Speichertestvorrichtung nach Anspruch 2, bei der die Fehlerleitungssuchvorrichtung
des Fehlerersetzungsanalysators umfaßt:
einen Zeilenadressengenerator oder einen Spaltenadressengenerator zum Erzeugen von Zeilenadressen oder Spaltenadressen in den einzelnen Speicherbereichen;
einen Zeilenadressenfehleranzahlzähler/speicher oder einen Spaltenadressenfehler anzahlzähler/speicher zum Speichern der Anzahl fehlerhafter Speicherzellen auf den einzelnen Zeilenadressenleitungen oder den einzelnen Spaltenadressenleitungen für die einzelnen Speicherbereiche;
einen Nulldetektor zum Erfassen, ob die aus dem Zeilenadressenfehleran zahlzähler/speicher oder aus dem Spaltenadressenfehleranzahlzähler/speicher ausgelesene Anzahl fehlerhafter Speicherzellen "0" oder ein von "0" verschiedener numerischer Wert ist; und
Mittel zum Starten des Betriebs der Adressenabtastvorrichtung jedesmal dann, wenn der Nulldetektor einen von "0" verschiedenen numerischen Wert erfaßt.
einen Zeilenadressengenerator oder einen Spaltenadressengenerator zum Erzeugen von Zeilenadressen oder Spaltenadressen in den einzelnen Speicherbereichen;
einen Zeilenadressenfehleranzahlzähler/speicher oder einen Spaltenadressenfehler anzahlzähler/speicher zum Speichern der Anzahl fehlerhafter Speicherzellen auf den einzelnen Zeilenadressenleitungen oder den einzelnen Spaltenadressenleitungen für die einzelnen Speicherbereiche;
einen Nulldetektor zum Erfassen, ob die aus dem Zeilenadressenfehleran zahlzähler/speicher oder aus dem Spaltenadressenfehleranzahlzähler/speicher ausgelesene Anzahl fehlerhafter Speicherzellen "0" oder ein von "0" verschiedener numerischer Wert ist; und
Mittel zum Starten des Betriebs der Adressenabtastvorrichtung jedesmal dann, wenn der Nulldetektor einen von "0" verschiedenen numerischen Wert erfaßt.
5. Speichertestvorrichtung nach Anspruch 2, bei der die Adressenabtastvorrichtung des
Fehlerersetzungsanalysators umfaßt:
einen Spaltenadressengenerator oder einen Zeilenadressengenerator zum Erzeugen von Spaltenadressen oder von Zeilenadressen in den einzelnen Speicherbereichen;
einen Spaltenadressenfehleranzahlzähler/speicher oder einen Zeilenadressenfeh leranzahlzähler/speicher zum Speichern der Anzahl fehlerhafter Speicherzellen auf den einzelnen Spaltenadressenleitungen oder den einzelnen Zeilenadressenleitungen für die einzelnen Speicherbereiche;
einen Nulldetektor zum Erfassen, ob die aus dem Spaltenadressenfehleran zahlzähler/speicher oder aus dem Zeilenadressenfehleranzahlzähler/speicher ausgelesene Anzahl fehlerhafter Speicherzellen "0" oder ein von "0" verschiedener numerischer Wert ist; und
eine Schreibsteueranordnung, die veranlaßt, daß Adressen in dem Fehlerzellenadressen speicher gespeichert werden, wobei die Adressen durch Adressensignale spezifiziert sind, die von dem Speicherbereichsadressengenerator, dem Zeilenadressengenerator bzw. dem Spaltenadressengenerator erzeugt wurden, jedesmal dann, wenn der Nulldetektor einen von "0" verschiedenen numerischen Wert erfaßt und gleichzeitig ein aus einem in der Speichertestvorrichtung vorgesehenen Fehleranalysespeicher ausgelesener Datenwert "fehlerhaft" ist.
einen Spaltenadressengenerator oder einen Zeilenadressengenerator zum Erzeugen von Spaltenadressen oder von Zeilenadressen in den einzelnen Speicherbereichen;
einen Spaltenadressenfehleranzahlzähler/speicher oder einen Zeilenadressenfeh leranzahlzähler/speicher zum Speichern der Anzahl fehlerhafter Speicherzellen auf den einzelnen Spaltenadressenleitungen oder den einzelnen Zeilenadressenleitungen für die einzelnen Speicherbereiche;
einen Nulldetektor zum Erfassen, ob die aus dem Spaltenadressenfehleran zahlzähler/speicher oder aus dem Zeilenadressenfehleranzahlzähler/speicher ausgelesene Anzahl fehlerhafter Speicherzellen "0" oder ein von "0" verschiedener numerischer Wert ist; und
eine Schreibsteueranordnung, die veranlaßt, daß Adressen in dem Fehlerzellenadressen speicher gespeichert werden, wobei die Adressen durch Adressensignale spezifiziert sind, die von dem Speicherbereichsadressengenerator, dem Zeilenadressengenerator bzw. dem Spaltenadressengenerator erzeugt wurden, jedesmal dann, wenn der Nulldetektor einen von "0" verschiedenen numerischen Wert erfaßt und gleichzeitig ein aus einem in der Speichertestvorrichtung vorgesehenen Fehleranalysespeicher ausgelesener Datenwert "fehlerhaft" ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20566399A JP4230061B2 (ja) | 1999-07-21 | 1999-07-21 | 不良救済解析器を搭載したメモリ試験装置 |
JP205663/99 | 1999-07-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10035705A1 true DE10035705A1 (de) | 2001-03-01 |
DE10035705B4 DE10035705B4 (de) | 2008-09-11 |
Family
ID=16510634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10035705A Expired - Fee Related DE10035705B4 (de) | 1999-07-21 | 2000-07-21 | Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch macht |
Country Status (3)
Country | Link |
---|---|
US (1) | US6711705B1 (de) |
JP (1) | JP4230061B2 (de) |
DE (1) | DE10035705B4 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002093583A1 (fr) * | 2001-05-16 | 2002-11-21 | Advantest Corporation | Appareil de test de memoire a semi-conducteurs et procede de generation d'adresses pour l'analyse de defauts |
JP4286634B2 (ja) * | 2002-11-20 | 2009-07-01 | パナソニック株式会社 | メモリ故障救済回路 |
DE60334694D1 (de) * | 2003-09-16 | 2010-12-09 | Infineon Technologies Ag | On-chip Diagnose-Vefahren und -Block zur Speicherreparatur mit gemischter Redundanz ("IO" Redundanz und "Word-register" Redundanz) |
US20050066226A1 (en) * | 2003-09-23 | 2005-03-24 | Adams R. Dean | Redundant memory self-test |
JP4514028B2 (ja) * | 2004-05-20 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | 故障診断回路及び故障診断方法 |
US7447944B2 (en) * | 2005-04-29 | 2008-11-04 | Freescale Semiconductor, Inc. | Predictive methods and apparatus for non-volatile memory |
US20080270854A1 (en) | 2007-04-24 | 2008-10-30 | Micron Technology, Inc. | System and method for running test and redundancy analysis in parallel |
US8977912B2 (en) * | 2007-05-07 | 2015-03-10 | Macronix International Co., Ltd. | Method and apparatus for repairing memory |
JP2010134979A (ja) * | 2008-12-03 | 2010-06-17 | Fujitsu Ltd | 演算処理装置および記憶装置用試験装置の制御方法 |
TWI409820B (zh) * | 2009-02-18 | 2013-09-21 | King Yuan Electronics Co Ltd | Semiconductor Test System with Self - Test for Memory Repair Analysis |
DE102019113970B4 (de) * | 2019-05-24 | 2022-11-24 | Infineon Technologies Ag | Erkennung von adressfehlern |
CN112151103B (zh) * | 2020-09-17 | 2024-03-29 | 深圳市宏旺微电子有限公司 | 基于March算法的DRAM故障检测方法和装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4736373A (en) * | 1981-08-03 | 1988-04-05 | Pacific Western Systems, Inc. | Memory tester having concurrent failure data readout and memory repair analysis |
JP2842923B2 (ja) * | 1990-03-19 | 1999-01-06 | 株式会社アドバンテスト | 半導体メモリ試験装置 |
US5754556A (en) * | 1996-07-18 | 1998-05-19 | Teradyne, Inc. | Semiconductor memory tester with hardware accelerators |
US6550023B1 (en) * | 1998-10-19 | 2003-04-15 | Hewlett Packard Development Company, L.P. | On-the-fly memory testing and automatic generation of bitmaps |
US6408401B1 (en) * | 1998-11-13 | 2002-06-18 | Compaq Information Technologies Group, L.P. | Embedded RAM with self-test and self-repair with spare rows and columns |
-
1999
- 1999-07-21 JP JP20566399A patent/JP4230061B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-21 US US09/621,326 patent/US6711705B1/en not_active Expired - Fee Related
- 2000-07-21 DE DE10035705A patent/DE10035705B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6711705B1 (en) | 2004-03-23 |
JP4230061B2 (ja) | 2009-02-25 |
DE10035705B4 (de) | 2008-09-11 |
JP2001035190A (ja) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004021267B4 (de) | Verfahren zum Testen eines Speicherbausteins und Prüfanordnung | |
DE19851861B4 (de) | Fehleranalysespeicher für Halbleiterspeicher-Testvorrichtungen und Speicherverfahren unter Verwendung des Fehleranalysespeichers | |
DE19741174A1 (de) | Speichertestgerät | |
DE10121298A1 (de) | Verfahren und Gerät zum Testen von Speichern | |
DE10225381A1 (de) | Verfahren und Vorrichtung zum Speichern von Speichertestinformantion | |
EP1113362B1 (de) | Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE4006285C2 (de) | ||
EP0783170B1 (de) | Vorrichtung und Verfahren zur Erfassung und Bewertung eines räumlich diskreten Punktmusters | |
DE10034702A1 (de) | Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch macht | |
EP1046993B1 (de) | Halbleiterspeicheranordnung mit BIST | |
DE10035705B4 (de) | Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch macht | |
DE69724742T2 (de) | Speicherfeldprüfschaltung mit Fehlermeldung | |
DE10229802B3 (de) | Testschaltung und Verfahren zum Testen einer integrierten Speicherschaltung | |
DE112008000429T5 (de) | Prüfvorrichtung und Prüfverfahren | |
EP1055238B1 (de) | Testschaltung und verfahren zum prüfen einer digitalen halbleiter-schaltungsanordnung | |
DE19922786B4 (de) | Halbleiterspeicher mit Testeinrichtung | |
EP0990236B1 (de) | Anordnung mit speicherzellen und verfahren zur funktionsüberprüfung von speicherzellen | |
DE10331068A1 (de) | Verfahren zum Auslesen von Fehlerinformationen aus einem integrierten Baustein und integrierter Speicherbaustein | |
DE10050212A1 (de) | Verfahren und integrierte Schaltung zum Testen eines Speichers mit mehreren Speicherbänken | |
EP1143456A2 (de) | Integrierter Speicher und Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Speichers | |
EP1113453A2 (de) | Speichereinrichtung | |
DE10062404A1 (de) | Vorrichtung und Verfahren zum Reduzieren der Anzahl von Adressen fehlerhafter Speicherzellen | |
EP1100016B1 (de) | Speichereinrichtung mit Ersatz-Speicherzellen | |
DE10331543B4 (de) | Verfahren zum Testen einer zu testenden Schaltungseinheit und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE10127421C2 (de) | Verfahren zum Erkennen und zum Ersetzen von fehlerhaften Speicherzellen in einem Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110201 |