DE19904375C2 - Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Halbleiterspeichers - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Funkti­ onsüberprüfung von Speicherzellen eines integrierten Halblei­ terspeichers.

Zur Überprüfung von Speicherzellen eines integrierten Halb­ leiterspeichers hinsichtlich deren Funktionsfähigkeit sind unterschiedliche Prüfverfahren bekannt. Während eines solches Testbetriebs zur Überprüfung von Speicherzellen werden bei­ spielsweise Testdaten in jede einzelne Speicherzelle einge­ schrieben und wieder ausgelesen. Ein Vergleich zwischen den eingeschriebenen und wieder ausgelesenen Daten gibt Aufschluß darüber, ob ein Funktionsfehler vorliegt oder nicht.

Um bei einer solchen Funktionsüberprüfung, die die Übertra­ gung großer Datenmengen erfordert, in der Datenübertragungs­ rate nicht durch die Anzahl der zur Verfügung stehenden An­ schlüsse des Speichers beschränkt zu sein, ist es ebenfalls bekannt, eine die Funktionsüberprüfung durchführende Prüf­ schaltung auf derselben integrierten Schaltung vorzusehen, auf der sich der Speicher befindet. Eine derartige Realisie­ rung, auch als "Built-in Self Test" (BIST) bezeichnet, kann der DE 197 25 581 A1 entnommen werden. Das dort beschriebene Verfahren sieht vor, zunächst nur eine erste Gruppe der Spei­ cherzellen des integrierten Speichers zu prüfen und die dabei anfallenden Prüfergebnisse in einer zweiten Gruppe der Spei­ cherzellen zwischenzuspeichern, bevor sie nach außerhalb des Speichers ausgegeben werden. Sind beide Gruppen Bestandteil eines gemeinsamen Speichers, ist dadurch der Zeitpunkt der Ausgabe der Prüfergebnisse unabhängig von ihrer Erzeugung und die Funktionsüberprüfung kann schneller durchgeführt werden. Um zur Speicherung der Prüfergebnisse nicht einen zusätzli­ chen Speicher, der beispielsweise Bestandteil der Prüfschal­ tung ist, vorsehen zu müssen, werden die Prüfergebnisse in der ebenfalls zu prüfenden zweiten Gruppe der Speicherzellen zwischengespeichert. Da diese noch keiner Funktionsüberprü­ fung unterzogen wurden, sind Fehler beim Zwischenspeichern der Prüfergebnisse möglich. Diese können vermieden werden, indem beim Zwischenspeichern der Prüfergebnisse beispielswei­ se ein Fehlerkorrekturcode verwendet wird. Beim Zwischenspei­ chern auftretende Fehler werden dadurch beim Auslesen bzw. Auswerten der Prüfergebnisse aus den Speicherzellen erkannt und gegebenenfalls korrigiert.

Ein beschriebenes Fehlerkorrekturverfahren bedient sich dabei der Methode, die Prüfergebnisse jeweils in mehrfacher Ausfüh­ rung in den Speicherzellen der zweiten Gruppe zwischenzuspei­ chern und beim Auslesen der Prüfergebnisse einen Vergleich zwischen den Kopien jedes der Prüfergebnisse vorzunehmen. Derjenige Wert, der beim Auslesen aus den Speicherzellen in­ nerhalb der Kopien am häufigsten vorkommt, wird als "richtiges" Prüfergebnis angesehen. Ein solches Verfahren funktioniert jedoch nur dann zuverlässig, wenn in einem feh­ lerbehafteten Speicherzellenfeld mehrere auftretende Funkti­ onsfehler statistisch gleich verteilt sind, also keine signi­ fikante Häufung von Funktionsfehlern feststellbar ist. Zuver­ lässig bedeutet in diesem Zusammenhang, das Fehlerkorrektur­ verfahren erzielt mit der ihm ursprünglich zugedachten Wahr­ scheinlichkeit ein richtiges Prüfergebnis.

In einem fehlerbehafteten Speicherzellenfeld, in dem die Speicherzellen an je eine Zeilenleitung und Spaltenleitung angeschlossen sind, sind bei Auftreten mehrfacher Funktions­ fehler dagegen signifikante Häufungen der Funktionsfehler entlang von Spaltenleitungen oder Zeilenleitungen feststell­ bar. So ist beispielsweise bei einem defekten Leseverstärker die an diesen Leseverstärker angeschlossene Zeilen- oder Spaltenleitung in ihrer Funktionsfähigkeit betroffen und da­ mit die gesamten daran angeschlossenen Speicherzellen. Werden nun die Kopien eines Prüfergebnisses an aufeinanderfolgenden Speicherzellen entlang einer Zeilen- oder Spaltenleitung ab­ gelegt, sind in einem solchen Fall alle Kopien von einem Funktionsfehler betroffen und das "richtige" Prüfergebnis kann nicht mehr durch Mehrheitsentscheidung rekonstruiert werden.

Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrier­ ten Halbleiterspeichers anzugeben, bei dem ein auf Mehrheits­ entscheidung basierendes Fehlerkorrekturverfahren zuverlässig anwendbar ist.

Die Aufgabe wird gelöst durch ein Verfahren gemäß Patentan­ spruch 1. Vorteilhafte Aus- und Weiterbildungen sind in Un­ teransprüchen gekennzeichnet.

Das erfindungsgemäße Verfahren sieht vor, nach dem Prüfen ei­ ner ersten Gruppe von Speicherzellen die Prüfergebnisse in wenigstens dreifacher Ausführung in den Speicherzellen einer zweiten Gruppe abzulegen. Die Adressen bzw. Teile der Adres­ sen der Speicherzellen, in die die Kopien eines der Prüfer­ gebnisse abgelegt werden, werden ausgehend von einem entspre­ chenden Teil der Adresse der geprüften Speicherzelle durch eine Adreßtransformation bestimmt. Die Adreßtransformation ist so ausgelegt, daß signifikante Häufungen von Funktions­ fehlern in einer noch nicht geprüften, fehlerbehafteten zwei­ ten Gruppe der Speicherzellen das Ergebnis des Prüfverfahrens nicht beeinflussen. Somit kann auch ohne Kenntnis von spezi­ fischen Fehlerbildern (Häufungen von Funktionsfehlern) ein­ zelner Typen von Halbleiterspeichern eine zuverlässige Funk­ tionsprüfung erfolgen, bzw. durch die Adreßtransformation kann ein bekanntes spezifisches Fehlerbild eines Speichers in seinem Einfluß auf das Fehlerkorrekturverfahren, das von ei­ ner statistischen Gleichverteilung von Funktionsfehlern aus­ geht, unwirksam gemacht werden.

Eine Ausführungsform sieht vor, Adreßbits der Adressen der jeweiligen Speicherzellen der zweiten Gruppe, in die die Ko­ pien eines der Prüfergebnisse abgelegt werden, untereinander zu verknüpfen. So wird eine Folge von Adressen, beispielswei­ se eine lineare Folge, in eine zufällige Folge transformiert. Dadurch, daß die Speicherzellen mit den Kopien eines Prüfer­ gebnisses zufällig über das Speicherzellenfeld der zweiten Gruppe verteilt sind, wirken sich Häufungen von Funktionsfeh­ lern nicht auf das Ergebnis des Fehlerkorrekturverfahrens aus. Eine Kenntnis eines jeweils vorliegenden spezifischen Fehlerbildes ist nicht notwendig.

Eine andere Ausführungsform geht davon aus, daß sich Funkti­ onsfehler in einem fehlerbehafteten Speicher mit Speicherzel­ len, die an je eine Spalten- und Zeilenleitung angeschlossen sind, entlang eben diesen Spalten- und Zeilenleitungen häu­ fen. Um aus den Speicherzellen der zweiten Gruppe mittels ei­ ner Mehrheitsentscheidung das "richtige" Prüfergebnis zu er­ halten, werden die Speicherzellen mit den Kopien eines Prüf­ ergebnisses so angeordnet, daß sich deren Spaltenadressen und Zeilenadressen unterscheiden. Das heißt, Funktionsfehler ent­ lang einer Spalten- oder Zeilenleitung betreffen immer nur eine Kopie eines Prüfergebnisses und das "richtige" Prüfer­ gebnis kann durch die Mehrheit rekonstruiert werden.

Weitergehende Ausführungsformen geben an, wie die Prüfergeb­ nisse über das Speicherzellenfeld der zweiten Gruppe verteilt werden, nämlich in untereinander gleichen adressenmäßigen Ab­ ständen, und wie die entsprechenden Adressen bzw. Adreßteile ermittelt werden.

Im folgenden wird die Erfindung anhand der Figuren der Zeich­ nung näher erläutert. Es zeigen:

Fig. 1 einen Ausschnitt aus einem Speicherzellenfeld mit einer Vorrichtung zur Adreßtransformation,

Fig. 2 eine beispielhafte Realisierung einer Adreßtrans­ formationseinheit,

Fig. 3 eine Gruppe von Speicherzellen, in der mehrere Prüfergebnisse in jeweils mehrfacher Ausführung ge­ speichert sind,

Fig. 4 eine weitere beispielhafte Realisierung einer Adreßtransformationseinheit,

Fig. 5 eine zur Fig. 4 gehörige Verknüpfungstabelle,

Fig. 6 eine Gruppe von Speicherzellen, in der ein Prüfer­ gebnis in mehrfacher Ausführung vor und nach der Transformationsvorschrift nach Fig. 5 gespeichert ist,

Fig. 7 eine Darstellung einer Speicherzellenadresse.

Fig. 1 zeigt einen Ausschnitt aus einem Speicherzellenfeld mit einer Vorrichtung T zur Adreßtransformation. Im Zuge des Prüfverfahrens werden die Speicherzellen MC, die hier an je einer Spaltenleitung C und Zeilenleitung R angeschlossen sind, der ersten Gruppe 1 geprüft. Die Prüfergebnisse werden, für jede geprüfte Speicherzelle getrennt, in wenigstens drei­ facher Ausführung in den Speicherzellen MC der zweiten Gruppe 2, die noch nicht geprüft wurden, zwischengespeichert (ein Verfahren, das auch als "Dreifach Modulare Redundanz" be­ zeichnet wird). Durch einen Vergleich zwischen den Kopien je­ des der Prüfergebnisse kann das "richtige" Prüfergebnis durch Mehrheitsentscheidung rekonstruiert werden. Diese Prüfergeb­ nisse, die Aufschluß über die Funktionsfähigkeit der Spei­ cherzellen MC der ersten Gruppe 1 geben, werden dann einer Auswertung zugeführt, um beispielsweise eine Redundanzanalyse der geprüften Speicherzellen durchzuführen. Um bei der Be­ stimmung der Speicherzellen MC der zweiten Gruppe 2, in die die Kopien eines der Prüfergebnisse abgelegt werden, vom Ein­ fluß eines vorhandenen spezifischen Fehlerbildes unabhängig zu sein, werden die Adressen auf dem Adreßbus 12 dieser Spei­ cherzellen MC über eine Adreßtransformationseinheit T be­ stimmt. Diese ist so ausgelegt, daß ein vorhandenes Fehler­ bild das Ergebnis des Prüfverfahrens nicht beeinflußt.

Adressen, über die auf die Speicherzellen zugegriffen wird, lassen sich üblicherweise in mehrere Adreßteile zerlegen. In Fig. 7 ist eine beispielhafte Darstellung einer Adresse ge­ zeigt. Die Adressen zum Zugriff auf die in Fig. 1 darge­ stellten Speicherzellen MC bestehen aus den Adreßbits a₀ bis a_j. Die Adresse innerhalb der Gruppen 1 und 2 wird mit den Adreßbits a₀ bis a_i-1 angegeben. Die nächst höheren Adreßbits a_i bis a_j dienen dazu, eine der Gruppen (1 oder 2) der Spei­ cherzellen MC auszuwählen, je nach Anordnung beispielsweise mit Hilfe eines Decoders. Die Adreßbits a_i bis a_j werden hier als erster Adreßteil ADR1 und die Adreßbits a₀ bis a_i-1 als zweiter Adreßteil ADR2 bezeichnet.

Im Zuge der Ablage der Kopien eines Prüfergebnisses werden nun aus der Adresse der jeweiligen geprüften Speicherzelle der ersten Gruppe 1 die Adressen der Speicherzellen der zwei­ ten Gruppe 2 ermittelt, in die die Kopien abgelegt werden. Der erste Adreßteil ADR1 wird so bestimmt, daß die Speicher­ zellen MC der zweiten Gruppe 2 ausgewählt werden. Der zweite Adreßteil ADR2 wird ausgehend von dem zweiten Adreßteil ADR2 der jeweils geprüften Speicherzelle der ersten Gruppe 1 durch eine Adreßtransformation T erzeugt.

In Fig. 2 ist eine beispielhafte Realisierung einer solchen Adreßtransformationseinheit T dargestellt. Das Speicherzel­ lenfeld nach Fig. 1 weist beispielsweise eine signifikante Häufung von Funktionsfehlern entlang einzelner Zeilenleitun­ gen R bzw. Spaltenleitungen C auf, wie einleitend bereits be­ schrieben. Um zu vermeiden, daß die Mehrheit der Kopien eines Prüfergebnisses an derselben Zeilenleitung R bzw. Spaltenlei­ tung C angeschlossen ist, wird der Abstand der Adressen der Speicherzellen, die die Kopien eines Prüfergebnisses enthal­ ten, entsprechend gewählt. Nach Fig. 2 wird das erreicht, indem zu einem zweiten Adreßteil ADR2 einer Adresse 20, der dem zweiten Adreßteil ADR2 der jeweils geprüften Speicherzel­ le der ersten Gruppe 1 entspricht und beispielsweise von ei­ nem Controller oder einer Prüfschaltung über den Adreßbus 11 zur Verfügung gestellt wird, Adreßabstände 31 und 32 mittels Addierer 50 addiert werden. Der zweite Adreßteil ADR2 der Adresse 21 der Speicherzelle mit der ersten Kopie eines Prü­ fergebnisses entspricht dabei dem entsprechenden zweiten Adreßteil der Adresse 20. Die Adresse 22 der Speicherzelle mit der zweiten Kopie des Prüfergebnisses ergibt sich ent­ sprechend aus der Addition des zweiten Adreßteils ADR2 der Adresse 20 mit dem Adreßabstand 30 (bzw. 31). Die Adresse 23 der Speicherzelle mit der dritten Kopie berechnet sich aus dem zweiten Adreßteil der Adresse 20 und dem zweifachen Wert des Abstandswertes 30 (32), der über den Multiplizierer 60 gebildet wird. Bei weiteren abzulegenden Kopien würde ent­ sprechend weiter verfahren.

In Fig. 3 ist eine zweite Gruppe 2 von Speicherzellen MC dargestellt, in der mehrere Prüfergebnisse A, B in jeweils mehrfacher Ausführung unter Anwendung der oben genannten Adreßtransformation gespeichert sind. A (1) bedeutet hier die erste Kopie eines Prüfergebnisses A, B (2) die zweite Kopie eines Prüfergebnisses B usw. In diesem stark vereinfachten Beispiel wurde als Adreßabstand 30 die Anzahl der Zeilenlei­ tungen R plus 1 gewählt (aufsteigende Reihenfolge entlang ei­ ner Spaltenleitung C). Unterteilt man die Adressen in Spal­ ten- und Zeilenadressen (die in den Decodern CDEC und RDEC decodiert werden), erkennt man, daß sich die Spaltenadressen und Zeilenadressen der Speicherzellen der zweiten Gruppe 2 mit den Kopien eines Prüfergebnisses A oder B unterscheiden. Sollen Zeilenleitungen R übersprungen werden, beispielsweise weil typischerweise mehrere nebeneinander liegende Zeilenlei­ tungen R Funktionsfehler aufweisen, wird der Adreßabstand 30 entsprechend vergrößert. Der Abstandswert 30 ist deshalb zu Beginn der Funktionsüberprüfung vorteilhafterweise variabel einstellbar. Dem Beispiel nach Fig. 3 ist zu entnehmen, daß bei einem Funktionsfehler entlang einer Spaltenleitung C oder Zeilenleitung R (durch je einen Pfeil F gekennzeichnet) das "richtige" Prüfergebnis durch Mehrheitsentscheidung rekon­ struierbar ist, da nur eine Kopie eines Prüfergebnisses A, B (im Beispiel A (3), B (2) bzw. A (3), B (3)) von einem derarti­ gen Fehler betroffen ist.

In Fig. 4 ist eine weitere Realisierung einer Adreßtransfor­ mationseinheit T dargestellt. Die Adreßbits a0 bis a3 und b0 bis b3 bilden dabei den zweiten Adreßteil ADR2 der jeweiligen Adressen 40 bzw. 41. Es werden die einzelnen Adreßbits a0 bis a3 der Adresse 40 über die Verknüpfungselemente 70 so mitein­ ander verknüpft, daß sich eine zufällige Konstellation der Adreßbits b0 bis b3 ergibt. Die Adreßbits b0 bis b3 bestimmen die jeweilige Speicherzelle innerhalb der zweiten Gruppe 2, in die eine Kopie eines Prüfergebnisses abgelegt wird. Es wird also eine Folge von Adressen 40, die beispielsweise auch wie im vorhergehenden Beispiel von einem Controller oder ei­ ner Prüfschaltung zur Verfügung gestellt werden, in eine zu­ fällige Folge von Adressen 41 transformiert. Die Verknüp­ fungselemente 70 sind hier als Gatter mit Exklusiv-ODER- Verknüpfung ausgeführt.

Die Art der Zufälligkeit wird anhand der Tabelle nach Fig. 5, die die Verknüpfungsbeziehung der Signale nach der Anord­ nung der Fig. 4 beschreibt, deutlich: Eine geordnete Folge von Adreßbits a0 bis a3 wird in eine ungeordnete Folge von Adreßbits b0 bis b3 transformiert, die man in diesem Zusam­ menhang als zufällige Folge interpretiert. Eine solche zufäl­ lige Folge ist hier im Sinne einer pseudozufälligen Folge zu verstehen, wie sie prinzipiell beispielsweise ein gemeinhin bekannter Zufallsgenerator erzeugt. Dementsprechend kann auch die Ausführung der Adreßtransformationseinheit T variieren.

In Fig. 6 ist im oberen Teil eine zweite Gruppe 2 von Spei­ cherzellen MC dargestellt, in der Kopien eines Prüfergebnis­ ses A an aufeinanderfolgenden Adressen entlang einer Spalten­ leitung C abgelegt werden. Die Zahlen 0 bzw. 1 am Rand der einzelnen Zeilen- und Spaltenleitungen geben die Belegung der jeweiligen Bitleitungen a0 bis a3 mit einer "log. 0" bzw. "log. 1" an. Werden die Bitleitungen a0 bis a3 nun vor Ablage der Prüfergebnisse einer Adreßtransformationseinheit T nach Fig. 4 zugeführt, werden die Kopien des Prüfergebnisses A zufällig in der zweiten Gruppe 2 der Speicherzellen MC über das Speicherzellenfeld verteilt abgelegt (unterer Teil von Fig. 6 mit Belegung der Bitleitungen b0 bis b3).

Durch eine derartige Adreßtransformation sind Funktionsfehler in einem fehlerbehafteten Speicherzellenfeld der zweiten Gruppe 2 aus Anwendungssicht statistisch gleich verteilt, wo­ durch Fehlerkorrekturverfahren, die von einer statistisch gleichmäßigen Verteilung von Funktionsfehlern ausgehen, wie­ der zuverlässig anwendbar sind. Die Art eines typischen Feh­ lerbildes übt dabei keinen Einfluß aus und muß demzufolge auch nicht bekannt sein. Um allerdings bei der Auswertung der in der zweiten Gruppe 2 gespeicherten Prüfergebnisse eindeu­ tig die Prüfergebnisse der einzelnen untersuchten Speicher­ zellen MC der ersten Gruppe 1 rekonstruieren zu können, muß es zu jeder Adresse 40 (a0 bis a3) mindestens eine transfor­ mierte Adresse 41 (b0 bis b3) geben, die einer Adresse 40 zu­ zuordnen ist. Oder anders ausgedrückt, es darf nicht mehr als eine Adresse 40 auf eine transformierte Adresse 41 abgebildet werden, da sonst eine eindeutige Rekonstruktion nicht mehr möglich ist. Dies wird gemäß der Adreßtransformationseinheit T nach Fig. 4 gewährleistet.

Das erfindungsgemäße Verfahren und deren Ausführungsformen können durch eine festverdrahtete Logik, z. B. in Form der Adreßtransformationseinheit T nach den Figuren der Zeichnung, oder programmgesteuert realisiert werden. Im letzteren Fall würde beispielsweise ein Controller oder eine Prüfschaltung ein entsprechendes Testprogramm abarbeiten, beispielsweise unter Zugrundelegen einer Transformationstabelle nach Art von Fig. 5 in einem dazu bereitgestellten Lesespeicher. Der Ein­ satz dieser beiden Varianten zur Durchführung einer Funkti­ onsüberprüfung bei Speichern sind dem Fachmann von der Reali­ sierung von Built-in-Self-Tests bekannt.

Claims (6)

1. Verfahren zur Funktionsüberprüfung von Speicherzellen (MC) eines integrierten Halbleiterspeichers, bei dem

• - eine erste Gruppe (1) der Speicherzellen (MC) geprüft wird,
• - die Prüfergebnisse (A, B), für jede geprüfte Speicherzelle getrennt, in wenigstens dreifacher Kopie in einer zweiten Gruppe (2) der Speicherzellen (MC) zwischengespeichert wer­ den,
• - ein Vergleich zwischen den Kopien jedes der Prüfergebnisse (A, B) erfolgt,
• - in Abhängigkeit des Vergleichs der Kopien Information über die Funktionsfähigkeit der Speicherzellen (MC) der ersten Gruppe (1) ermittelt wird und
• - auf die Speicherzellen (MC) mittels Adressen zugegriffen wird,

dadurch gekennzeichnet, daß

• - die Adressen der Speicherzellen (MC) einen ersten Adreßteil (ADR1) umfassen, über den auf die jeweilige Gruppe (1, 2) der Speicherzellen (MC) zugegriffen wird, und einen zweiten Adreßteil (ADR2), über den auf die Speicherzellen (MC) inner­ halb der jeweiligen Gruppe (1, 2) zugegriffen wird,
• - die Adressen der Speicherzellen (MC) eine Anzahl von Adreß­ bits (a0; a3) umfassen und
• - der zweite Adreßteil (ADR2) einer Speicherzelle (MC) der zweiten Gruppe (2) ausgehend von dem entsprechenden zweiten Adreßteil (ADR2) der jeweils geprüften Speicherzelle der ers­ ten Gruppe (1) über eine Adreßtransformation (T) durch Verän­ derung mindestens eines Adreßbits (a0; a3) erzeugt wird.

2. Verfahren zur Funktionsüberprüfung von Speicherzellen (MC) eines integrierten Halbleiterspeichers nach Anspruch 1, dadurch gekennzeichnet, daß die Adreßbits (a0; a3) über die Adreßtransformation (T) untereinander verknüpft wer­ den, um aus einer Folge von Adressen (40) eine zufällige Fol­ ge von transformierten Adressen (41) zu erhalten.

3. Verfahren zur Funktionsüberprüfung von Speicherzellen (MC) eines integrierten Halbleiterspeichers nach Anspruch 1, bei dem die Speicherzellen (MC) an je eine Zeilenleitung (R) und je eine Spaltenleitung (C) angeschlossen sind und die Ad­ ressen in Spaltenadressen und Zeilenadressen decodiert wer­ den, dadurch gekennzeichnet, daß die Adresse einer Speicherzelle der zweiten Gruppe (2) mit einer Kopie eines Prüfergebnisses (A, B) ermittelt wird, indem zu dem zweiten Adreßteil (ADR2) der geprüften Speicherzelle der ersten Grup­ pe (1) ein Abstandswert (31, 32) addiert wird, so daß sich die Spaltenadressen und Zeilenadressen der Speicherzellen der zweiten Gruppe (2) mit den Kopien eines der Prüfergebnisse (A, B) unterscheiden.

4. Verfahren zur Funktionsüberprüfung von Speicherzellen (MC) eines integrierten Halbleiterspeichers nach Anspruch 3, dadurch gekennzeichnet, daß die jeweiligen Spei­ cherzellen der zweiten Gruppe (2), in die die Kopien eines der Prüfergebnisse (A, B) abgelegt werden, in untereinander gleichen adressenmäßigen Abständen angeordnet werden.

5. Verfahren zur Funktionsüberprüfung von Speicherzellen (MC) eines integrierten Halbleiterspeichers nach einem der Ansprü­ che 3 oder 4, dadurch gekennzeichnet, daß die Abstandswerte (31, 32) zu Beginn der Funktionsüberprüfung variabel einstellbar sind.

6. Verfahren zur Funktionsüberprüfung von Speicherzellen (MC) eines integrierten Halbleiterspeichers nach einem der Ansprü­ che 3 bis 5, dadurch gekennzeichnet, daß der zweite Adreßteil (ADR2) der Adresse (21) der Speicherzelle der zweiten Gruppe (2), die eine erste Kopie eines Prüfergebnisses (A, B) ent­ hält, gleich dem entsprechenden zweiten Adreßteil (ADR2) der Adresse (20) der geprüften Speicherzelle der ersten Gruppe (1) ist und ausgehend von dem zweiten Adreßteil (ADR2) der Adresse (20) dieser Speicherzelle die Adressen (22, 23) der Speicherzellen, die die anderen Kopien des jeweiligen Prüfer­ gebnisses enthalten, ermittelt werden.