-
Die vorliegende Erfindung bezieht sich allgemein auf einen Halbleiterbauelemententwurf und insbesondere auf eine Vorrichtung und ein Verfahren zum Testen von Speicherarrays, die redundante Elemente mit unterschiedlichen Datentopologien aufweisen.
-
Mit Bezugnahme auf 1 umfaßt eine herkömmliche Halbleiterspeichervorrichtung 100 eine Mehrzahl von Wortleitungen (WL) und eine Mehrzahl von Bitleitungen (BL), die angeordnet sind, um die Wortleitungen zu schneiden, um ein Speicherzellenarray 102 zu bilden. Einzelne Speicherzellen 104 sind an jeweiligen Schnittstellen der Wortleitungen und Bitleitungen angeordnet. Ein Zeilendecodierer 106, ein Spaltendecodierer 108 und eine Eingangs-/Ausgangsschaltung 110 sind in Bezug auf das Speicherzellenarray 102 vorgesehen. Der Zeilendecodierer 106 decodiert eine Zeilenadresse, die durch eine Adreßeingangsleitung 112 angelegt wird, um eine der Wortleitungen auszuwählen, und legt eine Spannung an die ausgewählte Wortleitung an. Die Eingangs-/Ausgangsschaltung 110 umfaßt eine Mehrzahl von Schaltschaltungen, die jeweils einem Bitleitungspaar (eine wahre Bitleitung BL und eine komplementäre Bitleitung BL ) entsprechen, und einen oder eine Mehrzahl von Erfassungsverstärkern, die zwischen einer Eingangs-/Ausgangsleitung 114 und den Schaltschaltungen angeordnet sind. Der Spaltendecodierer 108 decodiert eine Spaltenadresse, die durch die Adreßeingangsleitung 112 angelegt wird, um eine der Schaltschaltungen auszuwählen. Die Eingangs-/Ausgangsleitung 114 ist durch eine Ausgangstreiberschaltung (nicht gezeigt) mit einer Dateneingabe-/Ausgabeanschlußfläche (nicht gezeigt) verbunden. Daher wird durch den Zeilendecodierer 106 und den Spaltendecodierer 108 eine Speicherzelle 104 ausgewählt.
-
Arrays auf Speichervorrichtungen erfordern normalerweise die Verwendung redundanter Arrayelemente, um alle Verarbeitungsherstellungsdefekte zu reparieren, um den Ertrag zu erhöhen, d. h. redundante Speicherelemente ersetzen defekte Speicherelemente, um eine Reparierbarkeit des Arrays zu ermöglichen. Diese redundanten Speicherelemente können redundante Zeilen-/redundante Wortleitungen RWL oder übrige Spaltenauswählleitungen CSL umfassen. Ein Spaltenaustausch beispielsweise wird normalerweise durch vier Bitleitungspaare erreicht, auf die durch die gleiche Spaltenauswahlleitung CSL zugegriffen wird. Diese redundanten Elemente erhöhen die Layoutkomplexität der Halbleiterspeichervorrichtung. Ferner erhöht sich die Arrayarchitekturkomplexität mit der Verwendung von Bitleitungs-(BL-)Verdrillungsschemata (siehe 1 „TWIST”) und Layoutspiegelungs/Verpackungsschemata.
-
Diese Anstiege bei der Komplexität bewirken entweder, daß Datentopologien zwischen redundanten Elementen und den ersetzten defekten Elementen manchmal unterschiedlich sind, oder beschränken die möglichen Ersatzkandidaten, mit denen ein defektes Element ersetzt werden könnte. Die Datentopologie bestimmt, wie eine Speicherzelle einen speziellen Wert speichert. Beispielsweise kann eine Speicherzelle eine logische „1” darstellen, entweder durch Speichern einer positiven oder „0”-Ladung (ähnlich zu einer logischen „0”). Was bestimmt, ob eine logische „1” als eine positive oder als eine „0”-Ladung gespeichert wird, liegt daran, wie der Erfassungsverstärker mit der Speicherzelle verbunden ist. Falls die Speicherzelle auf einer wahren Bitleitung BL ist, wird eine positive Ladung gespeichert, und falls die Speicherzelle auf einer komplementären Bitleitung BL ist, wird eine „0”-Ladung gespeichert.
-
Eine unterschiedliche Datentopologie nach der Reparatur wird die normale Funktionalität der Speichervorrichtung nicht beeinträchtigen. Dieselbe kann jedoch eine reduzierte Testabdeckung oder schwer zu analysierende Ergebnisse während dem „Nach-Sicherungs-” Testen bewirken. Falls beispielsweise eine komplementäre redundante Wortleitung RWL verwendet wird, um eine defekte wahre Wortleitung WL zu ersetzen, wenn auf einen Beibehaltungsausfall von festen „1”-Daten geprüft wird, haben die komplementäre redundante Wortleitung RWL und die redundante Speicherzelle 116 eine physikalische „0” gespeichert, und werden nicht wirklich auf Beibehaltung getestet.
-
Aus der
US 6,324,105 B1 ist eine Speicheranordnung mit einem Speicherzellenarray bekannt, das redundante Speicherzellen aufweist. Jeder Speicherzelle des Arrays besitzt eine zugeordnete Datentopologie. Bei einem Nach-Reparatur-Testmodus wird festgestellt, ob eine Speicherzeile eine redundante Zeile ist und ob die redundante Zeile die gleiche Datentopologie aufweist wie eine ersetzte Zeile. Wenn dies nicht der Fall ist, werden bei einem Testen die ursprünglichen Daten verwendet. Ist dies der Fall, werden beim Testen invertierte Daten verwendet.
-
Es ist die Aufgabe der vorliegenden Erfindung, eine Datentopographiekorrekturschaltung, eine Halbleiterspeichervorrichtung und ein Verfahren zum Testen einer Halbleiterspeichervorrichtung mit verbesserten Charakteristika zu schaffen.
-
Diese Aufgabe wird durch eine Schaltung gemäß Anspruch 1, eine Vorrichtung gemäß Anspruch 8 sowie ein Verfahren gemäß Anspruch 15 gelöst.
-
Die Datentopographiekorrekturschaltung umfaßt ferner einen ersten Multiplexer zum Multiplexen korrigierter Daten mit Rohdaten zu einem Speicherarray der Halbleiterspeichervorrichtung auf eine Schreiboperation hin; und einen zweiten Multiplexer zum Multiplexen korrigierter Daten mit Rohdaten zu einem chipexternen Treiber von der Halbleiterspeichervorrichtung auf eine Leseoperation hin.
-
Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Halbleiterspeichervorrichtung vorgesehen. Die Halbleiterspeichervorrichtung umfaßt ein Speicherzellenarray, das eine Mehrzahl von Speicherelementen und eine Mehrzahl von redundanten Speicherelementen umfaßt, und eine Datentopographiekorrekturschaltung, die eine Redundanter-Treffer-Schaltung zum Bestimmen, ob ein redundantes Speicherelement zum Ersetzen eines defekten Speicherelements der Halbleiterspeichervorrichtung verwendet wurde, und eine Redundante-Topologie-Korrektur-Verwürfler-Schaltung zum Umwandeln von Daten von einer Datentopologie des defekten Speicherelements zu einer Datentopologie des redundanten Speicherelements umfaßt. Die Halbleiterspeichervorrichtung umfaßt ferner einen ersten Multiplexer zum Multiplexen korrigierter Daten mit Rohdaten zu einem Speicherarray der Halbleiterspeichervorrichtung auf eine Schreiboperation hin, und einen zweiten Multiplexer zum Multiplexen korrigierter Daten mit Rohdaten zu einem chipexternen Treiber von der Halbleiterspeichervorrichtung auf eine Leseoperation hin.
-
Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zum Testen einer Halbleiterspeichervorrichtung die Schritte des Anlegens eines Testmodussignals, um die Halbleiterspeichervorrichtung in einen Testmodus zu plazieren, des Lieferns einer Adresse eines Speicherarrayelements der Halbleiterspeichervorrichtung, die getestet werden soll, des Bestimmens, ob das Speicherarrayelement durch ein redundantes Element ersetzt wurde, und falls das Speicherarrayelement ersetzt wurde, des Korrigierens von Testdaten zu einer Datentopologie des redundanten Elements.
-
Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt das Verfahren ferner den Schritt des Vergleichens der Adresse des Speicherarrays mit Reparatursicherungsinformationen zum Bestimmen, ob das Speicherarrayelement mit einem redundanten Element ersetzt wurde.
-
Ferner kann das Verfahren während einer Lese- oder Schreiboperation durchgeführt werden.
-
Die obigen und anderen Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden von der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen ersichtlich werden.
-
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1 ein Blockdiagramm einer herkömmlichen Halbleiterspeichervorrichtung;
-
2 ein Blockdiagramm einer Datentopographiekorrekturschaltung für die Verwendung mit einer Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung; und
-
3 ein Flußdiagramm, das ein Verfahren zum Korrigieren von Datentopologien von redundanten Elementen einer Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung darstellt.
-
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden hierin nachfolgend mit Bezugnahme auf die folgenden Zeichnungen beschrieben. Bei der folgenden Beschreibung werden gut bekannte Funktionen oder Aufbauten nicht näher beschrieben, da dieselben die Erfindung mit unnötigen Einzelheiten behindern würden.
-
Die vorliegende Erfindung bezieht sich auf eine Datentopographiekorrekturschaltung und ein Verfahren zum Verwenden derselben. Die Datentopographiekorrekturschaltung kann auf dem Chip des Halbleiterbauelements, z. B. eine Halbleiterspeichervorrichtung, implementiert sein, und wird während Nachsicherungstesten aktiviert. Jedesmal, wenn ein redundantes Element durch einen externen Tester adressiert wird, transformiert die Datentopographiekorrekturschaltung die Daten, die für das defekte normale Arrayelement topologisch korrekt sind, und ersetzt dieselben durch die topologisch korrekten Daten für das redundante Arrayelement zum Schreiben in das Array. Wenn aus dem Array gelesen wird, wird die umgekehrte Operation durchgeführt.
-
Mit Bezugnahme auf 2 ist eine Datentopographiekorrekturschaltung 200 zum Testen redundanter Arrayelemente einer Speichervorrichtung vorgesehen. Die Datentopographiekorrekturschaltung 200 umfaßt eine redundante Topologiekorrekturverwürflerschaltung 202 zum Korrigieren oder Umwandeln von Daten zu einer Datentopologie eines redundanten Elements und einen Redundanz-Treffer-Block 204 zum Bestimmen, ob ein Redundanzelement verwendet wurde, um ein defektes Speicherelement zu reparieren. Die Datentopographiekorrekturschaltung 200 umfaßt ferner einen ersten Multiplexer 206 zum Multiplexen korrigierter Daten mit Rohdaten während einer Schreiboperation, und einen zweiten Multiplexer 208 zum Multiplexen korrigierter Daten mit Rohdaten während einer Leseoperation.
-
Mit Bezugnahme auf 2 und 3 wird die Datentopographiekorrekturschaltung in Verbindung mit dem Verwendungsverfahren derselben näher beschrieben. Anfangs wird im Schritt 302 ein zu testendes Gerät (DUT), z. B. eine dynamische Direktzugriffsspeichervorrichtung (DRAM), durch Anlegen eines Testmodussignals an das DUT auf defekte Speicherelemente geprüft. Falls bestimmt wird, daß irgendwelche Elemente defekt sind, werden die defekten Elemente durch eines der verschiedenen bekannten Reparaturverfahren, beispielsweise ein Sicherungsreparaturverfahren (Schritt 304) durch redundante Speicherelemente ersetzt. Bei dem herkömmlichen Sicherungsreparaturverfahren wird während dem anfänglichen Testen eine Tabelle erzeugt, die dann analysiert wird, um zu bestimmen, welches die beste Möglichkeit, d. h. die effizienteste Möglichkeit, ist, um das Speicherarray zu reparieren. Sicherungen werden dann durchgebrannt, um es zu ermöglichen, daß redundante Elemente das Speicherarray reparieren.
-
Sobald das DUT repariert ist, d. h. die defekten Speicherelemente ersetzt wurden, wird das DUT einem Nachsicherungstest unterworfen, indem dasselbe einer Schreiboperation (Schritt 306) unterzogen wird. Am Beginn des Nachsicherungstests wird das Testmodussignal an die redundante Topologiekorrekturverwürflerschaltung 202 angelegt, eine Adresse der Speicherzelle, auf die geschrieben werden soll, wird an den Redundanz-Treffer-Block 204 angelegt, und die Daten, die geschrieben werden sollen, werden an die redundante Topologiekorrekturverwürflerschaltung 202 und den ersten Multiplexer 206 angelegt.
-
Im Schritt 308 bestimmt der Redundanz-Treffer-Block 204 für die gegebene Adresse, ob ein redundantes Speicherelement verwendet wurde oder ob die Adresse auf ein normales Element zugreift. Der Redundanz-Treffer-Block 204 bestimmt, ob ein redundantes Element verwendet wurde, durch Vergleichen der ankommenden Adresse mit den Sicherungseinstellinformationen, die während dem Anfangstest erzeugt wurden. Falls ein redundantes Speicherelement verwendet wurde, ist ein redundantes Treffersignal wahr (Schritt 310), und das redundante Treffersignal, ein redundantes Übereinstimmungssignal und ein redundantes Typsignal werden an die redundante Topologiekorrekturverwürflerschaltung 202 gesendet. Falls kein redundantes Speicherelement verwendet wurde und keine Korrektur erforderlich ist, ist das redundante Treffersignal falsch und wird an den ersten Multiplexer 206 gesendet, um es den ursprünglichen Rohdaten zu ermöglichen, durch den Multiplexer 206 zu verlaufen und auf die beabsichtigte Speicherzelle des Speicherarrays geschrieben zu werden (Schritt 312).
-
Falls, mit erneuter Bezugnahme auf Schritt 310, das redundante Treffersignal wahr war, ist eine Datentopographiekorrektur wie folgt erforderlich. Im Schritt 314 prüft die redundante Topologiekorrekturverwürflerschaltung 202 das redundante Übereinstimmungssignal. Falls das redundante Übereinstimmungssignal wahr ist (Schritt 316), bedeutet dies, daß die redundanten und ersetzten Elemente die gleiche Datentopologie aufweisen, und die ankommenden Daten werden ohne irgendeine Korrektur an das Speicherarray weitergeleitet (Schritt 318). Andernfalls, falls das redundante Übereinstimmungssignal falsch ist (Schritt 316), wird bestimmt, daß die redundanten und ersetzten Elemente unterschiedliche Datentopologien aufweisen, und eine Korrektur erforderlich ist. Das redundante Typsignal wird geprüft (Schritt 320), um die Datentopologie des redundanten Elements zu bestimmen, die für die gewünschte Adresse verwendet wird. Im Schritt 322 werden auf der Basis der ursprünglichen eingegebenen Daten und des redundanten Typsignals korrigierte Daten erzeugt. Vorzugsweise wird die Korrektur durch ein XOR- oder XNOR-Logikgatter durchgeführt. Die korrigierten Daten werden dann an den ersten Multiplexer 206 gesendet, um die korrigierten Daten zu dem Speicherarray (Schritt 324) zu leiten.
-
Obwohl die obige Beschreibung eine Datentopographiekorrektur während einer Schreiboperation auf ein Speicherarray beschreibt, ist es für einen Fachmann auf diesem Gebiet klar, daß die umgekehrte Operation erforderlich ist, um die richtigen Daten von dem Speicherarray zu lesen. Beispielsweise wird beim Beginn des Nachsicherungstests das Testmodussignal an die redundante Topologiekorrekturverwürflerschaltung 202 angelegt, eine Adresse der Speicherzelle, von der gelesen werden soll, wird an den Redundanz-Treffer-Block 204 angelegt, und die Daten, die gelesen werden sollen, werden von dem Speicherarray zu der redundanten Topologiekorrekturverwürflerschaltung 202 und dem zweiten Multiplexer 208 wiedergewonnen. Der Redundanz-Treffer-Block 204 bestimmt für die gegebene Adresse, ob ein redundantes Speicherelement verwendet wurde oder ob die Adresse, von der gelesen wird, ein normales Element ist. Falls ein redundantes Speicherelement verwendet wurde, ist ein redundantes Treffersignal wahr und das redundante Treffersignal, ein redundantes Übereinstimmungssignal und ein redundantes Typsignal werden an die redundante Topologiekorrekturverwürflerschaltung 202 gesendet. Falls kein redundantes Speicherelement verwendet wurde und keine Korrektur erforderlich ist, ist das redundante Treffersignal falsch und wird an den zweiten Multiplexer 208 gesendet, um es den gelesenen Daten zu ermöglichen, durch den Multiplexer 208 zu verlaufen und an einen chipexternen Treiber und/oder einen externen Tester gesendet zu werden.
-
Falls ferner das redundante Treffersignal wahr war, prüft die redundante Topologiekorrekturverwürflerschaltung 202 das redundante Treffersignal. Falls das redundante Treffersignal wahr ist, bedeutet dies, daß die redundanten und ersetzten Elemente die gleiche Topologie aufweisen und die ausgehenden Daten werden ohne Korrektur an den zweiten Multiplexer 208 weitergeleitet. Andernfalls, falls das redundante Treffersignal falsch ist, wird bestimmt, daß die redundanten und ersetzten Elemente eine unterschiedliche Topologie aufweisen und eine Korrektur erforderlich ist. Das redundante Typsignal wird geprüft, um die Topologie des redundanten Elements zu bestimmen, die für die gewünschte Adresse verwendet wurde. Korrigierte Daten werden auf der Basis der Daten, die gelesen werden, und des redundanten Typsignals erzeugt. Die korrigierten Daten werden dann an den zweiten Multiplexer 208 gesendet, um die korrigierten Daten zu einem chipexternen Treiber und/oder einem externen Tester zu leiten.
-
Es ist klar, daß eine einzelne Datentopographiekorrektur für das gesamte Speicherarray erforderlich ist und auf dem Chip der Speichervorrichtung hergestellt wird. Die redundante Topologiekorrekturverwürflerschaltung wird entlang einem Datenweg der Speichervorrichtung positioniert, und vorzugsweise entlang dem Datenweg zwischen den Erfassungsverstärkern und dem Speicherarray. Außerdem kann der Redundanz-Treffer-Block irgendwo positioniert sein, wo die Sicherungsinformationen und die ankommenden Adressen zugreifbar sind.
