JP2001202795A - メモリｌｓｉ不良解析装置および解析方法 - Google Patents

メモリｌｓｉ不良解析装置および解析方法

Info

Publication number
JP2001202795A
JP2001202795A JP2000012753A JP2000012753A JP2001202795A JP 2001202795 A JP2001202795 A JP 2001202795A JP 2000012753 A JP2000012753 A JP 2000012753A JP 2000012753 A JP2000012753 A JP 2000012753A JP 2001202795 A JP2001202795 A JP 2001202795A
Authority
JP
Japan
Prior art keywords
maximum value
calculating
address difference
distribution
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000012753A
Other languages
English (en)
Inventor
Mikihiro Tanaka
幹大 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000012753A priority Critical patent/JP2001202795A/ja
Priority to TW090101385A priority patent/TW478083B/zh
Priority to US09/764,453 priority patent/US20010010087A1/en
Priority to KR1020010003388A priority patent/KR20010076417A/ko
Publication of JP2001202795A publication Critical patent/JP2001202795A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】メモリＬＳＩに対する不良解析を行なう際に、
得られた解析結果を自動的に解釈し、規則性分布の周期
を算出することで、人手による解析結果解釈の時間の短
縮を図る装置及び方法並びに記録媒体を提供。 【解決手段】メモリＬＳＩを試験する試験手段より出力
される不良ビットのデータを読み出すデータ読み出し手
段と、２つの不良データ間のアドレス差を算出するアド
レス差算出手段と、アドレス差を基にヒストグラムを作
成するヒストグラム作成手段と、アドレス差ヒストグラ
ムをもとに因数fに対する期待値関数T(f)を算出する期
待値関数算出手段と、期待値関数より不良ビットの分布
の規則性の周期を算出する規則性周期算出手段を備え、
期待値関数の最大値T1st算出処理はそのときのｆの値f1
stを求め、規則性判断処理６３においてT1stが１以下か
あるいは１を超えているかを判定し、１を超えていれば
規則性分布、１以下であれば不規則性分布と判定する。
規則性分布と判定された場合には、周期算出処理６６に
おいてその規則性分布の周期をf1stとする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体応用装置の
不良解析装置に関し、特に、メモリＬＳＩの不良解析装
置に関する。
【０００２】
【従来の技術】従来のＬＳＩ不良解析装置について以下
に説明する。不良原因解明および歩留まり向上を目的と
するメモリＬＳＩ不良解析装置としては、例えば特開平
07-072206号公報には、プロセス技術者と回路技術者と
レイアウト技術者のノウハウをパーソナルコンピュータ
上に実装したエキスパートシステムが開示されている。
【０００３】また特願平１１−００１６８０号および特
願平１１−１３０７０９号（いずれも本願出願時未公
開）には、各不良ビットの間隔の約数の種類とその頻度
を解析することにより、欠陥が設計に起因するものか否
かを区別する装置構成が開示されている。
【０００４】
【発明が解決しようとする課題】メモリＬＳＩの大容量
化および高密度化のスピードはますます増加傾向にあ
り、今後は、２５６メガビットあるいは１ギガビット以
上のダイナミックランダムアクセスメモリ（ＤＲＡＭ）
の不良解析に対応していく必要がある。加えて、ウエハ
サイズも３００ｍｍに大口径化していくことは確実であ
り、その場合、解析すべきチップ数および不良数の数は
飛躍的に増加することになる。
【０００５】また、上記のことは、ＬＳＩ不良解析を行
なった結果、出力される解析結果が膨大な量になり、こ
れらすべてを人手で確認して不良原因を推定する作業
は、きわめて困難になる、ことを意味している。
【０００６】したがって、今後のＬＳＩ不良解析装置に
は、解析能力の向上はもちろんであるが、解析結果を装
置自身が自動的に解釈できる機能が求められる。
【０００７】これに対して、従来の不良解析装置には、
解析結果を自動解釈する機能を備えているものは皆無で
ある。
【０００８】また上記特願平１１−１３０７０９号に記
載された装置においては、不良分布判定手段を備えては
いるが、これは、単に、分布が規則性分布か不規則性分
布かを判定するだけのものであり、不良原因推定の際に
重要な手がかりとなる規則性分布の周期を求めるには、
やはり人手によらなければならない。
【０００９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その主たる目的は、メモリＬ
ＳＩに対する不良解析を行なう際に、得られた解析結果
を自動的に解釈し、規則性分布の周期を算出すること
で、人手による解析結果解釈の時間の短縮を図る装置及
び方法並びに記録媒体を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成する本発
明は、解析対象であるメモリＬＳＩに対して電気的な試
験を行なうメモリテストシステムを具備するメモリＬＳ
Ｉ不良解析装置であって、ＬＳＩを試験する試験手段
と、前記試験手段より出力される不良ビットのデータを
読込み、解析計算機のメモリ上に保持するデータ読み出
し手段と、２つの不良データ間のアドレス差を算出する
アドレス差算出手段と、前記アドレス差をもとにアドレ
ス差のヒストグラムを作成するアドレス差ヒストグラム
作成手段と、前記アドレス差ヒストグラムをもとに因数
fに対する期待値関数T(f)を算出する期待値関数算出手
段と、前記期待値関数より不良ビットの分布の規則性の
周期を算出する規則性周期算出手段と、を有する。
【００１１】本発明においては、前記規則性周期算出手
段において、前記期待値関数T(f)の最大値を求める最大
値探索手段と、求めた最大値から不良分布の規則性周期
を求める周期算出手段と、を有する。
【００１２】本発明においては、前記規則性周期算出手
段が、前記期待値関数Ｔ(f)の最大値を求める最大値探
索手段と、前記最大値の次に大きい第２の最大値を求め
る第２最大値探索手段と、前記最大値および前記第２の
最大値から不良分布の規則性周期を求める周期算出手段
と、を有する構成としてもよい。
【００１３】本発明においては、前記規則性周期算出手
段が、前記期待値関数T(f)の平均値Ave(f)を求める平均
値算出手段と、平均値Ave(f)の最大値を求める最大値探
索手段と、前記平均値Ave(f)の最大値から不良分布の規
則性周期を求める周期算出手段と、を有する構成として
もよい。
【００１４】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明のメモリＬＳＩ不良解析装置は、その好ま
しい実施の形態において、解析対象であるメモリＬＳＩ
に対して電気的な試験を行なうメモリテストシステムを
具備するであって、ＬＳＩを試験する試験手段（１１）
と、試験手段（１１）より出力される不良ビットのデー
タを読込み、解析計算機のメモリ上に保持するデータ読
み出し手段（１２）と、２つの不良データ間のアドレス
差を算出するアドレス差算出手段（１３）と、前記アド
レス差をもとにアドレス差のヒストグラムを作成するヒ
ストグラム作成手段（１４）と、前記アドレス差ヒスト
グラムをもとに因数fに対する期待値関数T(f)を算出す
る期待値関数算出手段（１５）と、前記期待値関数より
不良ビットの分布の規則性の周期を算出する規則性周期
算出手段（１６）と、を有する。
【００１５】本発明においては、図２を参照すると、規
則性周期算出手段（１６）において、前記期待値関数T
(f)の最大値を求める最大値探索手段（２１）と、求め
た最大値から不良分布の規則性周期を求める周期算出手
段（２２）と、を有する。
【００１６】本発明においては、図３を参照すると、規
則性周期算出手段（１６）が、前記期待値関数Ｔ(f)の
最大値を求める最大値探索手段（２１）と、前記最大値
の次に大きい第２の最大値を求める第２最大値探索手段
（３２）と、最大値および第２の最大値から不良分布の
規則性周期を求める周期算出手段（３２）と、を有す
る。
【００１７】本発明においては、図４を参照すると、前
記規則性周期算出手段（１６）が、前記期待値関数T(f)
の平均値Ave(f)を求める平均値算出手段（４１）と、平
均値Ave(f)の最大値を求める最大値探索手段（４２）
と、前記平均値Ave(f)の最大値から不良分布の規則性周
期を求める周期算出手段（４３）と、を有する。
【００１８】本発明において、データ読み出し手段（１
２）、アドレス差算出手段（１３）、ヒストグラム作成
手段（１４）、期待値関数算出手段（１５）、規則性周
期算出手段（１６）は、メモリ不良解析装置を構成する
コンピュータで実行されるプログラムによりその処理・
機能を実現することができる。この場合、記録媒体の読
み取り装置を備えたコンピュータにおいて、該プログラ
ムを記録した記録媒体（ＦＤ（Floppy Disk）、ＨＤＤ
（hard disk drive）、ＭＴ、ＣＤ（compactdisk）−Ｒ
ＯＭ、 ＤＶＤ（digital versatile disk）、半導体メ
モリ等）を読み取り装置からコンピュータに読み出し、
あるいは通信媒体から該プログラムをコンピュータにダ
ウンロードし、主記憶にロードして実行することで、本
発明のメモリ不良解析装置を実施することができる。
【００１９】本発明の一実施の形態において、上記記録
媒体には、（ａ）ＬＳＩを試験する試験手段より出力さ
れる不良ビットのデータを読み出してメモリ上に保持す
るデータ読み出し処理と、（ｂ）２つの不良データ間の
アドレス差を算出するアドレス差算出処理と、（ｃ）前
記アドレス差をもとにアドレス差に関するヒストグラム
を作成するアドレス差ヒストグラム作成処理と、（ｄ）
前記作成されたアドレス差ヒストグラムをもとに因数f
に対する期待値関数T(f)を算出する期待値関数算出処理
と、（ｅ）前記期待値関数より不良ビットの分布の規則
性の周期を算出する規則性周期算出処理と、の前記
（ａ）乃至（ｅ）の処理をメモリＬＳＩ不良解析装置を
構成するコンピュータ上で実行させるためのプログラム
が記録される。
【００２０】また、本発明の一実施の形態において、前
記（ｅ）の規則性周期算出処理において、(ｆ)前記期待
値関数T(f)の最大値を求める最大値探索処理と、(ｇ)求
められた前記最大値から不良分布の規則性周期を求める
周期算出処理と、の前記（ｆ）乃び（ｇ）の各処理を前
記コンピュータ上で実行させるためのプログラムが記録
される。
【００２１】あるいは、本発明の一実施の形態におい
て、該記録媒体には、前記（ｅ）の規則性周期算出処理
において、(ｈ)前記期待値関数Ｔ(f)の最大値を求める
最大値探索処理と、(ｉ)前記最大値の次に大きい第２の
最大値を求める第２最大値探索処理と、(ｊ)前記最大値
および前記第２の最大値から不良分布の規則性周期を求
める周期算出処理と、の前記（h）乃至（j）の各処理
を、前記コンピュータ上で実行させるためのプログラム
が記録される。
【００２２】あるいは、本発明の一実施の形態におい
て、該記録媒体には、前記（ｅ）の前記規則性周期算出
処理において、（ｋ）前記期待値関数T(f)の平均値Ave
(f)を求める平均値算出処理と、（ｌ）平均値Ave(f)の
最大値を求める最大値探索処理と、（ｍ）前記平均値Av
e(f)の最大値から不良分布の規則性周期を求める周期算
出処理と、の前記（ｋ）乃至（ｍ）の各処理を、前記コ
ンピュータ上で実行させるためのプログラムが記録され
る。
【００２３】また本発明に係る方法は、その好ましい実
施の形態において、以下のステップを含む。
【００２４】ステップ１：メモリＬＳＩをテスシステム
で試験する。
【００２５】ステップ２：試験の結果得られる不良ビッ
トのデータを読込み、不良解析用の計算機のメモリ上に
保持する（図５の５１）。
【００２６】ステップ３：２つの不良データ間のアドレ
ス差を算出する（図５の５２）。
【００２７】ステップ４：前記アドレス差をもとにアド
レス差のヒストグラムを作成する（図５の５３）。
【００２８】ステップ５：前記アドレス差ヒストグラム
をもとに因数fに対する期待値関数T(f)を算出する（図
５の５５）。
【００２９】ステップ６：前記期待値関数より不良ビッ
トの分布の規則性の周期を算出する（図５の５６）。
【００３０】ステップ６は、図６を参照すると、前記期
待値関数T(f)の最大値を求めるステップ（６１）と、前
記最大値から不良分布の規則性周期を求めるステップ
（６６）と、を有する。より詳細には、期待値関数T(f)
の最大値Ｔ1stを求め（ステップ６１）、T(f)が最大値T
1stをとるときのfの値をf1stを求め（ステップ６１）、
最大値T1stが１以下のときは不良分布は不規則性分布と
判定し（ステップ６４）、最大値T1stが１よりも大のと
きは不良分布は規則性分布とし（ステップ６５）、f1st
を規則性分布の周期とする（ステップ６６）。
【００３１】ステップ６は、図７を参照すると、前記期
待値関数T(f)の最大値を求めるステップ（７１）と、前
記最大値の次に大きい第２の最大値を求めるステップ
（７６）と、最大値と第２の最大値から不良分布の規則
性周期を求めるステップ（７８）と、を有する。より詳
細には、期待値関数T(f)の最大値T1stを求め（ステップ
７１）、T(f)が最大値T1stをとるときのfの値をf1stを
求め（ステップ７２）、最大値T1stが１以下のとき不良
分布は不規則性分布と判定し（ステップ７４）、最大値
T1stが１より大のとき不良分布は規則性分布とし（ステ
ップ７５）、前記期待値関数T(f)の最大値T1stの次に値
の大きいT2ndを求め（ステップ７６）、T(f)が値T2ndを
とるときのfの値をf2ndを求め（ステップ７７）、前記f
1stとf2ndとの差の絶対値を、規則性分布の周期とする
（ステップ７８）。
【００３２】ステップ６は、図８を参照すると、前記期
待値関数T(f)の平均値を求めるステップ（８１）と、前
記平均値の最大値を求めるステップ（８２）と、前記最
大値から不良分布の規則性周期を求めるステップ（８
７）と、を有する。より詳細には、因数fごとにT期待値
関数(f)の平均値 Ave(f)=1/[max(f)/f] x ΣT(fj) （ただし、ΣT(fj)の加算処理は、j=1からj=[max(f)/f]
まで行われ、max(f)はfの最大値、[max(f)/f]はmax(f)/
fを超えない最大の整数を表す）を求め（ステップ８
１）、期待値関数T(f)の平均値Ave(f)の最大値Amaxを求
めるとともに、そのときのｆの値faveを求め（ステップ
８２、８４）、前記最大値Amaxが１以下のときは、不良
分布は不規則性分布と判定し（ステップ８５）、前記最
大値Amaxが１よりも大のときは、不良分布は規則性分布
と判定し（ステップ８６）、前記faveを規則性分布の周
期として出力する（ステップ８７）。
【００３３】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。図１は、本発明の一実施例のメモリ不良
解析装置の構成を示す図である。本発明の一実施例の装
置は、試験手段１１と、データ読み出し手段１２と、ア
ドレス差算出手段１３と、ヒストグラム作成手段１４
と、期待値関数算出手段１５と、規則性周期算出手段１
６を備えて構成されている。
【００３４】試験手段１１は、解析対象であるメモリＬ
ＳＩに対して電気的な試験を行なう装置であり、試験結
果をビットマップデータとして試験手段１１が具備する
記憶装置（不図示）に出力する。
【００３５】データ読み出し手段１２は、試験手段１１
の記憶装置からビットマップデータの読み出しを行い、
各不良ビットの座標データを、不図示の解析計算機のメ
モリ上に保持する。
【００３６】アドレス差算出手段１３は、読込んだ不良
ビットのなかから２つの不良ビットa、bを選択し、その
アドレス差d(a,b)を求める。このアドレス差の算出方法
は、解析の種類によって異なるが、例えばＸアドレス解
析を行なう場合には、アドレス差は不良ビットa、bのＸ
座標の差の絶対値として求めることができる。すなわ
ち、a、bのＸ座標をそれぞれa(x)、b(x)とすると、次式
（１）で与えられる。
【００３７】d(a,b)=|a(x)-b(x)| …(1)
【００３８】Ｙアドレス解析の場合には、アドレス差は
不良ビットa、bのＹ座標の差の絶対値として求められ
る。すなわち、a、bのＹ座標をそれぞれa(y)、b(y)とす
ると、次式（２）で与えられる。
【００３９】d(a,b)=|a(y)-b(y)| …(2)
【００４０】ヒストグラム作成手段１４は、アドレス差
dについてヒストグラムH(d)を作成するための加算処理
を行なう。具体的には、不良ビットa、bに対して、H(d
(a,b))を１加算する。
【００４１】アドレス差算出手段１３、およびヒストグ
ラム作成手段１４の処理をすべての不良ビットのペア
（対）について行なうことで、最終的にアドレス差ヒス
トグラムH(d)を得ることができる。
【００４２】期待値関数算出手段１５は、アドレス差ヒ
ストグラムH(d)を基に期待値関数T(f)の算出を行なう。
【００４３】規則性周期算出手段１６は、期待値関数T
(f)を基に、不良分布の規則性の周期を算出する。
【００４４】なお、期待値関数T(f)は、次式（３）で定
義される関数である（特願平11-001680号参照）。
【００４５】T(f)=fΣm(f)/(N-ux) …(3)
【００４６】ただし、 Σm(f)：アドレス差がｆを因数に持つような不良ビット
の組合せ数、 N：不良ビットの総組合せ数、 ux：アドレス差が０となるような不良ビットの組合せ
数、 である。
【００４７】不良ビットの最大アドレス差を、max(d)、
不良数をn、カウンタjをとしたとき 、N=n(n-1)/2、 ux=H(0)、 であるから、アドレス差ヒストグラムH(d)から期待値関
数T(f)は次式(4)で表される。
【００４８】 T(f)=2f/{n(n-1)-2H(0)} x ΣH(fj) …(4)
【００４９】ここで、ΣH(fj)の加算処理は、j=1からfj
≦max(d)となるjに対して行われる。
【００５０】図５は、本発明の一実施例の処理手順を示
すフローチャートである。図１及び図５を参照して、本
発明の第１の実施例の処理手順について説明する。デー
タ読み出し手段は１２において、ビットマップデータの
読み込みを行い（ステップ５１）、アドレス差算出手段
１３において、２つの不良ビットを選択し、アドレス差
ｄを求め（ステップ５２）、ヒストグラム作成手段１４
において、Ｈ（ｄ）を１加算し（ステップ５３）、全て
の不良ビット対について解析済みかチェックし（ステッ
プ５４）、ステップ５２、５３の処理を、未解析ペアが
なくなるまで繰り返し、全ての不良ビット間のアドレス
差を算出した場合、期待値関数算出手段１５において、
ヒストグラムから期待値関数を算出し（ステップ５
５）、規則性周期算出手段１６で不良分布に周期を算出
する（ステップ５６）。
【００５１】次に、本発明のメモリＬＳＩ不良解析装置
の第２の実施例について説明する。図２は、本発明の第
２の実施例の規則性周期算出手段１６の構成を示す図で
ある。図６は、本発明の第２の実施例の規則性周期算出
手段１６の処理の流れを示すフローチャートである。
【００５２】図２を参照すると、規則性周期算出手段１
６は、最大値探索手段２１と、周期算出手段２２とを備
えている。
【００５３】最大値探索手段２１は、期待値関数T(f)の
最大値Tmaxとそのときのfの値f1stを求める（ステップ
６１、６２）。
【００５４】すなわち、 T(f1st)=Tmax …(5) である。
【００５５】Tmaxが１以下だった場合には、不良分布は
不規則性分布と判定し（ステップ６３、６４）、処理を
終了する。
【００５６】Tmaxが１より大きかった場合は、不良分布
は規則性分布と判定し（ステップ６５）、次に、周期算
出手段２２において、規則性分布の周期を求める（ステ
ップ６６）。周期算出手段２２は、f1stを規則性分布の
周期とする。
【００５７】上述した一連の処理について、図９の例を
参照して具体的に説明する。
【００５８】図９（ａ）は、一次元の不良分布を表して
いる。座標０から１０００までは、各座標に不良ビット
が存在しており、１０００から５００００までは１０座
標ごとに不良ビットが存在している。したがって、総不
良数は５９００個である。
【００５９】図9（ｂ）は、本発明の第１の実施例の不
良解析装置を用いて、図９（ａ）の不良データをｆ＝２
からｆ＝６４まで解析した結果得られた期待値関数T(f)
のグラフを表している。
【００６０】図9（ｂ）のグラフにおいて、T(f)の最大
値を求めると、f=10のとき7.2072であることがわかる。
すなわち、 Tmax=7.2072、f1st=10 を得る。
【００６１】Tmax＞１であるから、図９（ａ）の不良分
布は規則性不良であり、その周期は、f1st=10であるこ
とがわかる。
【００６２】次に、本発明のメモリＬＳＩ不良解析装置
の第３の実施例について説明する。図３は、本発明の第
３の実施例の規則性周期算出手段１６の構成を示す図で
ある。図９は、本発明の第３の実施例の規則性周期算出
手段１６の処理の流れを示すフローチャートである。
【００６３】図３を参照すると、規則性周期算出手段１
６は、最大値探索手段２１と、第２最大値探索手段３１
と、周期算出手段３２とを備えている。
【００６４】最大値探索手段２１の処理は、前記第２の
実施例のものと同じである。最大値探索手段２１は、期
待値関数T(f)の最大値Tmaxとそのときのfの値f1stを求
める（ステップ７１、７２）。
【００６５】Tmaxが１以下だった場合には、不良分布は
不規則性分布と判定し（ステップ７３、７４）、処理を
終了する。
【００６６】Tmaxが１より大きかった場合は、不良分布
は規則性分布と判定し（ステップ７３、７５）、第２最
大値探索手段３１の処理に移る。
【００６７】第２最大値探索手段３１においては、Tmax
の次に大きなT(f)の値を求める（ステップ７６）。
【００６８】このT(f)の第２最大値をT2nd、また，その
ときのfの値をf2ndとする（ステップ７７）。すなわ
ち、 T(f2nd)=T2nd …(6) である。
【００６９】次に、周期算出手段３２は、f1stとf2ndと
の差の絶対値、 |f1st-f2nd| …(7) を規則性分布の周期とする（ステップ７８）。
【００７０】図9（ｂ）は、第１の実施例の装置を用い
て図９（ａ）の不良データをｆ＝２からｆ＝６４まで解
析した結果得られた期待値関数T(f)のグラフを表してい
る。
【００７１】図9（ｂ）のグラフにおいて、T(f)の最大
値を求めると、f=10のとき7.2072であることがわかる。
すなわち、 Tmax=7.2072、f1st=10を得る。
【００７２】Tmax＞１であるから、図９（ａ）の不良分
布は規則性不良である。
【００７３】次にT(f)の第２最大値を求めると、f=20の
とき7.2055であることがわかる。すなわち、 T2nd=7.2055、f2nd=20を得る。
【００７４】したがって、図９（ａ）の不良分布の周期
は、 |10-20|=10 であることがわかる。
【００７５】次に、本発明のメモリＬＳＩ不良解析装置
の第４の実施例について説明する。図４は、本発明の第
４の実施例の規則性周期算出手段１６の構成を示す図で
ある。図８は、本発明の第４の実施例の規則性周期算出
手段１６の処理の流れを示すフローチャートである。
【００７６】本発明の第４の実施例の規則性周期算出手
段１６は、平均値算出手段４１と、最大値探索手段４２
と、周期算出手段４３とを備えている。
【００７７】平均値算出手段４１は、fごとにT(f)の平
均値Ave(f)を求める（ステップ８１）。Ave(f)の算出方
法は、以下の通りである。
【００７８】jをカウンタとするとき、 Ave(f)=1/[max(f)/f] x ΣT(fj) …(8)
【００７９】上式(７)において、ΣT(fj)の加算処理
は、j=1からj=[max(f)/f]まで行われる。ここで、max
(f)はfの最大値、[max(f)/f]はmax(f)/fを超えない最大
の整数を表す。
【００８０】最大値探索手段４２は、Ave(f)の最大値Am
axとそのときのｆの値faveを求める（ステップ８３）。
すなわち、 Ave(fave)=Amax …(9) である。
【００８１】Amaxが１以下だった場合には、不良分布は
不規則性分布と判定し（ステップ８４、８５）、処理を
終了する。
【００８２】Amaxが１より大きかった場合は、不良分布
は規則性分布と判定し（ステップ８４、８６）、周期算
出手段４３の処理に移る。
【００８３】周期算出手段４３は、faveを規則性分布の
周期とする（ステップ８７）。
【００８４】図9（ｂ）は、前記第１の実施例の装置を
用いて図９（ａ）の不良データをｆ＝２からｆ＝６４ま
で解析した結果得られた期待値関数T(f)のグラフを表し
ている。図9（ｂ）のグラフをもとに、ｆごとに、期待
値関数T(f)の平均値Ave(f)を求める。
【００８５】fmax=64であるから、例えば、 Ave(2)=1/32(T(2)+T(4)+T(6)+…+T(64)) …(10) である。
【００８６】同様に、 Ave(3)=1/21(T(3)+T(6)+T(9)+…+T(63)) …(11) である。以下、同様にしてAve(64)まで算出する。
【００８７】Ave(f)の最大値を求めると、 f=10のとき、 であることがわかる。
【００８８】すなわち、Amax=7.203、fave=10となる。A
max＞１であるから、図９（ａ）の不良分布は、規則性
不良である。また、その周期は、fave=10であることが
わかる。
【００８９】
【発明の効果】以上説明したように、本発明によれば、
不良分布が規則性分布だった場合、その周期を算出でき
るので、解析結果を人手により解釈することなく、不良
原因推定のための手がかりを得ることができる、という
効果を奏する。
【００９０】また、データにノイズが含まれていた場
合、算出した周期の信頼性が低いことがあるが、本発明
によれば、それぞれ算出した周期を比較することで、信
頼性を評価することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第２の実施例の構成を示す図である。
【図３】本発明の第３の実施例の構成を示す図である。
【図４】本発明の第４の実施例の構成を示す図である。
【図５】本発明の第１の実施例の処理の流れを示すフロ
ーチャートである。
【図６】本発明の第２の実施例の処理の流れを示すフロ
ーチャートである。
【図７】本発明の第３の実施例の処理の流れを示すフロ
ーチャートである。
【図８】本発明の第４の実施例の処理の流れを示すフロ
ーチャートである。
【図９】本発明の実施例を説明するための図であり、
（ａ）は不良ビットの分布データ、（ｂ）は期待値関数
T(f)の一例を示す図である。
【符号の説明】
１１ 試験手段 １２ データ読み出し手段 １３ アドレス差算出手段 １４ ヒストグラム算出手段 １５ 期待値関数算出手段 １６ 規則性周期算出手段 ２１ 最大値探索手段 ２２ 周期算出手段 ３１ 第２最大値探索手段 ３２ 周期算出手段 ４１ 平均値算出手段 ４２ 最大値探索手段 ４３ 周期算出手段 ５１ ビットマップデータ読込み処理 ５２ アドレス差算出処理 ５３ ヒストグラム加算処理 ５４ 加算処理終了確認 ５５ 期待値関数算出処理 ５６ 不良分布周期算出処理 ６１ 期待値関数の最大値Ｔ１ｓｔ算出処理 ６２ 当該因数ｆ１ｓｔ算出処理 ６３ 規則性判断処理 ６４ 不規則性判定 ６５ 規則性判定 ６６ 周期算出処理 ７１ 期待値関数の最大値Ｔ１ｓｔ算出処理 ７２ 当該因数ｆ１ｓｔ算出処理 ７３ 規則性判断処理 ７４ 不規則性判定 ７５ 規則性判定 ７６ 第二最大値Ｔ２ｎｄ算出処理 ７７ 当該因数ｆ２ｎｄ算出処理 ７８ 周期算出処理 ８１ 期待値関数平均Ａｖｅ（ｆ）算出処理 ８２ 最大平均値Ａｍａｘ算出処理 ８３ 当該因数ｆａｖｅ算出処理 ８４ 規則性判断処理 ８５ 不規則性判定 ８６ 規則性判定 ８７ 周期算出処理

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】解析対象であるメモリＬＳＩに対して電気
    的な試験を行なうメモリテストシステムを具備するメモ
    リＬＳＩ不良解析装置であって、 前記メモリＬＳＩを試験する試験手段と、 前記試験手段より出力される不良ビットのデータを読込
    み、不良解析用計算機のメモリ上に保持するデータ読み
    出し手段と、 ２つの不良データ間のアドレス差を算出するアドレス差
    算出手段と、 前記アドレス差をもとにアドレス差のヒストグラムを作
    成するアドレス差ヒストグラム作成手段と、 前記アドレス差のヒストグラムをもとに因数fに対する
    期待値関数T(f)を算出する期待値関数算出手段と、 前記期待値関数より不良ビットの分布の規則性の周期を
    算出する規則性周期算出手段と、 を有する、ことを特徴とするメモリＬＳＩ不良解析装
    置。
  2. 【請求項２】前記規則性周期算出手段が、前記期待値関
    数T(f)の最大値を求める最大値探索手段と、 求められた前記最大値から不良分布の規則性周期を求め
    る周期算出手段と、 を有する、ことを特徴とする請求項１記載のメモリＬＳ
    Ｉ不良解析装置。
  3. 【請求項３】前記規則性周期算出手段が、前記期待値関
    数Ｔ(f)の最大値を求める最大値探索手段と、 前記最大値の次に大きい第２の最大値を求める第２最大
    値探索手段と、 前記最大値および前記第２の最大値から不良分布の規則
    性周期を求める周期算出手段と、 を有する、ことを特徴とする請求項１記載のメモリＬＳ
    Ｉ不良解析装置。
  4. 【請求項４】前記規則性周期算出手段が、前記期待値関
    数T(f)の平均値Ave(f)を求める平均値算出手段と、 前記平均値Ave(f)の最大値を求める最大値探索手段と、 前記平均値Ave(f)の最大値から不良分布の規則性周期を
    求める周期算出手段と、 を有する、ことを特徴とする請求項１記載のメモリＬＳ
    Ｉ不良解析装置。
  5. 【請求項５】メモリＬＳＩをテスシステムで試験する第
    １のステップと、 前記第１のステップにおいて試験された結果得られる不
    良ビットのデータを読込み、不良解析用の計算機のメモ
    リ上に保持する第２のステップと、 ２つの不良データ間のアドレス差を算出する第３のステ
    ップと、 前記アドレス差をもとにアドレス差のヒストグラムを作
    成する第４のステップと、 前記アドレス差ヒストグラムをもとに因数fに対する期
    待値関数T(f)を算出する第５のステップと、 前記期待値関数より不良ビットの分布の規則性の周期を
    算出する第６のステップと、 を含む、ことを特徴とするメモリＬＳＩ不良解析方法。
  6. 【請求項６】前記第６のステップが、前記期待値関数T
    (f)の最大値を求める第７のステップと、 前記最大値から不良分布の規則性周期を求める第８のス
    テップと、 を含む、ことを特徴とする請求項５記載のメモリＬＳＩ
    不良解析方法。
  7. 【請求項７】前記第６のステップが、前記期待値関数T
    (f)の最大値を求める第９のステップと、 前期最大値の次に大きい第２の最大値を求める第１０の
    ステップと、 前記最大値と前記第２の最大値から不良分布の規則性周
    期を求める第１１のステップと、 を含む、ことを特徴とする請求項５記載のメモリＬＳＩ
    不良解析方法。
  8. 【請求項８】前記第６のステップが、前記期待値関数T
    (f)の平均値を求める第１２のステップと、 前記平均値の最大値を求める第１３のステップと、 前記最大値から不良分布の規則性周期を求める第１４の
    ステップと、 を含む、ことを特徴とする請求項５記載のメモリＬＳＩ
    不良解析方法。
  9. 【請求項９】解析対象であるメモリＬＳＩに対して電気
    的な試験を行なうメモリテストシステムを具備するメモ
    リＬＳＩ不良解析装置であって、 （ａ）ＬＳＩを試験する試験手段より出力される不良ビ
    ットのデータを読み出してメモリ上に保持するデータ読
    み出し処理と、 （ｂ）２つの不良データ間のアドレス差を算出するアド
    レス差算出処理と、 （ｃ）前記アドレス差をもとにアドレス差に関するヒス
    トグラムを作成するアドレス差ヒストグラム作成処理
    と、 （ｄ）前記作成されたアドレス差ヒストグラムをもとに
    因数fに対する期待値関数T(f)を算出する期待値関数算
    出処理と、 （ｅ）前記期待値関数より不良ビットの分布の規則性の
    周期を算出する規則性周期算出処理と、 の前記（ａ）乃至（ｅ）の処理をメモリＬＳＩ不良解析
    装置を構成するコンピュータ上で実行させるためのプロ
    グラムを記録した記録媒体。
  10. 【請求項１０】請求項９記載の記録媒体において、 前記（ｅ）の規則性周期算出処理が、 (ｆ)前記期待値関数T(f)の最大値を求める最大値探索処
    理と、 (ｇ)求められた前記最大値から不良分布の規則性周期を
    求める周期算出処理と、 を有し、前記（ｆ）乃び（ｇ）の各処理を、前記メモリ
    ＬＳＩ不良解析装置を構成する前記コンピュータ上で実
    行させるためのプログラムを記録した記録媒体。
  11. 【請求項１１】請求項９記載の記録媒体において、 前記（ｅ）の規則性周期算出処理が、 (ｈ)前記期待値関数Ｔ(f)の最大値を求める最大値探索
    処理と、 (ｉ)前記最大値の次に大きい第２の最大値を求める第２
    最大値探索処理と、 (ｊ)前記最大値および前記第２の最大値から不良分布の
    規則性周期を求める周期算出処理と、を有し、前記
    （ｈ）乃至（ｊ）の各処理を、前記メモリＬＳＩ不良解
    析装置を構成する前記コンピュータ上で実行させるため
    のプログラムを記録した記録媒体。
  12. 【請求項１２】前記（ｅ）の前記規則性周期算出処理
    が、 （ｋ）前記期待値関数T(f)の平均値Ave(f)を求める平均
    値算出処理と、 （ｌ）平均値Ave(f)の最大値を求める最大値探索処理
    と、 （ｍ）前記平均値Ave(f)の最大値から不良分布の規則性
    周期を求める周期算出処理と、有し、前記（ｋ）乃至
    （ｍ）の各処理を、前記メモリＬＳＩ不良解析装置を構
    成する前記コンピュータ上で実行させるためのプログラ
    ムを記録した記録媒体。
  13. 【請求項１３】メモリＬＳＩを試験するメモリテストシ
    ステムにより得られる不良ビットマップデータを読み出
    すデータ読み出し部と、 前記読み出された不良ビットマップデータから、２つの
    不良ビットを選択し、該不良ビット間のアドレス差を算
    出するアドレス差算出部と、 前記アドレス算出部により、全ての不良ビット間のアド
    レス差を求め、前記アドレス差ｄに関するヒストグラム
    H(d)を作成するアドレス差ヒストグラム作成部と、 前記アドレス差のヒストグラムをもとに、アドレス差f
    ｊに関する度数H(fj)を、添え字ｊが１から最大アドレ
    ス差max(d)まで加算してなる、不良ビットの組み合わせ
    数ΣH(fj)に、因数ｆを乗じた値を、不良ビット対の総
    組み合わせ数Ｎからアドレス差が０である度数H(0)を差
    し引いた数（N−H(0)）で除することで求められる期待
    値関数T(f)を算出する期待値関数算出部と、 前記期待値関数T(f)の最大値T1st、及び、前記期待値関
    数T(f)が前記最大値T1 stをとるときの因数fの値f1stを
    求める手段と、前記最大値T1stが１以下のときは、不良
    分布は不規則性分布と判定し、最大値T1stが１よりも大
    のときは、不良分布は規則性分布と判定し前記f1stを規
    則性分布の周期として出力する手段と、を含む規則性周
    期算出部と、 を備えたことを特徴とするメモリＬＳＩ不良解析装置。
  14. 【請求項１４】メモリＬＳＩを試験するメモリテストシ
    ステムにより得られる不良ビットマップデータを読み出
    すデータ読み出し部と、 前記読み出された不良ビットマップデータから、２つの
    不良ビットを選択し、該不良ビット間のアドレス差を算
    出するアドレス差算出部と、 前記アドレス算出部により、全ての不良ビット間の前記
    アドレス差を求め、前記アドレス差ｄに関するヒストグ
    ラムH(d)を作成するアドレス差ヒストグラム作成部と、 前記アドレス差のヒストグラムをもとに、アドレス差f
    ｊの度数H(fj)を、添え字ｊが１から最大アドレス差max
    (d)まで加算してなる、不良ビットの組み合わせ数ΣH(f
    j)に、因数ｆを乗じた値を、不良ビット対の総組み合わ
    せ数Ｎからアドレス差が０である度数H(0)を差し引いた
    数（N−H(0)）で除することで求められる期待値関数T
    (f)を算出する期待値関数算出部と、 前記期待値関数T(f)の最大値T1st、及び、前記期待値関
    数T(f)が最大値T1stをとるときの因数fの値f1stを求め
    る手段と、前記最大値T1stが１以下のときは、不良分布
    は不規則性分布と判定し、前記最大値T1stが１より大の
    ときは、不良分布は規則性分布と判定し、前記期待値関
    数T(f)の最大値T1stの次に値の大きいT2 ndを求めるとと
    もに、前記期待値関数T(f)が値T2ndをとるときの因数f
    の値f2ndを求める手段、前記f1stとf2ndとの差の絶対値
    を、規則性分布の周期として出力する手段と、を含む規
    則性周期算出部と、 を備えたことを特徴とするメモリＬＳＩ不良解析装置。
  15. 【請求項１５】メモリＬＳＩを試験するメモリテストシ
    ステムにより得られる不良ビットマップデータを読み出
    すデータ読み出し部と、 前記読み出された不良ビットマップデータから、２つの
    不良ビットを選択し、該不良ビット間のアドレス差を算
    出するアドレス差算出部と、 前記アドレス算出部により、全ての不良ビット間の前記
    アドレス差を求め、前記アドレス差ｄに関するヒストグ
    ラムH(d)を作成するアドレス差ヒストグラム作成部と、 前記アドレス差のヒストグラムをもとに、アドレス差f
    ｊの度数H(fj)を、添え字ｊが１から最大アドレス差max
    (d)まで加算してなる、不良ビットの組み合わせ数ΣH(f
    j)に、因数ｆを乗じた値を、不良ビット対の総組み合わ
    せ数Ｎからアドレス差が０である度数H(0)を差し引いた
    数（N−H(0)）で除することで求められる期待値関数T
    (f)を算出する期待値関数算出部と、 因数fごとに期待値関数T(f)の平均値 Ave(f)＝1/[max(f)/f] x ΣT(fj) （ΣT(fj)の加算処
    理は、添え字j=1からj=[max(f)/f]まで行われる。ただ
    し、max(f)はfの最大値、[max(f)/f]はmax(f)/fを超え
    ない最大の整数を表す）を求める手段と、前記期待値関
    数T(f)の平均値Ave(f)の最大値Amaxを求めるとともに、
    そのときのｆの値faveを求める手段と、前記最大値Amax
    が１以下のときは、不良分布は不規則性分布と判定し、
    前記最大値Amaxが１よりも大のときは、不良分布は規則
    性分布と判定し、前記faveを規則性分布の周期として出
    力する手段と、を含む規則性周期算出部と、 を備えたことを特徴とするメモリＬＳＩ不良解析装置。
JP2000012753A 2000-01-21 2000-01-21 メモリｌｓｉ不良解析装置および解析方法 Pending JP2001202795A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000012753A JP2001202795A (ja) 2000-01-21 2000-01-21 メモリｌｓｉ不良解析装置および解析方法
TW090101385A TW478083B (en) 2000-01-21 2001-01-19 Method of analyzing fault occurring in semiconductor device
US09/764,453 US20010010087A1 (en) 2000-01-21 2001-01-19 Method of analyzing fault occurring in semiconductor device
KR1020010003388A KR20010076417A (ko) 2000-01-21 2001-01-20 반도체 장치에서 발생하는 불량 분석 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012753A JP2001202795A (ja) 2000-01-21 2000-01-21 メモリｌｓｉ不良解析装置および解析方法

Publications (1)

Publication Number Publication Date
JP2001202795A true JP2001202795A (ja) 2001-07-27

Family

ID=18540431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012753A Pending JP2001202795A (ja) 2000-01-21 2000-01-21 メモリｌｓｉ不良解析装置および解析方法

Country Status (4)

Country Link
US (1) US20010010087A1 (ja)
JP (1) JP2001202795A (ja)
KR (1) KR20010076417A (ja)
TW (1) TW478083B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002011149A1 (fr) * 2000-08-01 2002-02-07 Nec Corporation Procede d'analyse de defauts, dispositif d'analyse de defauts, et produit de programme informatique

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429116B1 (ko) * 2001-05-14 2004-04-28 삼성전자주식회사 반도체 ｉｃ 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법
CN112037844B (zh) * 2019-06-04 2022-12-06 长鑫存储技术有限公司 可变保持时间模式分析方法、装置、设备及可读存储介质
US11360840B2 (en) 2020-01-20 2022-06-14 Samsung Electronics Co., Ltd. Method and apparatus for performing redundancy analysis of a semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828778A (en) * 1995-07-13 1998-10-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus for analyzing failure of semiconductor wafer
JP2907146B2 (ja) * 1996-09-11 1999-06-21 日本電気株式会社 メモリｌｓｉの特定箇所探索方法および探索装置
JPH1167853A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp ウェーハマップ解析補助システムおよびウェーハマップ解析方法
JP4249285B2 (ja) * 1998-03-25 2009-04-02 株式会社アドバンテスト フィジカル変換定義編集装置
JP3262092B2 (ja) * 1999-01-07 2002-03-04 日本電気株式会社 不良分布解析システム、方法及び記録媒体
US6564346B1 (en) * 1999-12-07 2003-05-13 Infineon Technologies Richmond, Lp. Advanced bit fail map compression with fail signature analysis
US6499120B1 (en) * 1999-12-30 2002-12-24 Infineon Technologies Richmond, Lp Usage of redundancy data for displaying failure bit maps for semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002011149A1 (fr) * 2000-08-01 2002-02-07 Nec Corporation Procede d'analyse de defauts, dispositif d'analyse de defauts, et produit de programme informatique

Also Published As

Publication number Publication date
US20010010087A1 (en) 2001-07-26
KR20010076417A (ko) 2001-08-11
TW478083B (en) 2002-03-01

Similar Documents

Publication Publication Date Title
Qiu et al. An efficient algorithm for finding the k longest testable paths through each gate in a combinational circuit
CN108205424B (zh) 基于磁盘的数据迁移方法、装置及电子设备
US7162674B2 (en) Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns
US6301685B1 (en) Error propagation path extraction system, error propagation path extraction method, and recording medium recording error propagation path extraction control program
US6996794B2 (en) Method of designing layout of semiconductor device
US20020022942A1 (en) Apparatus and method for producing a performance evaluation model
US8000951B2 (en) Timing analysis method and apparatus for enhancing accuracy of timing analysis and improving work efficiency thereof
CN110334012B (zh) 一种风险评估方法及装置
JP2001202795A (ja) メモリｌｓｉ不良解析装置および解析方法
JP2007206069A (ja) 最も適合する試験結果タイプに基づいて自動的にデータをフォーマットする方法及び装置
JP3530457B2 (ja) メモリｌｓｉ不良解析装置および解析方法
CN116302899A (zh) 一种芯粒故障诊断方法和装置
US6735751B2 (en) False path detecting apparatus and a false path detecting method in which a usage amount of memories is smaller and a process is carried out at higher speed, and that program
JP3642904B2 (ja) フェイルカウント方法及びその装置
CN113917305A (zh) 一种测试方法、测试系统、电子设备和可读存储介质
CN112633515A (zh) 基于样本剔除的模型训练方法及设备
JP2004355717A (ja) 半導体装置の不良解析方法
JP2002050194A (ja) メモリｌｓｉ不良解析装置およびメモリｌｓｉ不良解析方法
JPH11144496A (ja) Ｌｓｉセル位置情報出力装置、出力方法およびｌｓｉセル位置情報出力プログラムの記録媒体
US6954920B2 (en) Method, program product, and design tool for automatic transmission line selection in application specific integrated circuits
JP5384091B2 (ja) 検査データ管理システム及び検査データ管理方法
JP2002288995A (ja) 不良解析方法及び不良解析装置
JP3259699B2 (ja) Ｌｓｉ不良解析装置及び方法
JPH0883202A (ja) 電子ファイリング装置
JP3071767B2 (ja) 自動配置配線方法及び自動配線システム並びにその記録媒体