JP3259699B2 - Ｌｓｉ不良解析装置及び方法 - Google Patents
Ｌｓｉ不良解析装置及び方法Info
- Publication number
- JP3259699B2 JP3259699B2 JP36555398A JP36555398A JP3259699B2 JP 3259699 B2 JP3259699 B2 JP 3259699B2 JP 36555398 A JP36555398 A JP 36555398A JP 36555398 A JP36555398 A JP 36555398A JP 3259699 B2 JP3259699 B2 JP 3259699B2
- Authority
- JP
- Japan
- Prior art keywords
- divided
- area
- failure
- analysis
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩの不良解析
装置及び方法に係わり、特にメモリＬＳＩの不良解析装
置及び方法に関する。
装置及び方法に係わり、特にメモリＬＳＩの不良解析装
置及び方法に関する。
【０００２】
【従来の技術】従来のＬＳＩ不良解析装置としては、例
えば米国のKLA-Tencor社製やInspex社製のものが有名で
あるが、これらの装置で解析可能なのは、ウエハ１枚あ
たりの不良数が数万個程度の場合である。また、不良原
因解明および歩留まり向上を目的とするメモリＬＳＩ不
良解析装置としては、特開平７−７２２０６号公報があ
り、これはプロセス技術者と回路技術者とレイアウト技
術者のノウハウをパーソナルコンピュータ（以下、Ｐ
Ｃ）上に実装したエキスパートシステムである。さら
に、半導体不良解析システムとして、特開平７−２２１
１５６号公報，特開平８−１２４９７７号公報等があ
り、これらは、フェイルビット解析を高速かつ高精度に
行なうシステムである。
えば米国のKLA-Tencor社製やInspex社製のものが有名で
あるが、これらの装置で解析可能なのは、ウエハ１枚あ
たりの不良数が数万個程度の場合である。また、不良原
因解明および歩留まり向上を目的とするメモリＬＳＩ不
良解析装置としては、特開平７−７２２０６号公報があ
り、これはプロセス技術者と回路技術者とレイアウト技
術者のノウハウをパーソナルコンピュータ（以下、Ｐ
Ｃ）上に実装したエキスパートシステムである。さら
に、半導体不良解析システムとして、特開平７−２２１
１５６号公報，特開平８−１２４９７７号公報等があ
り、これらは、フェイルビット解析を高速かつ高精度に
行なうシステムである。
【０００３】
【発明が解決しようとする課題】上述したような従来の
不良解析装置には、解析可能な不良数の上限が低いとい
う問題点がある。すなわち、解析時間に長時間を要する
ため１日あたりに解析可能な不良数が少ないという問題
である。十分な解析ができないことは不良原因の発見の
遅れにつながり、製造歩留まりを低下させてしまう恐れ
がある。従来の不良解析装置で想定されているダイナミ
ックランダムアクセスメモリ（以下、ＤＲＡＭ）の容量
は１６メガビットあるいは６４メガビットであり、また
１ウエハ上に作製されるＤＲＡＭのチップ数は数百程度
であり、ウエハの直径は２００ｍｍである。
不良解析装置には、解析可能な不良数の上限が低いとい
う問題点がある。すなわち、解析時間に長時間を要する
ため１日あたりに解析可能な不良数が少ないという問題
である。十分な解析ができないことは不良原因の発見の
遅れにつながり、製造歩留まりを低下させてしまう恐れ
がある。従来の不良解析装置で想定されているダイナミ
ックランダムアクセスメモリ（以下、ＤＲＡＭ）の容量
は１６メガビットあるいは６４メガビットであり、また
１ウエハ上に作製されるＤＲＡＭのチップ数は数百程度
であり、ウエハの直径は２００ｍｍである。
【０００４】仮に、不良濃度が１０ｐｐｍ、すなわち素
子１００万個中１０個が不良だったとした場合、不良数
はウエハ１枚あたり１０万個を越えてしまうことにな
り、従来の装置では十分な解析ができない。しかも、近
年メモリの大容量化、および高密度化のスピードはます
ます増加傾向にあり、今後は２５６メガビット以上のＤ
ＲＡＭの不良解析に対応していく必要がある。加えて、
ウエハサイズも３００ｍｍに大口径化していくことは確
実であり、その場合、解析すべき不良数の数は相乗的に
増加することになる。
子１００万個中１０個が不良だったとした場合、不良数
はウエハ１枚あたり１０万個を越えてしまうことにな
り、従来の装置では十分な解析ができない。しかも、近
年メモリの大容量化、および高密度化のスピードはます
ます増加傾向にあり、今後は２５６メガビット以上のＤ
ＲＡＭの不良解析に対応していく必要がある。加えて、
ウエハサイズも３００ｍｍに大口径化していくことは確
実であり、その場合、解析すべき不良数の数は相乗的に
増加することになる。
【０００５】容量が４倍、ウエハサイズの大口径化によ
りチップ数が２．５倍になると仮定した場合、不良数は
１０倍になる。このままでは、解析可能なウエハ数が従
来の１／１０以下になり、従来の発明では十分な不良解
析ができない。なお、特開平７−２２１１５６号公報，
特開平８−１２４９７７号公報の発明においては、本発
明と類似の領域分割の処理を行なっているが、これは、
装置異常など領域性のある不良を特定するためのもの
で、本発明のような解析時間短縮の効果はない。
りチップ数が２．５倍になると仮定した場合、不良数は
１０倍になる。このままでは、解析可能なウエハ数が従
来の１／１０以下になり、従来の発明では十分な不良解
析ができない。なお、特開平７−２２１１５６号公報，
特開平８−１２４９７７号公報の発明においては、本発
明と類似の領域分割の処理を行なっているが、これは、
装置異常など領域性のある不良を特定するためのもの
で、本発明のような解析時間短縮の効果はない。
【０００６】本発明は、上述する問題点に鑑みてなされ
たもので、ＬＳＩに対する不良解析処理時間を短縮する
と共に、メモリの大容量化、ウエハの大口径化に伴うデ
ータ量の増大に対応した不良解析を可能にすることを目
的としている。
たもので、ＬＳＩに対する不良解析処理時間を短縮する
と共に、メモリの大容量化、ウエハの大口径化に伴うデ
ータ量の増大に対応した不良解析を可能にすることを目
的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、ＬＳＩの不良解析装置に係わる第１の
手段として、ＬＳＩチップを試験する試験手段と、ＬＳ
Ｉチップの試験結果について不良個所の解析対象領域を
指定する領域指定手段と、解析対象領域内に不良個所が
あるか否かを判定する領域内判定手段と、解析対象領域
内にある不良個所について不良解析を行なう不良解析手
段とを具備する手段を採用する。
に、本発明では、ＬＳＩの不良解析装置に係わる第１の
手段として、ＬＳＩチップを試験する試験手段と、ＬＳ
Ｉチップの試験結果について不良個所の解析対象領域を
指定する領域指定手段と、解析対象領域内に不良個所が
あるか否かを判定する領域内判定手段と、解析対象領域
内にある不良個所について不良解析を行なう不良解析手
段とを具備する手段を採用する。
【０００８】また、第２の手段として、ＬＳＩチップを
試験する試験手段と、ＬＳＩチップの試験結果を複数の
分割領域に分割し、各々の分割領域を不良個所の解析対
象領域を指定する領域分割手段と、解析対象領域内に不
良個所があるか否かを判定する領域内判定手段と、各分
割領域について解析対象領域内にある不良個所について
不良解析を行なう不良解析手段とを具備する手段を採用
する。
試験する試験手段と、ＬＳＩチップの試験結果を複数の
分割領域に分割し、各々の分割領域を不良個所の解析対
象領域を指定する領域分割手段と、解析対象領域内に不
良個所があるか否かを判定する領域内判定手段と、各分
割領域について解析対象領域内にある不良個所について
不良解析を行なう不良解析手段とを具備する手段を採用
する。
【０００９】第３の手段として、ＬＳＩチップを試験し
て得られた不良個所の不良数の最大値を不良数しきい値
として設定する不良数しきい値設定手段と、ＬＳＩチッ
プの試験結果を分割する際の分割形状を設定する分割形
状設定手段と、ＬＳＩチップの試験結果について解析対
象領域を指定する領域指定手段と、解析対象領域内に不
良個所があるか否かを判定する領域内判定手段と、解析
対象領域内の不良数をカウントする不良数カウント手段
と、該不良数カウント手段による不良数が前記不良数し
きい値を越えている場合には、前記分割形状に基づいて
ＬＳＩチップを複数の分割領域に分割する領域再分割手
段と、解析対象領域内にある不良個所について不良解析
を行なう不良解析手段とを具備し、不良個所の不良数が
不良数しきい値を越えないようにＬＳＩチップの試験結
果を複数の分割領域に分割し、各分割領域について不良
解析を行なうという手段を採用する。
て得られた不良個所の不良数の最大値を不良数しきい値
として設定する不良数しきい値設定手段と、ＬＳＩチッ
プの試験結果を分割する際の分割形状を設定する分割形
状設定手段と、ＬＳＩチップの試験結果について解析対
象領域を指定する領域指定手段と、解析対象領域内に不
良個所があるか否かを判定する領域内判定手段と、解析
対象領域内の不良数をカウントする不良数カウント手段
と、該不良数カウント手段による不良数が前記不良数し
きい値を越えている場合には、前記分割形状に基づいて
ＬＳＩチップを複数の分割領域に分割する領域再分割手
段と、解析対象領域内にある不良個所について不良解析
を行なう不良解析手段とを具備し、不良個所の不良数が
不良数しきい値を越えないようにＬＳＩチップの試験結
果を複数の分割領域に分割し、各分割領域について不良
解析を行なうという手段を採用する。
【００１０】第４の手段として、不良箇所の分布傾向が
同一な複数のＬＳＩチップの不良を解析するＬＳＩ不良
解析装置において、ＬＳＩチップの試験結果について不
良解析対象領域に指定する領域指定手段と、不良解析対
象領域を不良解析する不良解析手段と、不良個所の分布
に基づいてＬＳＩチップの試験結果を分割する際の分割
形状を設定する分割形状設定手段と、分布と分割形状に
基づいて周期性の不良個所が含まれないようにＬＳＩチ
ップの試験結果を複数の分割領域に分割する領域再分割
手段と、各分割領域における不良個所の分布を比較する
不良分布比較手段とを備え、あるＬＳＩチップの各分割
領域における不良個所の分布の比較結果に基づいて分布
傾向が同一な分割領域がある場合には、次のＬＳＩチッ
プの不良解析に際して、分布傾向が同一な分割領域のう
ち何れかを代表させて解析対象領域とするという手段を
採用する。
同一な複数のＬＳＩチップの不良を解析するＬＳＩ不良
解析装置において、ＬＳＩチップの試験結果について不
良解析対象領域に指定する領域指定手段と、不良解析対
象領域を不良解析する不良解析手段と、不良個所の分布
に基づいてＬＳＩチップの試験結果を分割する際の分割
形状を設定する分割形状設定手段と、分布と分割形状に
基づいて周期性の不良個所が含まれないようにＬＳＩチ
ップの試験結果を複数の分割領域に分割する領域再分割
手段と、各分割領域における不良個所の分布を比較する
不良分布比較手段とを備え、あるＬＳＩチップの各分割
領域における不良個所の分布の比較結果に基づいて分布
傾向が同一な分割領域がある場合には、次のＬＳＩチッ
プの不良解析に際して、分布傾向が同一な分割領域のう
ち何れかを代表させて解析対象領域とするという手段を
採用する。
【００１１】さらに、本発明では、ＬＳＩ不良解析方法
に係わる第１の手段として、ＬＳＩチップの試験結果に
ついて不良個所の解析対象領域を限定し、該解析対象領
域内にある不良個所について不良解析を行なうという手
段を採用する。
に係わる第１の手段として、ＬＳＩチップの試験結果に
ついて不良個所の解析対象領域を限定し、該解析対象領
域内にある不良個所について不良解析を行なうという手
段を採用する。
【００１２】第２の手段として、ＬＳＩチップの試験結
果を複数の分割領域に分割し、各々の分割領域に不良個
所の解析対象領域を指定して不良解析を行なうという手
段を採用する。
果を複数の分割領域に分割し、各々の分割領域に不良個
所の解析対象領域を指定して不良解析を行なうという手
段を採用する。
【００１３】第３の手段として、ＬＳＩチップの試験に
よって得られた不良個所が所定の不良数しきい値を越え
ないようにＬＳＩチップの試験結果を分割し、各々の分
割領域に不良個所の解析対象領域を指定して不良解析を
行なうという手段を採用する。
よって得られた不良個所が所定の不良数しきい値を越え
ないようにＬＳＩチップの試験結果を分割し、各々の分
割領域に不良個所の解析対象領域を指定して不良解析を
行なうという手段を採用する。
【００１４】第４の手段として、ＬＳＩチップの試験に
よって得られた不良箇所の分布傾向が同一な複数のＬＳ
Ｉチップの試験結果の不良を解析する方法において、あ
るＬＳＩチップの試験結果を複数の分割領域に分割し、
該各分割領域について不良個所の解析を行って各分割領
域における不良個所の分布を検出し、同一の分布を有す
る分割領域については何れか１つの分割領域を代表領域
に設定し、次のＬＳＩチップの試験結果について不良解
析を行う際には、前記代表領域と不良個所の分布が異な
る分割領域について不良個所の解析を行うという手段を
採用する。
よって得られた不良箇所の分布傾向が同一な複数のＬＳ
Ｉチップの試験結果の不良を解析する方法において、あ
るＬＳＩチップの試験結果を複数の分割領域に分割し、
該各分割領域について不良個所の解析を行って各分割領
域における不良個所の分布を検出し、同一の分布を有す
る分割領域については何れか１つの分割領域を代表領域
に設定し、次のＬＳＩチップの試験結果について不良解
析を行う際には、前記代表領域と不良個所の分布が異な
る分割領域について不良個所の解析を行うという手段を
採用する。
【００１５】
【発明の実施の形態】以下、図面を参照して、本発明に
係わるＬＳＩの不良解析装置及び方法の実施形態につい
て説明する。なお、以下に説明する各実施形態は、ＬＳ
Ｉの１つであるメモリＬＳＩの不良解析に関するもので
ある。
係わるＬＳＩの不良解析装置及び方法の実施形態につい
て説明する。なお、以下に説明する各実施形態は、ＬＳ
Ｉの１つであるメモリＬＳＩの不良解析に関するもので
ある。
【００１６】〔第１実施形態〕最初に、図１〜図６を参
照して、本発明の第１実施形態について説明する。図１
は、本実施形態におけるＬＳＩ不良解析装置の機能構成
を示すブロック図である。この図に示すように、本ＬＳ
Ｉ不良解析装置は、試験手段１１、領域指定手段１２、
領域内判定手段１３及び不良解析手段１４から構成され
る。
照して、本発明の第１実施形態について説明する。図１
は、本実施形態におけるＬＳＩ不良解析装置の機能構成
を示すブロック図である。この図に示すように、本ＬＳ
Ｉ不良解析装置は、試験手段１１、領域指定手段１２、
領域内判定手段１３及び不良解析手段１４から構成され
る。
【００１７】試験手段１１は、解析対象であるメモリＬ
ＳＩに対して電気的な試験を行ない、その試験結果をビ
ットマップデータとして自らに備えられた記憶装置に記
憶させるものである。
ＳＩに対して電気的な試験を行ない、その試験結果をビ
ットマップデータとして自らに備えられた記憶装置に記
憶させるものである。
【００１８】領域指定手段１２は、上記試験手段１１に
記憶されたビットマップデータ（試験結果）を解析する
に当たり、メモリＬＳＩチップの領域（解析範囲）を指
定するものである。具体的には、図２に示すように、解
析範囲としてｘ座標の下限ｘ1と上限ｘ2、ｙ座標の下限
ｙ1と上限ｙ2を設定することにより、メモリＬＳＩチッ
プ上の限定された矩形領域Ｘを指定する。
記憶されたビットマップデータ（試験結果）を解析する
に当たり、メモリＬＳＩチップの領域（解析範囲）を指
定するものである。具体的には、図２に示すように、解
析範囲としてｘ座標の下限ｘ1と上限ｘ2、ｙ座標の下限
ｙ1と上限ｙ2を設定することにより、メモリＬＳＩチッ
プ上の限定された矩形領域Ｘを指定する。
【００１９】領域内判定手段１３は、ビットマップデー
タ中の各不良ビットが上記領域指定手段１２によって指
定された解析範囲内にあるか否かを判定するものであ
る。具体的には、領域内判定手段１３は、不良ビットの
ｘアドレスが領域指定手段１２によって設定された上記
下限ｘ1と上限ｘ２との間にあり、かつ、ｙアドレスが
下限ｙ１と上限ｙ２の間にある場合、当該不良ビットは
解析対象領域内に含まれると判定する。
タ中の各不良ビットが上記領域指定手段１２によって指
定された解析範囲内にあるか否かを判定するものであ
る。具体的には、領域内判定手段１３は、不良ビットの
ｘアドレスが領域指定手段１２によって設定された上記
下限ｘ1と上限ｘ２との間にあり、かつ、ｙアドレスが
下限ｙ１と上限ｙ２の間にある場合、当該不良ビットは
解析対象領域内に含まれると判定する。
【００２０】不良解析手段１４は、このような領域内判
定手段１３によって指定領域内にあると判定された不良
ビットについて、詳細な不良解析を行なうものである。
定手段１３によって指定領域内にあると判定された不良
ビットについて、詳細な不良解析を行なうものである。
【００２１】このように、ビットマップデータについて
限定された矩形領域Ｘを解析範囲とすることにより、解
析対象となる不良ビットの数を減らすことができるの
で、解析時間を短縮することができる。
限定された矩形領域Ｘを解析範囲とすることにより、解
析対象となる不良ビットの数を減らすことができるの
で、解析時間を短縮することができる。
【００２２】〔第２実施形態〕次に、第２実施形態につ
いて、図３及び図４を参照して説明する。なお、以下の
説明において、上記第１実施形態と同一の構成要素につ
いては同一符号を付して説明を省略する。
いて、図３及び図４を参照して説明する。なお、以下の
説明において、上記第１実施形態と同一の構成要素につ
いては同一符号を付して説明を省略する。
【００２３】図３は、本実施形態におけるＬＳＩ不良解
析装置のブロック図であるが、上記第１実施形態との相
違点は、領域指定手段１２に代えて領域分割手段２１を
備えている点である。この領域分割手段２１は、ビット
マップデータを複数の領域に分割すると共に、この分割
数に応じた領域指定手段１２を具備するものである。例
えば、領域分割手段２１は、図４に示すようにメモリＬ
ＳＩの全チップ領域（ｘ，ｙ）＝（０，０）〜（１０２
３，１０２３）を縦２分割、横２分割することによって
４分割する。
析装置のブロック図であるが、上記第１実施形態との相
違点は、領域指定手段１２に代えて領域分割手段２１を
備えている点である。この領域分割手段２１は、ビット
マップデータを複数の領域に分割すると共に、この分割
数に応じた領域指定手段１２を具備するものである。例
えば、領域分割手段２１は、図４に示すようにメモリＬ
ＳＩの全チップ領域（ｘ，ｙ）＝（０，０）〜（１０２
３，１０２３）を縦２分割、横２分割することによって
４分割する。
【００２４】領域分割手段２１は、自らに備えられた各
領域指定手段１２を上記各分割領域にそれぞれ割り当て
る。各領域指定手段１２は、自らに割り当てられた分割
領域を解析範囲に指定する。
領域指定手段１２を上記各分割領域にそれぞれ割り当て
る。各領域指定手段１２は、自らに割り当てられた分割
領域を解析範囲に指定する。
【００２５】具体的には、領域分割手段２１は、第１の
領域指定手段１２によって分割領域（０，０〜５１１，
５１１）を解析範囲に指定し、第２の領域指定手段１２
によって分割領域（０，５１２〜５１１，１０２３）を
解析範囲に指定し、第３の領域指定手段１２によって分
割領域（５１２，０〜１０２３，５１１）を解析範囲に
指定し、さらに第４の領域指定手段１２によって分割領
域（５１２，５１２〜１０２３，１０２３）を解析範囲
に指定する。
領域指定手段１２によって分割領域（０，０〜５１１，
５１１）を解析範囲に指定し、第２の領域指定手段１２
によって分割領域（０，５１２〜５１１，１０２３）を
解析範囲に指定し、第３の領域指定手段１２によって分
割領域（５１２，０〜１０２３，５１１）を解析範囲に
指定し、さらに第４の領域指定手段１２によって分割領
域（５１２，５１２〜１０２３，１０２３）を解析範囲
に指定する。
【００２６】図５は、メモリＬＳＩの全ての不良ビット
について解析する際に、上述したように全チップ領域を
領域分割した場合と領域分割しない場合とを比較した図
である。例えば、不良ビット間の相関等について解析し
ようとした場合、図５のように解析対象領域を分割して
各分割領域毎に解析することにより、当該分割領域内の
不良ビットだけが解析対象になるので、解析を行なう不
良ビットの組合せ数を減らすことができ、解析時間の大
幅な短縮を実現することができる。
について解析する際に、上述したように全チップ領域を
領域分割した場合と領域分割しない場合とを比較した図
である。例えば、不良ビット間の相関等について解析し
ようとした場合、図５のように解析対象領域を分割して
各分割領域毎に解析することにより、当該分割領域内の
不良ビットだけが解析対象になるので、解析を行なう不
良ビットの組合せ数を減らすことができ、解析時間の大
幅な短縮を実現することができる。
【００２７】このような効果について、一例として不良
ビットが全領域にわたって均一に分布するビットマップ
データを解析する場合について説明する。なお、不良ビ
ットの不良数を４Ｎ個、分割領域を図４に示した格子状
４分割とする。この場合、不良分布が均一なので、各分
割領域内の不良数はそれぞれＮ個となる。
ビットが全領域にわたって均一に分布するビットマップ
データを解析する場合について説明する。なお、不良ビ
ットの不良数を４Ｎ個、分割領域を図４に示した格子状
４分割とする。この場合、不良分布が均一なので、各分
割領域内の不良数はそれぞれＮ個となる。
【００２８】不良ビット間の相関等について解析する場
合、解析時間は不良ビットの総組合せ数に比例する。し
たがって、領域分割をしない場合の解析時間Ｔは下式
（１）によって与えられ、領域分割をした場合の解析時
間Ｔ’は下式（２）によって与えられる。なお、Ｃは定
数である。 Ｔ＝Ｃ・４Ｎ（４Ｎ−１）／２＝２Ｃ・Ｎ（４Ｎ−１） （１） Ｔ’＝４・Ｃ・Ｎ（Ｎ−１）／２＝２Ｃ・Ｎ（Ｎ−１） （２）
合、解析時間は不良ビットの総組合せ数に比例する。し
たがって、領域分割をしない場合の解析時間Ｔは下式
（１）によって与えられ、領域分割をした場合の解析時
間Ｔ’は下式（２）によって与えられる。なお、Ｃは定
数である。 Ｔ＝Ｃ・４Ｎ（４Ｎ−１）／２＝２Ｃ・Ｎ（４Ｎ−１） （１） Ｔ’＝４・Ｃ・Ｎ（Ｎ−１）／２＝２Ｃ・Ｎ（Ｎ−１） （２）
【００２９】すなわち、領域分割の効果は、上記式
（１），（２）に比として下式（３）のように表され、
Ｎが十分大きい場合には４とみなすことができる。 Ｔ／Ｔ’＝２Ｃ・Ｎ（４Ｎ−１）／２Ｃ・Ｎ（Ｎ−１） ＝（４Ｎ−１）／（Ｎ−１） ≒４ （３）
（１），（２）に比として下式（３）のように表され、
Ｎが十分大きい場合には４とみなすことができる。 Ｔ／Ｔ’＝２Ｃ・Ｎ（４Ｎ−１）／２Ｃ・Ｎ（Ｎ−１） ＝（４Ｎ−１）／（Ｎ−１） ≒４ （３）
【００３０】この解析時間の短縮効果は、分割数に依存
することが明白である。領域をｍ等分して分割解析する
ことにより、ｍ倍の解析時間の短縮効果が得られ、分割
数に比例した解析時間の短縮が可能となる。
することが明白である。領域をｍ等分して分割解析する
ことにより、ｍ倍の解析時間の短縮効果が得られ、分割
数に比例した解析時間の短縮が可能となる。
【００３１】〔第３実施形態〕次に、本発明の第３実施
形態について、図６〜図９を参照して説明する。なお、
以下の説明において、上記第１，２実施形態と同一の構
成要素については同一符号を付して説明を省略する。
形態について、図６〜図９を参照して説明する。なお、
以下の説明において、上記第１，２実施形態と同一の構
成要素については同一符号を付して説明を省略する。
【００３２】図６は、本実施形態におけるＬＳＩ不良解
析装置のブロック図である。この図に示すように、本Ｌ
ＳＩ不良解析装置は、不良数しきい値設定手段４１、分
割形状設定手段４２、不良数カウント手段４３、領域再
分割手段４４、及び上述した領域指定手段１２、領域内
判定手段１３、不良解析手段１４から構成されている。
析装置のブロック図である。この図に示すように、本Ｌ
ＳＩ不良解析装置は、不良数しきい値設定手段４１、分
割形状設定手段４２、不良数カウント手段４３、領域再
分割手段４４、及び上述した領域指定手段１２、領域内
判定手段１３、不良解析手段１４から構成されている。
【００３３】以下、このように構成されたＬＳＩ不良解
析装置の動作について、図７に示すフローチャートに沿
って説明する。まず、不良数しきい値設定手段４１は、
解析する不良数の最大値を不良数しきい値として設定す
る（ステップＳ１１）。続いて、分割形状設定手段４２
は、領域再分割の際の分割形状を縦方向と横方向の分割
数で設定する（ステップＳ１２）。例えば、図４に示し
たように格子状に４分割（縦に２分割、横に２分割）す
る場合には、分割数を（２，２）と指定する。
析装置の動作について、図７に示すフローチャートに沿
って説明する。まず、不良数しきい値設定手段４１は、
解析する不良数の最大値を不良数しきい値として設定す
る（ステップＳ１１）。続いて、分割形状設定手段４２
は、領域再分割の際の分割形状を縦方向と横方向の分割
数で設定する（ステップＳ１２）。例えば、図４に示し
たように格子状に４分割（縦に２分割、横に２分割）す
る場合には、分割数を（２，２）と指定する。
【００３４】領域指定手段１２及び領域内判定手段１３
は、上記第１，２実施形態の場合と同様である。すなわ
ち、解析対象領域をｘ座標、ｙ座標のそれぞれの上限・
下限によって指定し（ステップＳ１３）、ビットマップ
データを読込んで各不良ビットについて指定領域内にあ
るか否かを判定する（ステップＳ１４）。そして、不良
数カウント手段４３は、このステップＳ１４の処理にお
いて、指定領域内と判定された不良ビットの不良数を計
数し（ステップＳ１５）、その不良数がステップＳ１１
において設定された不良数しきい値を越えているか否か
を判定する（ステップＳ１６）。
は、上記第１，２実施形態の場合と同様である。すなわ
ち、解析対象領域をｘ座標、ｙ座標のそれぞれの上限・
下限によって指定し（ステップＳ１３）、ビットマップ
データを読込んで各不良ビットについて指定領域内にあ
るか否かを判定する（ステップＳ１４）。そして、不良
数カウント手段４３は、このステップＳ１４の処理にお
いて、指定領域内と判定された不良ビットの不良数を計
数し（ステップＳ１５）、その不良数がステップＳ１１
において設定された不良数しきい値を越えているか否か
を判定する（ステップＳ１６）。
【００３５】その結果、不良ビットの不良数が不良数し
きい値を越えていた場合、領域再分割手段４４は解析対
象領域を再分割する（ステップＳ１７）。このときの分
割形状は、ステップＳ１２の処理において設定した形状
に従うものである。この解析対象領域を再分割処理で
は、例えば図８に示すように処理が行われる。
きい値を越えていた場合、領域再分割手段４４は解析対
象領域を再分割する（ステップＳ１７）。このときの分
割形状は、ステップＳ１２の処理において設定した形状
に従うものである。この解析対象領域を再分割処理で
は、例えば図８に示すように処理が行われる。
【００３６】すなわち、チップ全領域Ａについて不良数
をカウントし、このチップ領域Ａ内の不良ビットの不良
数が上記不良数しきい値を越えていた場合には、分割形
状（格子状４分割）に基づいてチップ全領域Ａは４つの
分割領域Ｂ、Ｃ、Ｄ、Ｅに分割される。そして、新たな
分割領域Ｂについて不良数をカウントし、分割領域Ｂ内
の不良数が不良数しきい値以下である場合には、分割領
域Ｂについては再分割は行なわない。
をカウントし、このチップ領域Ａ内の不良ビットの不良
数が上記不良数しきい値を越えていた場合には、分割形
状（格子状４分割）に基づいてチップ全領域Ａは４つの
分割領域Ｂ、Ｃ、Ｄ、Ｅに分割される。そして、新たな
分割領域Ｂについて不良数をカウントし、分割領域Ｂ内
の不良数が不良数しきい値以下である場合には、分割領
域Ｂについては再分割は行なわない。
【００３７】さらに、領域再分割手段４４は、分割領域
Ｃについても不良ビットの不良数をカウントし、分割領
域Ｃ内の不良数が不良数しきい値を越えている場合に
は、図示するように当該分割領域Ｃをさらに格子状に４
分割する。以下、同様に各分割領域Ｄ，Ｅの再分割を行
ない、すべての分割領域内の不良ビットの不良数が不良
数しきい値設定手段４１によって設定された不良数しき
い値以下とになるようにする。
Ｃについても不良ビットの不良数をカウントし、分割領
域Ｃ内の不良数が不良数しきい値を越えている場合に
は、図示するように当該分割領域Ｃをさらに格子状に４
分割する。以下、同様に各分割領域Ｄ，Ｅの再分割を行
ない、すべての分割領域内の不良ビットの不良数が不良
数しきい値設定手段４１によって設定された不良数しき
い値以下とになるようにする。
【００３８】領域指定手段１２は、このような再分割処
理の結果生成された分割領域について新たに領域指定を
行ない（ステップＳ１３）、上記処理を繰り返す。
理の結果生成された分割領域について新たに領域指定を
行ない（ステップＳ１３）、上記処理を繰り返す。
【００３９】一方、ステップＳ１６において不良数が不
良数しきい値を越えていないと判断された場合、不良解
析手段１４は各分割領域の不良解析を行なう（ステップ
Ｓ１８）。一領域の不良解析が終了したら、ほかに未解
析の領域がないかを確認し（ステップＳ１９）、未解析
の分割領域がある場合には、当該分割領域を新たに解析
対象領域として指定して（ステップＳ１３）、上記処理
を繰り返す。このようにして全ての分割領域について不
良ビットの不良解析が終了すると、装置全体の動作を終
了する。
良数しきい値を越えていないと判断された場合、不良解
析手段１４は各分割領域の不良解析を行なう（ステップ
Ｓ１８）。一領域の不良解析が終了したら、ほかに未解
析の領域がないかを確認し（ステップＳ１９）、未解析
の分割領域がある場合には、当該分割領域を新たに解析
対象領域として指定して（ステップＳ１３）、上記処理
を繰り返す。このようにして全ての分割領域について不
良ビットの不良解析が終了すると、装置全体の動作を終
了する。
【００４０】このように各分割領域の不良ビットの不良
数が不良数しきい値設定手段４１によって設定された不
良数しきい値よりも小さくなるように動的に処理するこ
とにより、図９に示すように、不良ビットの密度の高い
ことろはより小さい分割領域に、不良ビットの密度の低
いところはより大きい分割領域となり、各解析対象領域
内の不良ビットの不良数の均一化を図ることができる。
数が不良数しきい値設定手段４１によって設定された不
良数しきい値よりも小さくなるように動的に処理するこ
とにより、図９に示すように、不良ビットの密度の高い
ことろはより小さい分割領域に、不良ビットの密度の低
いところはより大きい分割領域となり、各解析対象領域
内の不良ビットの不良数の均一化を図ることができる。
【００４１】〔第４実施形態〕次に、本発明の第４実施
形態について、図１０〜図１２を参照して説明する。本
実施形態は、試験条件が段階的に厳しくなる場合、ある
いは製造条件を最適値から段階的にずらして行くといっ
た場合に、不良ビットの分布傾向は同一であるが不良数
が段階的に増加している複数のビットマップデータを解
析する際に、領域分割した後、さらに分布傾向が類似の
分割領域については解析対象から除外することで、トー
タル的な解析時間の短縮を図るものである。
形態について、図１０〜図１２を参照して説明する。本
実施形態は、試験条件が段階的に厳しくなる場合、ある
いは製造条件を最適値から段階的にずらして行くといっ
た場合に、不良ビットの分布傾向は同一であるが不良数
が段階的に増加している複数のビットマップデータを解
析する際に、領域分割した後、さらに分布傾向が類似の
分割領域については解析対象から除外することで、トー
タル的な解析時間の短縮を図るものである。
【００４２】図１０は本実施形態のブロック図である。
この図に示すように、本ＬＳＩ不良解析装置は、分割形
状設定手段５１、領域再分割手段５２、不良分布比較手
段５４、及び上述した領域指定手段１２と不良解析手段
１４とから構成されている。
この図に示すように、本ＬＳＩ不良解析装置は、分割形
状設定手段５１、領域再分割手段５２、不良分布比較手
段５４、及び上述した領域指定手段１２と不良解析手段
１４とから構成されている。
【００４３】図１１は、このように構成された本ＬＳＩ
不良解析装置の動作を示すフローチャートである。ここ
では、不良ビットの密度の低いビットマップデータ（す
なわちＬＳＩチップ）から順次処理することを想定して
いる。
不良解析装置の動作を示すフローチャートである。ここ
では、不良ビットの密度の低いビットマップデータ（す
なわちＬＳＩチップ）から順次処理することを想定して
いる。
【００４４】まず、領域指定手段１２によって、解析対
象となる複数のビットマップデータのうち、不良ビット
の密度が一番低いビットマップデータを基準領域（基準
解析対象領域）に指定し、不良解析手段１４によって、
この基準解析対象領域について不良解析を行なう（ステ
ップＳ１０１）。この解析結果により不良ビットの分布
傾向が明らかになるので、分割形状設定手段５１は、こ
の分布傾向に基づいてビットマップデータの領域分割を
行なう際の分割形状の設定を行なう（ステップＳ１０
２）。
象となる複数のビットマップデータのうち、不良ビット
の密度が一番低いビットマップデータを基準領域（基準
解析対象領域）に指定し、不良解析手段１４によって、
この基準解析対象領域について不良解析を行なう（ステ
ップＳ１０１）。この解析結果により不良ビットの分布
傾向が明らかになるので、分割形状設定手段５１は、こ
の分布傾向に基づいてビットマップデータの領域分割を
行なう際の分割形状の設定を行なう（ステップＳ１０
２）。
【００４５】例えば、分割形状設定手段５１は、周期Ｆ
の周期性不良が含まれていた場合には、分割後の各分割
領域のサイズが周期Ｆ以上となるように分割形状を設定
する。そして、領域再分割手段５２は、分割形状設定手
段５１によって設定された分割形状に基づいてビットマ
ップデータの分割を行い（ステップＳ１０３）、さらに
不良解析手段１４によって各分割領域毎に不良解析を行
なう（ステップＳ１０４）。すなわち、不良解析手段５
３は、同一のビットマップデータについて、分割しない
場合と分割した場合とについて２回不良解析を行なう。
の周期性不良が含まれていた場合には、分割後の各分割
領域のサイズが周期Ｆ以上となるように分割形状を設定
する。そして、領域再分割手段５２は、分割形状設定手
段５１によって設定された分割形状に基づいてビットマ
ップデータの分割を行い（ステップＳ１０３）、さらに
不良解析手段１４によって各分割領域毎に不良解析を行
なう（ステップＳ１０４）。すなわち、不良解析手段５
３は、同一のビットマップデータについて、分割しない
場合と分割した場合とについて２回不良解析を行なう。
【００４６】このような２つの解析結果に対して、不良
分布比較手段５４は、上記各分割領域毎に解析結果の比
較を行う（ステップＳ１０５）。この比較の結果、複数
の分割領域について不良分布の傾向が同一であると判定
された場合、これ以降の処理については、そのうちの一
領域（代表領域）によって代表させることができる。す
なわち、同一の不良分布の分割領域については、代表領
域のみを解析対象とし、かつ不良分布の異なる分割領域
を解析対象とすれば良い。したがって、領域指定手段１
２は、このように不良分布に基づいて選定された分割領
域を新たな解析対象領域に指定する（ステップＳ１０
６）。ここで、一般には、複数の分割領域を解析対象領
域に指定することになる。
分布比較手段５４は、上記各分割領域毎に解析結果の比
較を行う（ステップＳ１０５）。この比較の結果、複数
の分割領域について不良分布の傾向が同一であると判定
された場合、これ以降の処理については、そのうちの一
領域（代表領域）によって代表させることができる。す
なわち、同一の不良分布の分割領域については、代表領
域のみを解析対象とし、かつ不良分布の異なる分割領域
を解析対象とすれば良い。したがって、領域指定手段１
２は、このように不良分布に基づいて選定された分割領
域を新たな解析対象領域に指定する（ステップＳ１０
６）。ここで、一般には、複数の分割領域を解析対象領
域に指定することになる。
【００４７】これ以降、より不良ビット密度の高いビッ
トマップデータの不良解析処理が行われる。すなわち、
不良解析手段１４は、次に不良ビット密度の高いＬＳＩ
チップのビットマップデータを読込み、上述したように
領域指定手段１２によって指定された解析対象領域につ
いて不良解析を行なう（ステップＳ１０７）。この不良
解析を終えた時点で、全てのビットマップデータの解析
が完了していない場合は（ステップＳ１０８）、再び解
析対象領域を分割して（ステップＳ１０３）、上述した
処理を繰り返し、全てのビットマップデータの解析が完
了している場合には全体の処理を終了する。
トマップデータの不良解析処理が行われる。すなわち、
不良解析手段１４は、次に不良ビット密度の高いＬＳＩ
チップのビットマップデータを読込み、上述したように
領域指定手段１２によって指定された解析対象領域につ
いて不良解析を行なう（ステップＳ１０７）。この不良
解析を終えた時点で、全てのビットマップデータの解析
が完了していない場合は（ステップＳ１０８）、再び解
析対象領域を分割して（ステップＳ１０３）、上述した
処理を繰り返し、全てのビットマップデータの解析が完
了している場合には全体の処理を終了する。
【００４８】次に、図１２を参照することにより、本実
施形態の処理をより具体的に説明する。
施形態の処理をより具体的に説明する。
【００４９】ここでは、３つのＬＳＩチップのビットマ
ップデータの不良解析を想定しており、各々のビットマ
ップデータのデータＩＤを１，２，３としている。ま
た、これらのビットマップデータは、試験条件を順次厳
しくした結果生成されたものであり、不良の分布傾向は
同一であるが、不良数は例えば４倍ずつ増加するもので
ある。すなわち、データＩＤ１のビットマップデータの
不良数は４Ｎ、データＩＤ２の不良数は１６Ｎ、データ
ＩＤ３の不良数は６４Ｎである。また、解析対象領域
は、ビットマップデータの全領域に設定されているもの
とする。
ップデータの不良解析を想定しており、各々のビットマ
ップデータのデータＩＤを１，２，３としている。ま
た、これらのビットマップデータは、試験条件を順次厳
しくした結果生成されたものであり、不良の分布傾向は
同一であるが、不良数は例えば４倍ずつ増加するもので
ある。すなわち、データＩＤ１のビットマップデータの
不良数は４Ｎ、データＩＤ２の不良数は１６Ｎ、データ
ＩＤ３の不良数は６４Ｎである。また、解析対象領域
は、ビットマップデータの全領域に設定されているもの
とする。
【００５０】これらの条件の下、まず、不良密度の一番
低いデータＩＤ１のビットマップデータの不良解析がビ
ットマップデータの全領域に亘って行なわれる（図１３
ａ参照）。続いて、分割形状が縦２分割、横２分割の格
子状４分割に設定され（図１３ｂ参照）、データＩＤ１
の解析対象領域が格子状の４つの分割領域Ａ，Ｂ，Ｃ，
Ｄに分割され、各分割領域Ａ，Ｂ，Ｃ，Ｄについて不良
解析が行われる。
低いデータＩＤ１のビットマップデータの不良解析がビ
ットマップデータの全領域に亘って行なわれる（図１３
ａ参照）。続いて、分割形状が縦２分割、横２分割の格
子状４分割に設定され（図１３ｂ参照）、データＩＤ１
の解析対象領域が格子状の４つの分割領域Ａ，Ｂ，Ｃ，
Ｄに分割され、各分割領域Ａ，Ｂ，Ｃ，Ｄについて不良
解析が行われる。
【００５１】この不良解析の結果、分割領域Ｂ，Ｃの不
良分布が同一で、分割領域Ａ，Ｄの不良分布はそれぞれ
異なっていた場合、分割領域Ｂ，Ｃについてはどちらか
一方の領域で不良解析を代表させれば良いので、例えば
分割領域Ｂを代表領域とする。また、分割領域Ａ，Ｄに
ついては、各々が分割領域Ｂ，Ｃとは異なる不良分布な
ので、そのまま代表領域となる。したがって、代表領域
に選定された分割領域Ａ，Ｂ，Ｄが解析対象領域とな
る。
良分布が同一で、分割領域Ａ，Ｄの不良分布はそれぞれ
異なっていた場合、分割領域Ｂ，Ｃについてはどちらか
一方の領域で不良解析を代表させれば良いので、例えば
分割領域Ｂを代表領域とする。また、分割領域Ａ，Ｄに
ついては、各々が分割領域Ｂ，Ｃとは異なる不良分布な
ので、そのまま代表領域となる。したがって、代表領域
に選定された分割領域Ａ，Ｂ，Ｄが解析対象領域とな
る。
【００５２】次に、データＩＤ２のビットマップデータ
を読込み、上述したように解析対象に選定された領域
Ａ，Ｂ，Ｄについて不良解析を行なう（図１２ｃ参
照）。上記解析が終了した時点で、まだ未解析のデータ
ＩＤ３のビットマップデータがあるので引き続いて処理
を続行し、データＩＤ２の分割領域Ａ、Ｂ、Ｄについて
再分割を行なう。ここで、分割領域をＥ〜Ｐとし、各分
割領域Ｅ〜Ｐについて不良解析を行なう（図１３ｄ参
照）。
を読込み、上述したように解析対象に選定された領域
Ａ，Ｂ，Ｄについて不良解析を行なう（図１２ｃ参
照）。上記解析が終了した時点で、まだ未解析のデータ
ＩＤ３のビットマップデータがあるので引き続いて処理
を続行し、データＩＤ２の分割領域Ａ、Ｂ、Ｄについて
再分割を行なう。ここで、分割領域をＥ〜Ｐとし、各分
割領域Ｅ〜Ｐについて不良解析を行なう（図１３ｄ参
照）。
【００５３】この結果、分割領域Ｅ〜Ｈの不良分布が同
一、分割領域Ｉと分割領域Ｋの分布が同一、分割領域Ｊ
と分割領域Ｌの分布が同一、分割領域Ｍ〜Ｐの不良分布
は各々に異なっていた場合、分割領域Ｅ〜Ｈについては
何れか一つの領域で不良解析を代表させれば良く、例え
ば分割領域Ｅを代表領域とする。分割領域Ｉと分割領域
Ｋについてもどちらか一方の領域で代表させれば良く、
分割例えば領域Ｉを代表領域とすることができる。
一、分割領域Ｉと分割領域Ｋの分布が同一、分割領域Ｊ
と分割領域Ｌの分布が同一、分割領域Ｍ〜Ｐの不良分布
は各々に異なっていた場合、分割領域Ｅ〜Ｈについては
何れか一つの領域で不良解析を代表させれば良く、例え
ば分割領域Ｅを代表領域とする。分割領域Ｉと分割領域
Ｋについてもどちらか一方の領域で代表させれば良く、
分割例えば領域Ｉを代表領域とすることができる。
【００５４】また、分割領域Ｊと分割領域Ｌについても
どちらか一方の領域で代表させればよく、例えば分割領
域Ｊを代表領域とする。さらに、分割領域Ｍ〜Ｐについ
ては、各々に不良分布が異なるので、そのまま代表領域
となる。したがって、データＩＤ２のビットマップデー
タについては、分割領域Ｅ，Ｉ，Ｊ，Ｍ，Ｎ，Ｏ，Ｐを
解析対象領域に設定する。
どちらか一方の領域で代表させればよく、例えば分割領
域Ｊを代表領域とする。さらに、分割領域Ｍ〜Ｐについ
ては、各々に不良分布が異なるので、そのまま代表領域
となる。したがって、データＩＤ２のビットマップデー
タについては、分割領域Ｅ，Ｉ，Ｊ，Ｍ，Ｎ，Ｏ，Ｐを
解析対象領域に設定する。
【００５５】続いて、データＩＤ３のビットマップデー
タの解析対象領域を求めるために、データＩＤ３のビッ
トマップデータが読込まれ、上記のように選択された分
割領域Ｅ，Ｉ，Ｊ，Ｍ，Ｎ，Ｏ，Ｐについて不良解析を
行なう（図１３ｅ参照）。なお、以降の処理は、上述し
た場合と同様なので、説明を省略する。そして、このよ
うにして、全てのビットマップデータの不良解析が完了
すると、全体の処理が終了される。
タの解析対象領域を求めるために、データＩＤ３のビッ
トマップデータが読込まれ、上記のように選択された分
割領域Ｅ，Ｉ，Ｊ，Ｍ，Ｎ，Ｏ，Ｐについて不良解析を
行なう（図１３ｅ参照）。なお、以降の処理は、上述し
た場合と同様なので、説明を省略する。そして、このよ
うにして、全てのビットマップデータの不良解析が完了
すると、全体の処理が終了される。
【００５６】本実施形態のように、領域分割に加えて不
良ビットの分布状態に基づいて解析対象領域の選別を行
なうことにより、複数のビットマップデータの不良解析
を行う場合のトータル的な解析時間を短縮することがで
きる。例えば、データＩＤ３のビットマップデータにお
いて、領域分割により１６倍（＝分割数）、さらに領域
選別によって、１６／７倍の解析時間の短縮を実現する
ことができる。データＩＤ３の解析を領域分割をしない
場合の解析時間Ｔaは下式（４）によって表されるのに
対して、図１３ｅの場合の解析時間Ｔbは、式（５）の
ように表される
良ビットの分布状態に基づいて解析対象領域の選別を行
なうことにより、複数のビットマップデータの不良解析
を行う場合のトータル的な解析時間を短縮することがで
きる。例えば、データＩＤ３のビットマップデータにお
いて、領域分割により１６倍（＝分割数）、さらに領域
選別によって、１６／７倍の解析時間の短縮を実現する
ことができる。データＩＤ３の解析を領域分割をしない
場合の解析時間Ｔaは下式（４）によって表されるのに
対して、図１３ｅの場合の解析時間Ｔbは、式（５）の
ように表される
【００５７】 Ｔa＝Ｃ・６４Ｎ（６４Ｎ−１）／２ ＝３２Ｃ・Ｎ（６４Ｎ−１） （４） Ｔb＝７・Ｃ・４Ｎ（４Ｎ−１）／２ ＝１４Ｃ・Ｎ（４Ｎ−１） （５） 例えば、不良分布の傾向が全ての分割領域について同一
だった場合には、代表領域は分割領域Ｅだけとなるの
で、１６ｘ１６＝２５６倍の解析時間短縮が実現でき
る。
だった場合には、代表領域は分割領域Ｅだけとなるの
で、１６ｘ１６＝２５６倍の解析時間短縮が実現でき
る。
【００５８】
【発明の効果】以上説明したように、本発明に係わるＬ
ＳＩ不良解析装置及び方法は、以下のような効果を奏す
る。 （１）特定の分割領域に限定して不良解析処理を行なう
ため、解析対象の不良数を減らすことができ、解析処理
に要する時間を短縮することができる。全不良ビットに
ついて解析する場合でも、領域を分割して各分割領域毎
に不良解析を行なうことで、遠く離れた不良ビットにつ
いては解析対象から除外することができ、解析処理に要
する時間を短縮することができる。 （２）また、領域分割は不良ビットの密度に応じて動的
に行われるので、解析するデータが増えたとしても、そ
れに応じて最適な領域分割を行なうことにより柔軟に対
応することが可能であり、解析処理時間の増大を抑制す
ることができる。
ＳＩ不良解析装置及び方法は、以下のような効果を奏す
る。 （１）特定の分割領域に限定して不良解析処理を行なう
ため、解析対象の不良数を減らすことができ、解析処理
に要する時間を短縮することができる。全不良ビットに
ついて解析する場合でも、領域を分割して各分割領域毎
に不良解析を行なうことで、遠く離れた不良ビットにつ
いては解析対象から除外することができ、解析処理に要
する時間を短縮することができる。 （２）また、領域分割は不良ビットの密度に応じて動的
に行われるので、解析するデータが増えたとしても、そ
れに応じて最適な領域分割を行なうことにより柔軟に対
応することが可能であり、解析処理時間の増大を抑制す
ることができる。
【図１】 本発明の第１実施形態の機能構成を示すブロ
ック図である。
ック図である。
【図２】 本発明の第１実施形態における解析対象領域
の指定方法を説明する説明図である。
の指定方法を説明する説明図である。
【図３】 本発明の第２実施形態の機能構成を示すブロ
ック図である。
ック図である。
【図４】 本発明の第２実施形態における解析対象領域
の分割方法を説明する説明図である。
の分割方法を説明する説明図である。
【図５】 本発明の第２実施形態の効果を説明する説明
図である。
図である。
【図６】 本発明の第３実施形態の機能構成を示すブロ
ック図である。
ック図である。
【図７】 本発明の第３実施形態の動作を示すフローチ
ャートである。
ャートである。
【図８】 本発明の第３実施形態における解析対象領域
の分割方法を説明する第１の説明図である。
の分割方法を説明する第１の説明図である。
【図９】 本発明の第３実施形態における解析対象領域
の分割方法を説明する第２の説明図である。
の分割方法を説明する第２の説明図である。
【図１０】 本発明の第４実施形態の機能構成を示すブ
ロック図である。
ロック図である。
【図１１】 本発明の第４実施形態の動作を示すフロー
チャートである。
チャートである。
【図１２】 本発明の第４実施形態における解析対象領
域の分割方法を説明する説明図である。
域の分割方法を説明する説明図である。
１１……試験手段 １２……領域指定手段 １３……領域内判定手段 １４……不良解析手段 ２１……領域分割手段 ４１……不良数しきい値設定手段 ４２……分割形状設定手段 ４３……不良数カウント手段 ４４……領域再分割手段 ５１……分割形状設定手段 ５２……領域再分割手段 ５４……不良分布比較手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/319 G06F 11/22 H01L 21/66
Claims (4)
- 【請求項１】 ＬＳＩチップを試験して得られた不良個
所の不良数の最大値を不良数しきい値として設定する不
良数しきい値設定手段（４１）と、 ＬＳＩチップの試験結果を分割する際の分割形状を設定
する分割形状設定手段（４２）と、 ＬＳＩチップの試験結果について解析対象領域を指定す
る領域指定手段（１２）と、 前記解析対象領域内に不良個所があるか否かを判定する
領域内判定手段（１３）と、 前記解析対象領域内の不良数をカウントする不良数カウ
ント手段（４３）と、 該不良数カウント手段（４３）による不良数が前記不良
数しきい値を越えている場合には、前記分割形状に基づ
いてＬＳＩチップを複数の分割領域に分割する領域再分
割手段（４４）と、 前記解析対象領域内にある不良個所について不良解析を
行なう不良解析手段（１４）とを具備し、 不良個所の不良数が不良数しきい値を越えないようにＬ
ＳＩチップの試験結果を複数の分割領域に分割し、各分
割領域について不良解析を行なうことを特徴とするＬＳ
Ｉ不良解析装置。 - 【請求項２】 不良箇所の分布傾向が同一な複数のＬＳ
Ｉチップの不良を解析するＬＳＩ不良解析装置であっ
て、 ＬＳＩチップの試験結果について不良解析対象領域に指
定する領域指定手段（１２）と、 前記不良解析対象領域を不良解析する不良解析手段（１
４）と、 不良個所の分布に基づいてＬＳＩチップの試験結果を分
割する際の分割形状を設定する分割形状設定手段（５
１）と、 前記分布と分割形状に基づいて周期性の不良個所が含ま
れないようにＬＳＩチップの試験結果を複数の分割領域
に分割する領域再分割手段（５２）と、 各分割領域における不良個所の分布を比較する不良分布
比較手段（５４）とを備え、 あるＬＳＩチップの各分割領域における不良個所の分布
の比較結果に基づいて分布傾向が同一な分割領域がある
場合には、次のＬＳＩチップの不良解析に際して、前記
分布傾向が同一な分割領域のうち何れかを代表させて解
析対象領域とすることを特徴とするＬＳＩ不良解析装
置。 - 【請求項３】 ＬＳＩチップの試験によって得られた不
良個所が所定の不良数しきい値を越えないようにＬＳＩ
チップの試験結果を分割し、各々の分割領域に不良個所
の解析対象領域を指定して不良解析を行なうことを特徴
とするＬＳＩ不良解析方法。 - 【請求項４】 ＬＳＩチップの試験によって得られた不
良箇所の分布傾向が同一な複数のＬＳＩチップの試験結
果の不良を解析する方法であって、 あるＬＳＩチップの試験結果を複数の分割領域に分割
し、該各分割領域について不良個所の解析を行って各分
割領域における不良個所の分布を検出し、 同一の分布を有する分割領域については何れか１つの分
割領域を代表領域に設定し、 次のＬＳＩチップの試験結果について不良解析を行う際
には、前記代表領域と不良個所の分布が異なる分割領域
について不良個所の解析を行うことを特徴とするＬＳＩ
不良解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36555398A JP3259699B2 (ja) | 1998-12-22 | 1998-12-22 | Ｌｓｉ不良解析装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36555398A JP3259699B2 (ja) | 1998-12-22 | 1998-12-22 | Ｌｓｉ不良解析装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000187062A JP2000187062A (ja) | 2000-07-04 |
| JP3259699B2 true JP3259699B2 (ja) | 2002-02-25 |
Family
ID=18484548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36555398A Expired - Fee Related JP3259699B2 (ja) | 1998-12-22 | 1998-12-22 | Ｌｓｉ不良解析装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259699B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3530457B2 (ja) | 2000-04-07 | 2004-05-24 | Ｎｅｃエレクトロニクス株式会社 | メモリｌｓｉ不良解析装置および解析方法 |
-
1998
- 1998-12-22 JP JP36555398A patent/JP3259699B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000187062A (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777901A (en) | Method and system for automated die yield prediction in semiconductor manufacturing | |
| US5539752A (en) | Method and system for automated analysis of semiconductor defect data | |
| US6154714A (en) | Method for using wafer navigation to reduce testing times of integrated circuit wafers | |
| US5475695A (en) | Automatic failure analysis system | |
| US6070108A (en) | Method and apparatus for congestion driven placement | |
| US8621264B2 (en) | Backup line allocation apparatus, memory repairing apparatus, backup line allocation method, memory manufacturing method, and recording medium | |
| US6622102B2 (en) | Method and system for tracking manufacturing data for integrated circuit parts | |
| US20080022167A1 (en) | Real-time optimized testing of semiconductor device | |
| KR0164247B1 (ko) | 인텔리전트 테스트라인 시스템 | |
| US6871168B1 (en) | Failure analysis system of semiconductor memory device | |
| US6467070B2 (en) | Design support apparatus for semiconductor devices | |
| US20070114396A1 (en) | Critical area calculation method and yield calculation method | |
| US6192494B1 (en) | Apparatus and method for analyzing circuit test results and recording medium storing analytical program therefor | |
| CN113488401B (zh) | 一种芯片测试方法及装置 | |
| US6701477B1 (en) | Method for identifying the cause of yield loss in integrated circuit manufacture | |
| JP3259699B2 (ja) | Ｌｓｉ不良解析装置及び方法 | |
| US6553521B1 (en) | Method for efficient analysis semiconductor failures | |
| Ding et al. | Repetitive testing strategies when the testing process is imperfect | |
| KR101542558B1 (ko) | 웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체 | |
| US6647348B2 (en) | Latent defect classification system | |
| JP2003045922A (ja) | デバイス不良解析装置 | |
| JP3530457B2 (ja) | メモリｌｓｉ不良解析装置および解析方法 | |
| CN114358095B (zh) | 一种脉冲信号的筛选方法及相关装置 | |
| Riley | Optical inspection of wafers using large-area defect detection and sampling | |
| JP2005190604A (ja) | 半導体不良解析装置及びそれを用いた不良モード分類方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| LAPS | Cancellation because of no payment of annual fees |