JP2005190604A - 半導体不良解析装置及びそれを用いた不良モード分類方法 - Google Patents

Abstract

【課題】 半導体メモリのＦＢＭデータの不良数が閾値以上の場合に、不良モード判定基準を自動更新し、半導体メモリの不良解析を早める。
【解決手段】 半導体不良解析装置は、半導体メモリのＦＢＭデータが取得され、このデータを記憶する測定データ記憶装置３と、半導体メモリの不良モード判定基準を作成する作成手段、測定データ記憶装置３に記憶されているＦＢＭデータから、不良モードを分類して不良モードの特徴を算出する算出手段、及び不良モード判定基準と特徴量を比較して、特徴量の不良割合が不良モード判定基準の閾値以上の場合に、不良モード判定基準を更新する更新手段を有するＣＰＵ１を備えている。
【選択図】 図１

Description

本発明は、半導体メモリの不良モード判定基準を閾値条件に応じて更新する半導体不良解析装置及びそれを用いた不良モード分類方法に関する。

半導体集積回路、特に半導体メモリにおいては、微細化及び低消費電力化と共に高集積化が進んでいる。ＤＲＡＭ、ＳＲＡＭ等の半導体メモリの不良解析装置として、種々の半導体不良解析装置が提案されている。この種の半導体不良解析装置としては、図６に示すものが知られている（例えば、特許文献１参照。）。図６は、半導体不良解析装置の構成を示すブロック図である。

図６に示すように、この特許文献１に開示された半導体不良解析装置は、ＣＰＵ（中央演算処理装置）１０１、グラフィカルユーザインターフェース１０２、ＦＢＭ（Fail Bit Map）データ記憶装置１０３、及び解析者端末１０４から構成されている。

ＣＰＵ１０１は、不良モード判定システム制御部１１１、不良モード判定部１１２、不良モード知識ベース照合部１１３、不良モード知識ベース１１４、不良モード集計部１１５、不良モード判定結果保存部１１６、及び不良モード判定結果１１７から構成されている。

グラフィカルユーザインターフェース１０２は、ＦＢＭデータを解析者端末１０４に表示したり、解析者端末１０４とＣＰＵ１０１との入出力を管理する。ＦＢＭデータ記憶装置１０３は、半導体メモリの各ビットアドレスの良否を示すＦＢＭデータを格納する。解析者端末１０４は、ディスプレイ装置、キーボード、及びマウス等から構成されている。

次に、半導体メモリの不良解析について図を用いて説明する。図７は、半導体不良解析装置を用いて不良解析を行なう処理手順を示すフローチャートである。

図７に示すように、不良解析を行なう動作ステップでは、まず、半導体製造工程を経た半導体メモリの複数のウェハをオートプローバを用いて自動測定を行ない、ＦＢＭデータを取得する。なお、取得されたＦＢＭデータに対して不良ｂｉｔのチップ内位置、ＦＢＭデータのウェハ内位置を対応させる等のデータ処理を行ない、その情報をＦＢＭデータ記憶装置１０３に格納しておく（ステップＳ１０１）。次に、解析者は解析者端末１０４から不良解析を行なうウェハやチップを指定し、指定したウェハ又はチップのＦＢＭデータ表示の指令を行なう。解析者端末１０４から指令を受けたグラフィカルユーザインターフェース１０２は、ＦＢＭデータ記憶装置１０３にアクセスして指定されたウェハやチップのデータを呼び出し、解析者端末１０４に表示する（ステップＳ１０２）。

続いて、解析者は、解析者端末１０４に表示された各ウェハ、チップのＦＢＭデータに基づいて不良状況を把握した後に不良モードを判定を判定すべきウェハ、チップを選択する。その後、解析者端末１０４からそのウェハ、チップを指定し、指定したウェハ、チップの不良モード判定を指令する。解析者端末１０４から指令を受けたグラフィカルユーザインターフェース１０２は、不良モード判定を行なうＣＰＵ１０１にアクセスする。ここで、指定されたウェハ、チップに関する情報を不良モード判定システム制御部１１１に転送される。

指定されたウェハ、チップに関する情報を受けた不良モード判定システム制御部１１１は、ＦＢＭデータ記憶装置１０３にアクセスし、その指定されたウェハ、チップのＦＢＭデータを読み出す。不良モード判定システム制御部１１１は、読み出されたＦＢＭデータを不良モード判定部１１２に転送する。不良モード判定部１１２は、不良モードの判定を行なうが、その判定は不良モード知識ベース照合部１１３により不良モード知識ベース１１４の情報を参照することにより行なわれる。

不良モードの判定が終了すると、不良モード判定部１１２はその判定結果を不良モード集計部１１５に転送する。不良モード集計部１１５は、受け取った判定結果をウェハやチップ単位で不良モードの集計を行なう。不良モード判定結果保存部１１６は、不良モード判定部１１２による不良モード判定結果と不良モード集計部１１５による不良モード集計結果を不良モード判定結果１１７に記憶する（ステップＳ１０３）。

そして、不良モード判定システム制御部１１１は、不良モード判定結果保存部１１６から不良モード判定結果及び不良モード集計結果をグラフィカルユーザインターフェース１０２に転送する。グラフィカルユーザインターフェース１０２はこれらの結果を解析者端末１０４に表示する（ステップＳ１０４）。

このようにして、半導体不良解析装置は不良モードの判定を自動的に行なうことができ、そして、その不良モードの判定結果はデバイス解析者に渡され不良要因を特定するための指針となる。
特開平１１−２９７７８３号公報（頁９、図１２及び図１３）

上述した半導体不良解析装置においては、近年、半導体集積回路の微細化と共に、高集積化、高機能化が進み半導体集積回路の不良原因が多岐にわたり、しかも製造装置及びプロセスの管理要求幅が厳しくなるにつれて、種々の不良原因に対応した適切な不良モード情報を提供できないという問題点がある。

本発明は、上記問題に鑑みてなされたもので、その目的とするところは、ＦＢＭデータから数学的な特徴を抽出し、その特徴を有する不良数が閾値以上の場合に不良モード判定基準を更新して、適切な不良モード情報を速やかに伝達する半導体不良解析装置及びそれを用いた不良モード分類方法を提供することにある。

上記目的を達成するために、本発明の一態様の半導体不良解析装置は、半導体メモリのＦＢＭデータを入力し、不良モード判定基準に基づいて不良ビット発生形状毎に不良モードを分類する半導体不良解析装置であって、前記半導体メモリのＦＢＭデータを取得する取得手段と、前記半導体メモリの不良モード判定基準を作成する作成手段と、前記取得手段のＦＢＭデータから、不良モードを分類し、不良モードの特徴を算出する算出手段と、前記不良モード判定基準と前記特徴量を比較し、前記特徴量の不良割合が前記不良モード判定基準の閾値以上の場合には、前記不良モード判定基準を更新する更新手段とを具備することを特徴とする。

更に、上記目的を達成するために、本発明の一態様の半導体不良解析装置を用いた不良解析方法は、前記半導体メモリのＦＢＭデータを取得する取得手段と、前記半導体メモリの不良モード判定基準を作成する作成手段と、前記取得手段のＦＢＭデータから、不良モードを分類し、不良モードの特徴を算出する算出手段と、前記不良モード判定基準と前記特徴量を比較し、前記特徴量の不良割合が前記不良モード判定基準の閾値以上の場合には、前記不良モード判定基準を更新する更新手段とを有する半導体不良解析装置を用いた不良モード分類方法であって、前記ＦＢＭデータから不良モードの特徴量を算出するステップと、前記不良モード判定基準と前記特徴量を比較するステップと、前記特徴量の不良割合が前記不良モード判定基準の閾値以上の場合に前記不良モード判定基準を更新するステップと、前記更新手段によって更新された情報を記憶装置に記憶されている通知先に通知するステップとを具備することを特徴とする。

本発明によれば、ＦＢＭデータから数学的な特徴を抽出し、その特徴を有する不良数が閾値以上の場合に不良モード判定基準を更新して、適切な不良モード情報を速やかに伝達する半導体不良解析装置及びそれを用いた不良モード分類方法を提供することができる。また、未知の不良の特徴を自動抽出することで、不良をモデル化する時間を大幅に短縮でき、デバイス開発初期の歩留急峻立ち上げが可能となる。

以下本発明の実施例について図面を参照しながら説明する。

まず、本発明の実施例１に係る半導体不良解析装置について、図面を参照して説明する。図１は半導体不良解析装置の構成を示すブロック図である。

図１に示すように、半導体不良解析装置は、ＣＰＵ１、グラフィカルユーザインターフェース２、測定データ記憶装置３、解析者端末４、メモリテスタ５、チップ・ブロック構成記憶装置３０、判定領域記憶装置３１、不良モード判定基準記憶装置３２、不良モード判定結果記憶装置３３、特徴量最適化閾値記憶装置３４、特徴量最適化情報記憶装置３５、設計・マスクバージョン記憶装置３６、プロセス条件記憶装置３７、ディフェクトデータ記憶装置３８、及び特徴量更新情報通知先記憶装置３９から構成されている。

ＣＰＵ１は、不良モード判定システム制御部１１、不良モード判定部１２、不良モード判定基準照合部１３、不良モード集計部１５、不良モード判定結果保存部１６、特徴量最適化実施判断部１７、特徴量再計算部１８、特徴量更新部１９、及び特徴量更新情報通知部２０から構成されている。

チップ・ブロック構成記憶装置３０は、ＦＢＭのチップ、ブロックの構成情報を定義する。判定領域記憶装置は３１は、不良モード判定時に一括して取り扱う領域情報を定義する。不良モード判定基準記憶装置３２は、不良モードを分類する判定基準である特徴量を定義する。不良モード判定結果記憶装置３３は、不良モード判定結果情報を記憶する。特徴量最適化閾値記憶装置３４は、特徴量の最適化実施有無を判断する閾値を記憶する。特徴量最適化情報記憶装置３５は、半導体設計・デバイス・プロセスの知識が無くとも調整可能で、数学的な特徴量を最適化する項目及び更新条件を記憶する。設計・マスクバージョン記憶装置３６は、設計・マスクの製品名称及びシリーズ名を記憶する。プロセス条件記憶装置３７は、製品に用いられる種々のプロセス条件を記憶する。ディフェクトデータ記憶装置３８は、欠陥検査装置を用いて取得されたウェハ表面の欠陥のサイズ、座標、分布等のディフェクトデータを記憶する。特徴量更新情報通知先記憶装置３９は、特徴量再計算結果の通知先であるメールアドレス、データベース等の情報を記憶する。

グラフィカルユーザインターフェース２は、ＦＢＭデータを解析者端末４に表示したり、解析者端末４とＣＰＵ１との入出力を管理する。測定データ記憶装置３は、半導体メモリの各ビットアドレスの良否を示すＦＢＭデータを記憶する。解析者端末４は、ディスプレイ装置、キーボード、及びマウス等から構成されている。メモリテスタ５は、半導体製造工程を経た半導体メモリの複数のウェハや組み立て工程を経た半導体メモリを自動測定する。

次に、半導体不良解析装置用いた不良モード分類方法について説明する。図２は、不良モード分類を行なう処理手順を示すフローチャート、図３は特徴量最適化閾値の一例を示す図、図４は特徴量最適化項目・更新条件の一例を示す図、図５は不良モード情報の一例を示す図である。

図２に示すように、不良モード分類を行なう動作ステップでは、まず、半導体製造工程を経た１６ＭＳＲＡＭの複数のウェハをメモリテスタ５を用いて自動測定を行ない、ＦＢＭデータを取得する（ステップＳ１）。次に、 取得されたＦＢＭデータに対して不良ｂｉｔのチップ内位置、ＦＢＭデータのウェハ内位置を対応させる等のデータ処理を行ない、この情報をＦＢＭデータ記憶装置３に記憶し、 ＣＰＵ１にＦＢＭデータを入力する（ステップＳ２）。

続いて、解析者は解析者端末４から不良解析を行なうウェハやチップを指定し、指定したウェハ又はチップのＦＢＭデータ表示の指令を行なう。解析者端末４から指令を受けたグラフィカルユーザインターフェース２は、測定データ記憶装置３にアクセスして指定されたウェハやチップのデータを呼び出し、解析者端末４に表示する。解析者は、解析者端末４に表示された各ウェハ、チップのＦＢＭデータに基づいて不良状況を把握した後に不良モードを判定を判定すべきウェハ、チップを選択する。

その後、解析者端末４からそのウェハ、チップを指定し、指定したウェハ、チップの不良モード判定を指令する。解析者端末４から指令を受けたグラフィカルユーザインターフェース２は、不良モード判定を行なうＣＰＵ１にアクセスする。ここで、指定されたウェハ、チップに関する情報を不良モード判定システム制御部１１に転送される。

指定されたウェハ、チップに関する情報を受けた不良モード判定システム制御部１１は、測定データ記憶装置３にアクセスし、その指定されたウェハ、チップのＦＢＭデータを読み出す。不良モード判定システム制御部１１は、読み出されたＦＢＭデータを不良モード判定部１２に転送する。

不良モード判定部１２は、不良モード判定基準照合部１３を介して、チップ・ブロック構成記憶装置３０、判定領域記憶装置３１、及び不良モード判定基準記憶装置３２から判定に必要な情報を読みこむ。また、ＦＢＭデータを計算機処理を行ない、その特徴量を計算する（ステップＳ３）。

そして、半導体メモリのチップやウェハの判定対象領域を移動する（ステップＳ４）。次に、未判定の領域と未判定の特徴量が無くなるまでこの動作を繰り返して、基本不良パターンの判定を行なう（ステップＳ５）。続いて、未判定の領域の有無の確認を行なう（ステップＳ６）。未判定の領域がある場合には、ステップＳ４に戻り、判定対象領域の移動を行なう。そして、未処理の特徴量の有無の確認を行なう（ステップＳ７）。未処理の特徴量がある場合には、ステップＳ４に戻り、判定対象領域の移動を行なう。

次に、基本不良パターンを組み合わせて判定する組み合わせ不良パターンを判定する（ステップＳ８）。続いて、判定結果の集計を行なう。ここで、判定したウェハでは、パーシャルカラム不良が多発し、不良全体の２７％をしめ、且つウェハ歩留も６６％と低歩留であった（ステップＳ９）。

そして、不良モード判定基準最適化処理後の特徴量最適化閾値記憶装置３４に記憶された情報を特徴量最適化実施判断部１７が読み出す。ここで、不良モード判定基準である特徴量最適化の一例では、不良モード判定基準としてパーシャルカラム不良は、カラム方向に連続して不良発生し、そのＦａｉｌ Ｂｉｔ数がカラム全体の１０から１００％をしめると定義された情報が特徴量最適化閾値記憶装置３４に記憶されている。また、図３に示すように、最適化閾値に用いる閾値条件は、ビット不良、カラム不良、ロウ不良、ブロック不良、及び十字不良について特徴量最適化閾値記憶装置３４に情報として記憶されている。そして、図４に示すように、特徴量を最適化する項目及び更新条件が特徴量最適化閾値記憶装置３４に情報として記憶されている（ステップＳ１０）。

次に、集計結果と特徴量最適化閾値情報を特徴量最適化実施判断部１７で比較する（ステップＳ１１）。続いて、特徴量最適化閾値を超えているかの判断を行なう（ステップＳ１２）。特徴量最適化閾値を超えている場合には、次のステップに進む。

ここでは、パーシャルカラム不良が不良全体の２７％をしめ最適化閾値を超えているので、特徴量最適化実施判断部１７はパーシャルカラム不良モード、集計したウェハの製品情報、不良モード判定基準により判定されたウェハの不良モード判定結果を特徴量再計算部１８に送信する。特徴量再計算部１８は、特徴量最適化実施判断部１７から送信された不良モード判定結果を検索し、パーシャルカラム不良モードに対応する不良アドレス情報を収集し、一時ファイルメモリに書き込む。また、ウェハのＦＢＭデータを不良モード判定システム制御部１１を介して、パーシャルカラム不良の発生しているアドレスを対象に図４に示す特徴量最適化項目に関する情報を収集及び集計し、特徴量の再計算を行なう（ステップＳ１３）。

そして、特徴量の再計算結果が更新条件を満たしているかの判断を行なう。ここで、図５に示すように、チップ左密の部分で不良多発しているチップ内ｂｉｔ不良分布Ｂ７では、全パーシャルカラムの２０％以上で不良が発生し図４に示す特徴量最適化条件を満たしている。更に、不良モード判定基準に基づいて、Ｆａｉｌ Ｂｉｔ密度分布に関して図３に示す最適化閾値に用いる閾値条件に、このチップ左密不良が含まれているのかを比較する（ステップＳ１４）。

特徴量更新部１９は、不良モード判定基準に新規特徴量を追加し、新たに不良モードを割り付ける。この新規不良モード判定基準と新規不良モードを不良モード判定基準照合部１３を介して、不良モード判定基準記憶装置３２に登録する（ステップＳ１５）。次に、特徴量更新情報通知部２０は、速やかに特徴量更新情報通知先記憶記憶装置３９に記憶されている製品開発、半導体不良解析、及び歩留向上業務等を担当している担当者のメールアドレス、製品開発、半導体不良解析、及び歩留向上業務等が掲載されているデータベース等へ特徴量更新に関する情報を通知する（ステップＳ１６）。続いて、新特徴量を使用して再判定を行ない、その結果を不良モード判定結果記憶装置３３に書き込む（ステップＳ１７）。

ここでは、パーシャルカラム不良について不良モードの抽出を行なっているが、ビット不良、ロウ不良等の不良が多発した場合には、同様に数学的な特徴を自動抽出して不良モード判定基準を更新し、新たな不良モードを割り付けて不良モード分類の細分化をしてもよい。更に、不良モードの特徴が複数の設計・マスクバージョン間で共通の場合に、不良モード判定基準を更新し,新たな不良モードを割り付けて不良モード分類を細分化するのは有効である。

上述したように、本実施例の半導体不良解析装置では、所定のＦＢＭデータの不良モード判定基準に従って、同一不良モードと分類された不良を、ＦＢＭデータから数値情報及び図形情報と言った数学的な特徴を自動抽出して、この数学的な特徴を持つ不良数が閾値以上の場合には、不良モード判定基準を更新している。そして、この情報を速やかに製品開発、半導体不良解析、及び歩留向上業務等を担当している担当者に伝達している。

従って、未知の不良の特徴が自動抽出され、適切な不良モード情報が随時提供されるので、不良をモデル化するまでの時間を従来の２週間から３０分以内に大幅に低減でき、且つ、半導体メモリの不良発生原因の特定を早めることができ、デバイス開発初期を含め半導体メモリの歩留向上対策を迅速に行なうことができる。

本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。

例えば、本実施例では、ＳＲＡＭの不良モード分類について説明しているが、ＤＲＡＭ、ＥＥＰＲＯＭ、及び誘電体メモリ等の単体メモリばかりでなくメモリを内部に備えるＳＯＣ（System On Silicon）等のメモリ・ロジック混載デバイスのメモリ部での不良モード分類にも適用できる。

更に、ＱＣデータ、テスタで測定したダイソータ特性値、及びＴＥＧ（Test Element Group）測定値から、その数学的特徴を抽出して不良分類及び不良解析する場合にも適用できる。

本発明の実施例１に係る半導体不良解析装置の構成を示すブロック図。 本発明の実施例１に係る不良モード分類を行なう処理手順を示すフロ−チャート。 本発明の実施例１に係る特徴量最適化閾値の一例を示す図。 本発明の実施例１に係る特徴量最適化項目・更新条件の一例を示す図。 本発明の実施例１に係る不良モード情報の一例を示す図。 従来の半導体不良解析装置の構成を示すブロック図。 従来の不良解析を行なう処理手順を示すフロ−チャート。

符号の説明

１、１０１ ＣＰＵ
２、１０２ グラフィカルユーザインターフェース
３ 測定データ記憶装置
４、１０４ 解析者端末
１１、１１１ 不良モード判定システム制御部
１２、１１２ 不良モード判定部
１３ 不良モード判定基準照合部
１５、１１５ 不良モード集計部
１６、１１６ 不良モード判定結果保存部
１７ 特徴量最適化実施判断部
１８ 特徴量再計算部
１９ 特徴量更新部
２０ 特徴量更新情報通知部
３０ チップ・ブロック構成記憶部
３１ 判定領域記憶装置
３２ 不良モード判定基準記憶装置
３３ 不良モード判定結果記憶装置
３４ 特徴量最適化閾値記憶装置
３５ 特徴量最適化情報記憶装置
３６ 設計・マスクバージョン記憶装置
３７ プロセス条件記憶装置
３８ ディフェクトデータ記憶装置
３９ 特徴量更新情報通知先記憶装置
１０３ ＦＢＭデータ記憶装置
１１３ 不良モード知識ベース照合部
１１４ 不良モード知識ベース
１１７ 不良モード判定結果
Ｂ１〜９ チップ内ｂｉｔ不良分布

Claims (5)

1. 半導体メモリのＦＢＭデータを入力し、不良モード判定基準に基づいて不良ビット発生形状毎に不良モードを分類する半導体不良解析装置であって、
   前記半導体メモリのＦＢＭデータを取得する取得手段と、
   前記半導体メモリの不良モード判定基準を作成する作成手段と、
   前記取得手段のＦＢＭデータから、不良モードを分類し、不良モードの特徴を算出する算出手段と、
   前記不良モード判定基準と前記特徴量を比較し、前記特徴量の不良割合が前記不良モード判定基準の閾値以上の場合には、前記不良モード判定基準を更新する更新手段と、
   を具備することを特徴とする半導体不良解析装置。
2. 前記算出手段は、同一不良モードと分類された不良を対象に前記ＦＢＭデータの数値情報及び図形情報から数学的特徴を抽出し、前記更新手段は、前記特徴をもつ不良割合が前記不良モード判定基準の閾値以上の場合に、前記不良モード判定基準を更新し、新たな不良モードを割り付けて前記不良モードを細分化することを特徴とする請求項１に記載の半導体不良解析装置。
3. 前記不良モード判定基準に基づいて、前記不良ビット発生形状毎に不良分類及び集計し、前記算出手段は、同一不良モードと分類された不良を不良ビットパターンの周期性の検索及び特徴の抽出を行ない、前記更新手段は、前記特徴をもつ不良割合が前記不良モード判定基準の閾値以上の場合に、前記不良モード判定基準を更新し、新たな不良モードを割り付けて前記不良モードを細分化することを特徴とする請求項２に記載の半導体不良解析装置。
4. 前記不良モード判定基準に基づいて、前記不良ビット発生形状毎に不良分類及び集計し、前記算出手段は、同一不良モードと分類された不良を不良アドレスの共通性の検索及び特徴の抽出を行ない、前記更新手段は、前記特徴をもつ不良割合が前記不良モード判定基準の閾値以上で、且つ前記特徴が複数の設計・マスクバージョン間で共通の場合に、前記不良モード判定基準を更新し、新たな不良モードを割り付けて前記不良モードを細分化することを特徴とする請求項３に記載の半導体不良解析装置。
5. 前記半導体メモリのＦＢＭデータを取得する取得手段と、前記半導体メモリの不良モード判定基準を作成する作成手段と、前記取得手段のＦＢＭデータから、不良モードを分類し、不良モードの特徴を算出する算出手段と、前記不良モード判定基準と前記特徴量を比較し、前記特徴量の不良割合が前記不良モード判定基準の閾値以上の場合には、前記不良モード判定基準を更新する更新手段とを有する半導体不良解析装置を用いた不良モード分類方法であって、
   前記ＦＢＭデータから不良モードの特徴量を算出するステップと、
   前記不良モード判定基準と前記特徴量を比較するステップと、
   前記特徴量の不良割合が前記不良モード判定基準の閾値以上の場合に前記不良モード判定基準を更新するステップと、
   前記更新手段によって更新された情報を記憶装置に記憶されている通知先に通知するステップと、
   を具備することを特徴とする半導体不良解析装置を用いた不良モード分類方法。

Images