JP2019161088A - 不良解析装置および不良解析方法 - Google Patents

Abstract

【課題】不良モードの分類精度を向上させる不良解析装置を提供する。【解決手段】実施形態によれば、テストコードパターンラベル生成部は、不良モードが特定されなかった未知のテストコードについて、未知コード分布情報を生成し、未知コード分布情報にラベル付けできるか判定する。マッチング・集計部は、未知コード分布情報にラベル付けできる場合に、未知コード分布情報が既知コード分布情報と一致するかを判定する。最低条件マッチ処理部は、未知コードが一致する既知コードの分類最低条件を満たすかを判定する。ＥＦＡ提示部は、未知コード分布情報が既知コード分布情報と一致し、かつ未知コードが既知コードの分類最低条件を満たす場合に、既知コードに対応する不良モードを想定したＥＦＡ測定の内容を提示する。【選択図】図１

Description

本発明の実施形態は、不良解析装置および不良解析方法に関する。

半導体メモリの不良解析では、半導体メモリの各テストの合否を組合せたテストコードと、ビット線／ワード線エラーステータスと、から不良モードの分類を行う。解析対象の半導体メモリが３次元構造を有するようになり、従来の不良解析では、不良モードの分類を行うことができない未分類のテストコードが増加している。

特開２０１１−１８７８３６号公報

本発明の一つの実施形態は、不良モードの分類精度を向上させる不良解析装置および不良解析方法を提供することを目的とする。

本発明の一つの実施形態によれば、測定結果処理部と、テストコードパターンラベル生成部と、マッチング・集計部と、最低条件マッチ処理部と、ＥＦＡ提示部と、を備える不良解析装置が提供される。前記測定結果処理部は、メモリセルが３次元的に配置された半導体メモリを含むチップが複数配置されたウェハの前記チップ内の前記チップよりも小さい領域の単位ごとに、複数種類の異なる電気テストを実施して得られるテストコードと、既知の不良モードに対応付けられる前記電気テストの合否状況を示す既知コードと、を比較し、前記テストコードに対応する不良モードを特定する。前記テストコードパターンラベル生成部は、前記不良モードが特定されなかった未知のテストコード（以下、未知コードという）について、ウェハ内およびチップ内３次元分布を含む未知コード分布情報を生成し、前記未知コード分布情報にラベル付けできるか判定する。前記マッチング・集計部は、前記未知コード分布情報にラベル付けできる場合に、前記未知コード分布情報が、前記既知コードについてのウェハ内およびチップ内３次元分布を含む既知コード分布情報と一致するかを判定する。前記最低条件マッチ処理部は、前記未知コードが一致する前記既知コードの分類最低条件を満たすかを判定する。前記ＥＦＡ提示部は、前記未知コード分布情報が前記既知コード分布情報と一致し、かつ前記未知コードが前記既知コードの前記分類最低条件を満たす場合に、前記既知コードに対応する前記不良モードを想定したＥＦＡ測定の内容を提示する。

図１は、実施形態による不良解析装置を有する不良解析システムの機能構成の一例を模式的に示すブロック図である。 図２は、ウェハで行われる電気テストの単位の一例を示す図である。 図３は、不良モード特定情報の一例を示す図である。 図４は、既知コードパターンラベル情報の一例を示す図である。 図５は、テストコードパターンラベル情報の一例を示す図である。 図６は、組み合わせテストコードパターンラベルの生成の概要を示す図である。 図７は、組み合わせテストコードパターンラベル情報の一例を示す図である。 図８は、分類最低条件情報の一例を示す図である。 図９は、ＥＦＡシーケンス情報の一例を示す図である。 図１０−１は、実施形態による不良解析方法の手順の一例を示すフローチャートである（その１）。 図１０−２は、実施形態による不良解析方法の手順の一例を示すフローチャートである（その２）。 図１１は、不良解析装置のハードウェア構成の一例を示すブロック図である。

以下に添付図面を参照して、実施形態にかかる不良解析装置および不良解析方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

図１は、実施形態による不良解析装置を有する不良解析システムの機能構成の一例を模式的に示すブロック図である。不良解析システム１は、テスタ１０と、不良解析装置２０と、ＥＦＡ（Electric Failure Analysis）測定装置５０と、を備える。

テスタ１０は、半導体メモリの電気テストを行う測定装置である。図２は、ウェハで行われる電気テストの単位の一例を示す図であり、図２（ａ）はウェハを示す図であり、図２（ｂ）はチップを示す図である。図２（ａ）に示されるように、ウェハ１００には、ウェハ１００よりも小さいサイズを有する複数の矩形状のチップ１１０が設けられる。チップ１１０は、たとえばメモリチップであり、メモリ、およびメモリを駆動する回路などが集積されたものである。

図２（ｂ）に示されるように、チップ１１０には、チップ１１０よりも小さいサイズを有する複数のブロック１１１が２次元的に配列される。半導体メモリがＮＡＮＤ型フラッシュメモリの場合には、ブロック１１１は消去単位である。ブロック１１１には複数のメモリセルが含まれている。チップ１１０内に、互いに直交するＸ軸およびＹ軸を設定すると、Ｙ方向に配列されるブロック１１１間を接続するようにビット線１１４が設けられ、Ｘ方向にワード線１１５が設けられる。ビット線１１４を所定の本数束ねたものがカラム（Column：以下、ＣＬという）１１２である。ＣＬ１１２はＸ軸方向に互いに並行に配置される。

テスタ１０では、各チップ１１０のＣＬ１１２およびブロック１１１について電気テストを行う。また、３次元構造のＮＡＮＤ型フラッシュメモリを有する半導体メモリの場合でも同様の電気テストが行われる。ＣＬ１１２およびブロック１１１の電気テストは、半導体メモリが正常に動作するかを確認するものであり、不良が存在する場合の原因を特定することができるように複数のテストが用意される。テスタ１０は、測定結果をテストコードとして、不良解析装置２０に出力する。

不良解析装置２０は、テスタ１０から取得したテストコードについて分析を行い、既知の不良モードへの分類または新たな不良モードの登録を行うためのＥＦＡの内容およびＥＦＡの対象となるサンプルの提示を行う。既知の不良モードへの分類または新たな不良モードの登録を行うことができなかったテストコードについては、未知コードとして保存する。詳細については、後述する。

ＥＦＡ測定装置５０は、不良解析装置２０で提示されたＥＦＡの内容にしたがって、不良解析装置２０で提示されたサンプルについてＥＦＡ測定を行う。ＥＦＡ測定装置５０は、ＥＦＡの測定結果を不良解析装置２０へと出力する。

不良解析装置２０は、測定結果処理部２１と、不良モード特定情報記憶部２２と、テストコード記憶部２３と、既知コードパターンラベル生成部２４と、既知コードパターンラベル記憶部２５と、テストコードパターンラベル生成部２６と、テストコードパターンラベル記憶部２７と、組み合わせテストコードパターンラベル生成部２８と、組み合わせテストコードパターンラベル記憶部２９と、スペック情報記憶部３０と、マッチング・集計部３１と、分類最低条件情報記憶部３２と、最低条件マッチ処理部３３と、生産管理情報記憶部３４と、ロットフラグ処理部３５と、ＥＦＡシーケンス情報記憶部３６と、ＥＦＡ提示部３７と、ＧＵＩ部３８と、を備える。

測定結果処理部２１は、テスタ１０から取得したテストコードと、ビット線／ワード線エラーステータスと、から不良モード分類を行い、不良モード分類ができなかったブロック単位またはＣＬ単位の未知コードをウェハ全体のテストコードと共にテストコード記憶部２３に保存する。具体的には、測定結果処理部２１は、取得したテストコード中のテストの合否情報を有するブロック単位またはＣＬ単位のテストコードについて、不良モード特定情報記憶部２２中の不良モード特定情報を参照して、不良モードを特定する。測定結果処理部２１は、測定結果のうち、不良モードが特定されなかったブロック単位またはＣＬ単位のテストコードを未知コードとしてテストコード記憶部２３に記憶する。ビット線／ワード線エラーステータスは、たとえば隣接するビット線で同じテストが連続してフェイルとなる場合に付されるエラーステータスであり、不良の連続性を示すものである。

不良モード特定情報記憶部２２は、不良モード特定情報を記憶する。不良モード特定情報は、測定結果から不良モードを特定する情報である。この不良モード特定情報は、既に特定された不良モードが有するテストコードである。図３は、不良モード特定情報の一例を示す図である。不良モード特定情報は、ブロック１１１またはＣＬ１１２における電気テストの結果と、不良モードと、を対応付ける情報である。図３では、ＣＬ１１２における電気テストの結果と不良モードとを対応付けた場合を示している。テストコードが判定優先順に応じて不良モードが対応付けられている。たとえば、テスト１がフェイル（１）、テスト２がパス（０）、テスト３がフェイル（１）、・・・テストＮがフェイル（１）だった場合、不良モードＡから順に対応を執っていくが、初めて対応が合致した場合に、不良モードＣと特定される。

テストコード記憶部２３には、ブロック単位またはＣＬ単位のテストコードが記憶される。テストコードには、測定されたテストコードのうち、不良モードが特定されなかったテストコード（以下、未知コードという）と、不良モード特定情報記憶部２２に記憶されている不良モードのテストコード（以下、既知コードという）と、が含まれる。すなわち、テストコード記憶部２３には、測定結果のブロック単位またはＣＬ単位の未知コードをそれぞれ記憶する未知コード記憶領域と、ブロック単位またはＣＬ単位の既知コードをそれぞれ記憶する既知コード記憶領域と、を含む。

既知コードパターンラベル生成部２４は、テストコード記憶部２３の既知コード記憶領域から取得した既知コード（不良モード）に対応付けられたウェハ内分布およびチップ内３次元分布を生成する。ウェハ内分布は、不良モードが特定された既知コードを含むチップ１１０のウェハ１００内における分布である。チップ内３次元分布は、既知コードを含むブロック１１１またはＣＬ１１２のチップ１１０内における３次元の分布である。既知コードパターンラベル生成部２４は、生成したウェハ内分布およびチップ内３次元分布について、それぞれ既知コードパターンラベルを付す。たとえば、ウェハ内分布にはウェハラベルを付し、チップ内３次元分布にはチップラベルを付し、ウェハラベルおよびチップラベルの組み合わせが既知コードパターンラベルとなる。既知コードパターンラベル生成部２４は、ウェハ内分布およびチップ内３次元分布に既知コードパターンラベルを付して既知コードパターンラベル記憶部２５に保存する。

既知コードパターンラベル記憶部２５は、既知コードパターンラベルが付されたウェハ内分布およびチップ内３次元分布を含む既知コードパターンラベル情報を記憶する。図４は、既知コードパターンラベル情報の一例を示す図である。既知コードパターンラベル情報は、各レコードに対して、製品と、不良モードと、識別情報（ＩＤ）と、ウェハラベルと、ウェハ内分布と、チップラベルと、チップ内３次元分布と、を含む。製品は、製品型番、設計デザインまたは前工程プロセスが同じ製品グループなどの情報である。不良モードは、不良原因が自明なテストコード、または、経験等で不良原因が特定できたテストコードを不良形態に則ってわかり易く要約したものである。不良モードは、例えば、２本連続ワードライン不良、単ビットラインオープン不良などである。識別情報（ＩＤ）は、ウェハラベルおよびチップラベルの組み合わせを識別するための情報である。ウェハラベルは、ウェハ内分布に対して付されるラベルであり、チップラベルは、チップ内３次元分布に対して付されるラベルである。ウェハ内分布およびチップ内３次元分布は、それぞれ既知コードパターンラベル生成部２４で求められたものである。

テストコードパターンラベル生成部２６は、テストコード記憶部２３の未知コード記憶領域中の未知コードについて、ウェハ内分布およびチップ内３次元分布を生成し、テストコードパターンラベルを付して、テストコードパターンラベル記憶部２７に保存する。ラベルを付けるにあたって、未知コードのウェハ内分布およびチップ内３次元分布に規則性がない場合には、ランダム（未分類）であることを示す所定のラベルを付す。また、ウェハ内分布およびチップ内３次元分布に何らかの規則性がある場合には、たとえば、ランダムであることを示す所定のラベル以外のウェハラベルおよびチップラベルを付す。規則性の有無の判定としては、たとえばフェイル部分の分布状況に偏りがあるかないかによって判定する方法などがある。

テストコードパターンラベル記憶部２７は、テストコードパターンラベルが付された未知コードについてのウェハ内分布およびチップ内３次元分布であるテストコードパターンラベル情報を記憶する。図５は、テストコードパターンラベル情報の一例を示す図である。テストコードパターンラベル情報は、各レコードに対して、製品と、テストコードと、不良モードと、識別情報（ＩＤ）と、ウェハラベルと、ウェハ内分布と、チップラベルと、チップ内３次元分布と、を含む。製品は、製品型番、設計デザインまたは前工程プロセスが同じ製品グループなどの情報である。テストコードは、ブロック単位またはＣＬ単位の未知コードである。不良モードは、前記と同じであるが、ここでは特定できない（図３の不良モード特定情報に合致しない）のでUnknownとなる。分布については、データをモジュール化したモデルファイルとして持っておけば、画像への可視化変換も可能となる。既に可視化された画像データそのものを持ってもよい。ＥＦＡ測定が行われるまでは、可能性の高い不良原因が入力され、ＥＦＡ測定が行われ、不良原因が特定された後は、未知コードの原因となる不良原因が入力され不良モード分類ができたことになる。なお、テストコードパターンラベル生成部２６によって記憶された直後では、不良モードの欄は空欄となっており、後述するマッチング・集計部３１によってこの欄に不良モードの候補が入力される。識別情報（ＩＤ）は、ウェハラベルおよびチップラベルの組み合わせを識別するための情報である。ウェハラベルは、ウェハ内分布に対して付されるラベルであり、チップラベルは、チップ内３次元分布に対して付されるラベルである。ウェハ内分布およびチップ内３次元分布は、それぞれテストコードパターンラベル生成部２６で求められたものである。

組み合わせテストコードパターンラベル生成部２８は、テストコードパターンラベル記憶部２７中のランダムに分類された未知コードについて、互いに組み合わせることによってウェハ内分布およびチップ内３次元分布を生成する。生成したウェハ内分布およびチップ内３次元分布を構成する未知コードの組み合わせに対して、組み合わせテストコードパターンラベルを付して、組み合わせテストコードパターンラベル記憶部２９に保存する。

具体的には、ランダムに分類された未知コードについて、この未知コードが満たしている分類最低条件（例えば、図３の不良モード特定情報のテストコードにおいて、特定テストのみをフェイルまたはパスとして扱った条件）を有するすべての未知コードをリストアップし、すべての組み合わせで時間方向にスタックする。図６は、組み合わせテストコードパターンラベルの生成の概要を示す図である。ランダムに分類された未知コードが分類最低条件Ａを満たしているものとすると、その分類最低条件Ａを基にすべての未知コードをリストアップする。ここでは、コードＸ１〜Ｘｎがリストアップされたものとする。図６に示されるように、リストアップしたコードＸ１〜Ｘｎについて組み合わせスタックマップを作成し、ラベル化する。それぞれの未知コードのウェハ内分布およびチップ内３次元分布を互いに重ね合せることで、スタックマップを作る。ただし、同じ未知コード同士は重ね合せをしても意味がないので行わない。図６では、２つのコードを組み合わせる場合を示している（同じ未知コード同士部分は上記理由から重ね合わせをしない結果を出している）が、３以上のコードを組み合わせる場合には、次元を増やせばよい。

たとえば、ウェハラベルＷ_X1とチップラベルＣ_X1を有するコードＸ１では、図６に示されるウェハ内分布およびチップ内３次元分布を有し、パターンラベルは（Ｗ_X1，Ｃ_X1）となる。コードＸ１とウェハラベルＷ_X2とチップラベルＣ_X2を有するコードＸ２との組み合わせでは、図６に示されるウェハ内分布およびチップ内３次元分布を有し、パターンラベルは（Ｗ_X1＊Ｗ_X2，Ｃ_X1＊Ｃ_X2）となる。コードＸ２とウェハラベルＷ_XnとチップラベルＣ_Xnを有するコードＸｎとの組み合わせでは、図６に示されるように、ウェハ内分布およびチップ内３次元分布はランダムであり、組み合わせパターンラベルはなしとなる。なお、以下では、未知コードを複数組み合わせたものを、組み合わせ未知コードという。

規則性が出てきた組み合わせ未知コードについては、ラベル付けを行い、その結果をマッチング・集計部３１に渡す。また、規則性がない組み合わせ未知コードについては、組み合わせテストコードパターンラベル生成部２８は、テストコード記憶部２３中の対応する未知コードのレコードに対して「未知コードラベルなし」とする。

組み合わせテストコードパターンラベル記憶部２９は、組み合わせテストコードパターンラベルが付された組み合わせ未知コードについてのウェハ内分布およびチップ内３次元分布である組み合わせテストコードパターンラベル情報を記憶する。

図７は、組み合わせテストコードパターンラベル情報の一例を示す図である。組み合わせテストコードパターンラベル情報は、製品、組み合わせ識別情報（組み合わせＩＤ）、識別情報（ＩＤ）、ウェハラベル、ウェハ内分布、チップラベル、チップ内３次元分布、および組み合わせ数を含む。製品は、製品型番、設計デザインまたは前工程プロセスが同じ製品グループなどの情報である。組み合わせ識別情報（組み合わせＩＤ）は、組み合わせ未知コードを構成する未知コードを示す識別情報であり、テストコードパターンラベル記憶部２７中の識別情報が用いられる。識別情報（ＩＤ）は、組み合わせ未知コードを識別するための情報である。ウェハラベルは、ウェハ内分布に対して付されるラベルであり、チップラベルは、チップ内３次元分布に対して付されるラベルである。ウェハ内分布およびチップ内３次元分布は、それぞれ組み合わせテストコードパターンラベル生成部２８で求められたものである。組み合わせ数は、登録する組み合わせ未知コードが何個の未知コードで構成されているかを示す情報である。

スペック情報記憶部３０は、組み合わせ未知コードとして保存するマッチング率の上限の閾値であるスペック情報を記憶する。スペック情報は、マッチング・集計部３１での組み合わせ未知コードラベルについてのマッチング処理の際に使用される。

マッチング・集計部３１は、テストコードパターンラベル記憶部２７に記憶されたランダム以外の未知コードラベルについて、ウェハ内分布およびチップ内３次元分布が、既知コードパターンラベル記憶部２５に記憶された既知コードのウェハ内分布およびチップ内３次元分布に一致するかを判定する。

具体的には、マッチング・集計部３１は、ランダム以外の未知コードラベルについて、既知コードパターンラベルと比較し、マッチングを行う。マッチング・集計部３１は、マッチングの結果、最もマッチング率の高い既知コードパターンラベルを抽出する。なお、マッチング・集計部３１は、既知コードパターンのウェハ内分布およびチップ内３次元分布と一致しなかった未知コードの対象ウェハに、未知コードラベルを付して保存する。

また、マッチング・集計部３１は、組み合わせテストコードパターンラベル記憶部２９に記憶された組み合わせ未知コードラベルについて、ウェハ内分布およびチップ内３次元分布が、既知コードラベルのウェハ内分布およびチップ内３次元分布に一致するかを判定する。マッチング・集計部３１は、一致する場合には、マッチング率がスペック情報記憶部３０中のスペック情報を満たすかを判定する。既知コードラベルのウェハ内分布およびチップ内３次元分布に一致しないかまたはスペック情報を満たさない場合には、マッチング・集計部３１は、対象ウェハに組み合わせ未知コードラベルを付してテストコードパターンラベル記憶部２７に保存する。

具体的には、マッチング・集計部３１は、組み合わせ未知コードラベルについて、既知コードパターンラベルと比較し、マッチングを行う。マッチング・集計部３１は、マッチングの結果、最もマッチング率の高い組み合わせ未知コードラベルと、この未知コードラベルに類似している既知コードパターンラベルと、を抽出する。たとえば、図６に示されるように、組み合わせ未知コードラベルのウェハ内分布およびチップ内３次元分布と、既知コードラベルのウェハ内分布およびチップ内３次元分布と、のマッチング率を算出する。算出したマッチング率の中で最も高いマッチング率を有する組み合わせ未知コードラベルを取得する。その後、マッチング・集計部３１は、マッチング率がスペック情報記憶部３０のスペック情報よりも大きいかを判定する。マッチング率がスペック情報よりも小さい場合には、テストしたウェハが組み合わせ未知コードラベルのウェハ内分布およびチップ内３次元分布との関連性が薄いことになり、ＥＦＡに向かない。そのため、このような関連性の薄いウェハを排除するために、スペック情報を用いて判定を行う。

なお、マッチング率については、任意の方法で算出することができる。たとえば、図６では、ｋを係数として、マッチング率を既知コードラベルを基準として、ラベル同士が重複する割合を次式（１）を用いて算出しているが、（１）式は一例であり、面内分布の類似度算出といった他の方法を用いてマッチング率を算出してもよい。
マッチング率Ｍ＝組み合わせ未知コードラベルと既知コードラベルが重なるウェハ領域／既知コードラベルのウェハ領域×ｋ×組み合わせ未知コードラベルと既知コードラベルが重なるチップ領域／既知コードラベルのチップ領域 ・・・（１）

分類最低条件情報記憶部３２は、既知モードが満たすべき分類最低条件を含む分類最低条件情報を記憶する。図８は、分類最低条件情報の一例を示す図である。分類最低条件情報の各レコードは、分類最低条件不良モード名と、分類最低条件テストコードと、既知コードパターンラベルと、ＥＦＡシーケンスと、を含む。分類最低条件不良モード名は、分類最低条件を特定する識別情報であり、図３の不良モード特定情報のテストコードにはなく、判定順番には依存しない、かつ、テストコード内で限定したテストの合否の指定で決定される。分類最低条件テストコードは、分類最低条件が満たすべきテストコードである。分類最低条件テストコードは、たとえばブロック単位またはＣＬ単位のテストコードである。分類最低条件テストコードは、複数のテスト結果の配列であり、たとえば「１」はテスト結果がフェイルであることを示し、「＊」はテスト結果がフェイルでもパスでもよいことを示している。既知コードパターンラベルは既知モードに対応付けられるウェハ内分布およびチップ内３次元分布である。ＥＦＡシーケンスは、分類最低条件情報と後述するＥＦＡシーケンス情報記憶部３６で規定される最低条件別ＥＦＡシーケンスとを関連付けるための識別情報である。

最低条件マッチ処理部３３は、分類最低条件情報記憶部３２を参照して、未知コードまたは組み合せ未知コードが既知コードパターンラベルの分類最低条件を満たすかを判定する。既知コードパターンラベルの分類最低条件を未知コードまたは組み合せ未知コードが満たしている場合には、未知コードを有するウェハがＥＦＡの測定対象となる。そのため、最低条件マッチ処理部３３は、分類最低条件情報記憶部３２から既知コードラベルに対応するＥＦＡシーケンスを取得し、ＥＦＡ提示部３７に渡す。

組み合わせ未知コードラベルのマッチング率がスペック情報よりも大きい場合に、組み合わせ未知コードラベルを有するウェハがＥＦＡの測定対象となる。そのため、最低条件マッチ処理部３３は、類似している分類最低条件テストコードに対応付けられたＥＦＡシーケンスを分類最低条件情報記憶部３２から取得し、ＥＦＡ提示部３７に渡す。

生産管理情報記憶部３４は、ウェハ１００の生産を行う生産システムにおけるウェハ１００の生産状況を管理する生産管理情報を記憶する。生産管理情報は、たとえばウェハ１００に付された識別情報と、ウェハ１００が属するロットを識別する識別情報と、ウェハ１００の生産システム内の位置と、ＥＦＡの実施の有無を示すＥＦＡ実施フラグと、を含む。これによって、ウェハ１００の識別情報が特定されると、関連するロットが識別され、テストを行ったウェハ１００と同じロットのウェハ１００がどこに存在するかを確認することができる。

ロットフラグ処理部３５は、最低条件マッチ処理部３３で、未知コードラベルを有するウェハあるいは組み合わせ未知コードラベルを有するウェハがＥＦＡの測定対象であると判定された場合に、生産管理情報記憶部３４の生産管理情報中の対象のテストロットにＥＦＡ実施フラグを付す。また、ロットフラグ処理部３５は、ＥＦＡすべきロットがテスト工程になかった場合に、主に次の対象となるウェハを捕まえるため、ＥＦＡ対象のパターンラベルとその発生頻度とを監視するリアルタイムモニタユニットの機能を有する。

ＥＦＡシーケンス情報記憶部３６は、対象となるＥＦＡシーケンスについて、ＥＦＡの内容を規定したＥＦＡシーケンス情報を記憶する。図９は、ＥＦＡシーケンス情報の一例を示す図である。ＥＦＡシーケンス情報の各レコードは、ＥＦＡシーケンスと、ＥＦＡ内容と、を含む。ＥＦＡシーケンスは、ＥＦＡ内容を識別する識別情報であり、上記した分類最低条件情報と関連付けされる。ＥＦＡ内容は、ＥＦＡシーケンスで行われるＥＦＡの内容を規定したものである。

ＥＦＡ提示部３７は、最低条件マッチ処理部３３から受けたＥＦＡシーケンスに対応するＥＦＡ内容をＥＦＡシーケンス情報記憶部３６から取得し、ＧＵＩ部３８に提示する。また、ＥＦＡ提示部３７は、生産管理情報記憶部３４の生産管理情報を参照して、ＥＦＡの測定に適したサンプルを取得し、ＧＵＩ部３８に提示する。ＥＦＡの測定に適したサンプルとして、たとえば、ＥＦＡ実施フラグが付されたサンプルが取得される。

ＧＵＩ部３８は、不良解析装置２０のユーザインタフェースであり、不良解析装置２０の操作に関する情報、あるいは不良解析結果を表示装置に表示させたり、ユーザからの指示を受け付けたりする。ここでは、ＧＵＩ部３８は、マッチング・集計部３１からの集計結果を表示装置に表示する。また、ＧＵＩ部３８は、ＥＦＡ提示部３７からのＥＦＡの内容およびＥＦＡの測定対象を表示装置に表示し、ユーザからのＥＦＡの測定実施の指示を受け付ける。さらに、ＧＵＩ部３８は、ＥＦＡ測定装置５０での測定結果を表示し、その結果に応じて、マッチング・集計部３１で想定した既知コードパターンラベルまたは組み合わせパターンラベルについて、新モードの登録を行ったり、既知コードの更新を行ったりする。

つぎに、不良解析装置２０における不良解析方法について説明する。図１０−１および図１０−２は、実施形態による不良解析方法の手順の一例を示すフローチャートである。なお、ここでは、テスタ１０から出力されたテストコードについて、不良モード特定情報に合致するコードが存在するかが判定され、不良モード特定情報に合致しない未知コードがテストコードに含まれる場合の処理について説明する。また、既知コードパターンラベル生成部２４によって、不良モード特定情報に含まれる既知コードについて、既知コードパターンラベルが生成され、既知コードパターンラベル記憶部２５に記憶されているものとする。

まず、テストコードパターンラベル生成部２６は、テストコード記憶部２３に記憶されている未知コードについて、ウェハ内分布およびチップ内３次元分布を生成する（ステップＳ１１）。ついで、テストコードパターンラベル生成部２６は、ウェハ内分布およびチップ内３次元分布を用いてパターンラベル付けができるかを判定する（ステップＳ１２）。すなわち、対象の未知コードについて、ウェハ内分布およびチップ内３次元分布がランダムでないかを判定する。ウェハ内分布およびチップ内３次元分布がランダムである場合に、パターンラベル付けができないとされる。

パターンラベル付けができる場合（ステップＳ１２でＹｅｓの場合）には、マッチング・集計部３１は、対象の未知コードラベルのウェハ内分布およびチップ内３次元分布が、既知コードパターンラベル記憶部２５中の既知コードパターンラベルのウェハ内分布およびチップ内３次元分布に一致するかを判定する（ステップＳ１３）。たとえば、対象の未知コードラベルのウェハ内分布およびチップ内３次元分布とある既知コードパターンラベルのウェハ内分布およびチップ内３次元分布のマッチング率が、所定値以上である場合に、両者が一致すると判定する。

両者が一致する場合（ステップＳ１３でＹｅｓの場合）には、最低条件マッチ処理部３３は、一致した既知コードパターンラベルの分類最低条件を対象の未知コードラベルが満たしているかを判定する（ステップＳ１４）。対象の未知コードラベルが分類最低条件を満たしている場合（ステップＳ１４でＹｅｓの場合）には、最低条件マッチ処理部３３は、分類最低条件情報記憶部３２中の分類最低条件情報から既知コードに対応するＥＦＡシーケンスを取得し、ＥＦＡ提示部３７に渡す。また、ロットフラグ処理部３５は、生産管理情報を参照して、対象のウェハ１００を含むロットがテスト工程に存在するかを判定する（ステップＳ１５）。対象のウェハ１００を含むロットがテスト工程に存在する場合（ステップＳ１５でＹｅｓの場合）には、ロットフラグ処理部３５は、生産管理情報中の対象となるテストロットのレコードにＥＦＡ測定の実施フラグを付与する（ステップＳ１６）。

その後、ＥＦＡ提示部３７は、取得したＥＦＡシーケンスに対応するＥＦＡ内容をＥＦＡシーケンス情報記憶部３６から取得し、一致した既知コードパターンラベルに対応する不良モードを想定したＥＦＡ測定の実施をＧＵＩ部３８に提示する（ステップＳ１７）。

その後、ユーザによって提示されたＥＦＡ測定の実施が指示されると、ＧＵＩ部３８は、ＥＦＡ測定装置５０に対して、合致したウェハ内分布およびチップ内３次元分布の範囲で未知コードラベルに関するＥＦＡ測定の実施を指示する（ステップＳ１８）。ＥＦＡ測定装置５０では、たとえば未知コードラベルがブロック１１１のテストコードである場合には、同じウェハ内分布およびチップ内３次元分布を有するウェハ１００内のチップ１１０を選択し、その範囲のブロック１１１について未知コードに関するＥＦＡの測定を行う。また、ＥＦＡ測定装置５０では、たとえば未知コードラベルがＣＬ１１２のテストコードである場合には、同じウェハ内分布およびチップ内３次元分布を有するウェハ１００内のチップ１１０を選択し、その範囲のＣＬ１１２について未知コードラベルに関するＥＦＡの測定を行う。

ＥＦＡ測定装置５０でＥＦＡ測定が実施されると、その測定結果がＧＵＩ部３８に出力され、ＧＵＩ部３８は、測定結果を図示しない表示部に表示する（ステップＳ１９）。その後、測定結果を参照したユーザによって、不良原因が特定され（ステップＳ２０）、特定された不良原因にしたがって、対象の未知コードラベルについて、新たなモードの登録または既知コードの更新が行われる（ステップＳ２１）。以上によって、処理が終了する。

また、ステップＳ１３で両者が一致しない場合（ステップＳ１３でＮｏの場合）、ステップＳ１４で対象の未知コードラベルが分類最低条件を満たしていない場合（ステップＳ１４でＮｏの場合）、あるいはステップＳ１５で対象のウェハ１００を含むロットがテスト工程に存在しない場合（ステップＳ１５でＮｏの場合）には、マッチング・集計部３１は、対象のウェハ１００の未知コードに未知コードラベルを付してテストコードパターンラベル記憶部２７に保存し（ステップＳ２２）、処理が終了する。

ステップＳ１２でパターンラベル付けできないと判定された場合（ステップＳ１２でＮｏの場合）には、組み合わせテストコードパターンラベル生成部２８は、対象となる未知コードが満たす分類最低条件の全コードをリストアップし、全組み合わせを時間方向でスタックする（ステップＳ３１）。そして、組み合わせテストコードパターンラベル生成部２８は、各組み合わせについて、ウェハ内分布およびチップ内３次元分布を用いてパターンラベル付けができるかを判定する（ステップＳ３２）。

パターンラベル付けできる場合（ステップＳ３２でＹｅｓの場合）には、マッチング・集計部３１は、対象の組み合わせ未知コードラベルのウェハ内分布およびチップ内３次元分布が、既知コードパターンラベルのウェハ内分布およびチップ内３次元分布に一致するかを判定する（ステップＳ３３）。

両者が一致する場合（ステップＳ３３でＹｅｓの場合）には、マッチング・集計部３１は、テストしたロットのウェハ内分布およびチップ内３次元分布が、ＥＦＡを行うにあたっての分類最低条件を満たすかを判定する（ステップＳ３４）。ここでは、マッチング率がスペック情報記憶部３０に記憶されているスペック情報よりも大きいかが判定される。

ＥＦＡを行うための分類最低条件を満たしている場合（ステップＳ３４でＹｅｓの場合）には、ロットフラグ処理部３５は、生産管理情報を参照して、対象のウェハ１００を含むロットがテスト工程に存在するかを判定する（ステップＳ３５）。対象のウェハ１００を含むロットがテスト工程に存在する場合（ステップＳ３５でＹｅｓの場合）には、ロットフラグ処理部３５は、生産管理情報中の対象となるテストロットにＥＦＡ測定の実施フラグを付与する（ステップＳ３６）。

その後、ＥＦＡ提示部３７は、組み合わせ未知コードに一致した既知コードと、分類最低条件情報記憶部３２中の分類最低条件情報と、ＥＦＡシーケンス情報記憶部３６中のＥＦＡシーケンス情報と、を用いて、ＥＦＡ内容を取得する。そして、ＥＦＡ提示部３７は、一致した既知コードパターンラベルに対応する既知の不良モードを想定したＥＦＡ測定の実施をＧＵＩ部３８に提示する（ステップＳ３７）。これによって、ＥＦＡを行うにあたって最適なサンプルの選定がリアルタイムで監視されることになる。

その後、ユーザによって提示されたＥＦＡ測定の実施が指示されると、ＧＵＩ部３８は、ＥＦＡ測定装置５０に対して、合致したウェハ内分布およびチップ内３次元分布の範囲で、未知コードラベルについて提示されたＥＦＡ測定の実施を指示する（ステップＳ３８）。

ＥＦＡ測定装置５０でＥＦＡ測定が実施されると、その測定結果がＧＵＩ部３８に出力され、ＧＵＩ部３８は、測定結果を図示しない表示部に表示する（ステップＳ３９）。その後、測定結果を参照したユーザによって、不良原因が特定され（ステップＳ４０）、特定された不良原因にしたがって、対象の組み合わせた未知コードラベルについて、新たなモードの登録または既知コードの更新が行われる（ステップＳ４１）。以上によって、処理が終了する。

ステップＳ３２でパターンラベル付けできないと判定された場合（ステップＳ３２でＮｏの場合）には、マッチング・集計部３１は、対象の組み合わせた未知コードに対応するウェハ１００を未知コードラベルなしとして、テストコード記憶部２３に保存する（ステップＳ４２）。そして、処理が終了する。

ステップＳ３３で両者が一致しない場合（ステップＳ３３でＮｏの場合）、ステップＳ３４でＥＦＡ測定を行うための分類最低条件を満たしていない場合（ステップＳ３４でＮｏの場合）、あるいは、ステップＳ３５で対象のウェハ１００が含まれるロットがテスト工程に存在しない場合（ステップＳ３５でＮｏの場合）には、組み合わせテストコードパターンラベル記憶部２９の対象の組み合わせた未知コードに組み合わせ未知コードラベルを付して保存する（ステップＳ４３）。以上で、処理が終了する。

図１０−１〜図１０−２に示される処理が実行されることで、テストコード記憶部２３に記憶される未知コードと既知コード（不良モード）とが比較され、関係性の有無がモニタされる。

つぎに、実施形態の不良解析装置２０のハードウェア構成について説明する。図１１は、不良解析装置のハードウェア構成の一例を示すブロック図である。本実施形態の不良解析装置２０は、ＣＰＵ（Central Processing Unit）２１１と、ＲＯＭ（Read Only Memory）２１２と、主記憶装置であるＲＡＭ（Random Access Memory）２１３と、ＨＤＤ（Hard Disk Drive）またはＣＤ（Compact Disc）ドライブ装置などの外部記憶装置２１４と、ディスプレイ装置などの表示部２１５と、キーボードまたはマウスなどの入力部２１６と、を備えており、これらがバスライン２１７を介して接続された、通常のコンピュータを利用したハードウェア構成となっている。

本実施形態の不良解析装置２０で実行されるプログラムは、図１０−１および図１０−２に示される方法を実行するものであり、インストール可能な形式または実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（Recordable）、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録されて提供される。

また、本実施形態の不良解析装置２０で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施形態の不良解析装置２０で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。

また、本実施形態のプログラムを、ＲＯＭ等に予め組み込んで提供するように構成してもよい。

本実施形態の不良解析装置２０で実行されるプログラムは、上述した各部（測定結果処理部２１、既知コードパターンラベル生成部２４、テストコードパターンラベル生成部２６、組み合わせテストコードパターンラベル生成部２８、マッチング・集計部３１、最低条件マッチ処理部３３、ロットフラグ処理部３５、ＥＦＡ提示部３７、ＧＵＩ部３８）を含むモジュール構成となっており、実際のハードウェアとしてはＣＰＵ（プロセッサ）が上記記憶媒体からプログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、測定結果処理部２１、既知コードパターンラベル生成部２４、テストコードパターンラベル生成部２６、組み合わせテストコードパターンラベル生成部２８、マッチング・集計部３１、最低条件マッチ処理部３３、ロットフラグ処理部３５、ＥＦＡ提示部３７、ＧＵＩ部３８が主記憶装置上に生成されるようになっている。

実施形態では、ブロック単位またはＣＬ単位の未知コードラベルのウェハ内分布およびチップ内３次元分布が、既知コードのウェハ内分布およびチップ内３次元分布に一致するものがある場合に、未知コードラベルが一致する既知コードラベルの分類最低条件を満たしているかを判定する。未知コードラベルが一致する既知コードラベルの分類最低条件を満たしている場合には、一致する既知コードラベルに対応付けられたＥＦＡシーケンスを提示する。提示されたＥＦＡシーケンスを実行した結果によって、未知コードラベルを既知コードに対応付けられた不良モードに分類したり、あるいは未知コードラベルを付して保存したりする。

また、ブロック単位またはＣＬ単位の未知コードについて、ウェハ内分布およびチップ内３次元分布がランダムでパターンラベル付けを行うことができない場合には、その未知コードが満たしている分類最低条件の全テストコードをリストアップし、すべての組み合わせで時間方向にスタックする。スタックした組み合わせ未知コードラベルのウェハ内分布およびチップ内３次元分布が既知コードラベルのウェハ内分布およびチップ内３次元分布に一致するものがある場合に、一致する既知コードラベルに対応付けられたＥＦＡシーケンスを提示する。提示されたＥＦＡシーケンスを実行した結果によって、未知コードを既知コードラベルに対応付けられた不良モードに分類したり、あるいは組み合わせ未知コードラベルを付して保存したりする。

これによって、ブロック単位またはＣＬ単位の未知コードを不良モードに分類することができ、不良モードに分類できない未知コードの数を減らすことができる。その結果、不良モードの分類精度を向上させることができるという効果を有する。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ テスタ、２０ 不良解析装置、２１ 測定結果処理部、２２ 不良モード特定情報記憶部、２３ テストコード記憶部、２４ 既知コードパターンラベル生成部、２５ 既知コードパターンラベル記憶部、２６ テストコードパターンラベル生成部、２７ テストコードパターンラベル記憶部、２８ 組み合わせテストコードパターンラベル生成部、２９ 組み合わせテストコードパターンラベル記憶部、３０ スペック情報記憶部、３１ マッチング・集計部、３２ 分類最低条件情報記憶部、３３ 最低条件マッチ処理部、３４ 生産管理情報記憶部、３５ ロットフラグ処理部、３６ ＥＦＡシーケンス情報記憶部、３７ ＥＦＡ提示部、３８ ＧＵＩ部、５０ ＥＦＡ測定装置、１００ ウェハ、１１０ チップ、１１１ ブロック、１１２ ＣＬ。

Claims (7)

1. メモリセルが３次元的に配置された半導体メモリを含むチップが複数配置されたウェハの前記チップ内の前記チップよりも小さい領域の単位ごとに、複数種類の異なる電気テストを実施して得られるテストコードと、既知の不良モードに対応付けられる前記電気テストの合否状況を示す既知コードと、を比較し、前記テストコードに対応する不良モードを特定する測定結果処理部と、
   前記不良モードが特定されなかった未知のテストコード（以下、未知コードという）について、ウェハ内およびチップ内３次元分布を含む未知コード分布情報を生成し、前記未知コード分布情報にラベル付けできるか判定するテストコードパターンラベル生成部と、
   前記未知コード分布情報にラベル付けできる場合に、前記未知コード分布情報が、前記既知コードについてのウェハ内およびチップ内３次元分布を含む既知コード分布情報と一致するかを判定するマッチング・集計部と、
   前記未知コードが一致する前記既知コードの分類最低条件を満たすかを判定する最低条件マッチ処理部と、
   前記未知コード分布情報が前記既知コード分布情報と一致し、かつ前記未知コードが前記既知コードの前記分類最低条件を満たす場合に、前記既知コードに対応する前記不良モードを想定したＥＦＡ測定の内容を提示するＥＦＡ提示部と、
   を備える不良解析装置。
2. 前記未知コード分布情報にラベル付けできない場合に、前記未知のテストコードが満たす分類最低条件のテストコードを抽出し、抽出したすべての前記テストコード（以下、組み合わせ未知コードという）の未知コード分布情報の組み合わせを時間方向でスタックした組み合わせ未知コード分布情報を生成し、前記組み合わせ未知コード分布情報にラベル付けできるか判定する組み合わせテストコードパターンラベル生成部をさらに備え、
   前記マッチング・集計部は、前記組み合わせ未知コード分布情報にラベル付けできる場合に、前記組み合わせ未知コード分布情報が、前記既知コード分布情報と一致するかをさらに判定し、
   前記ＥＦＡ提示部は、前記組み合わせ未知コード分布情報が前記既知コード分布情報と一致する場合に、前記既知コードに対応する前記不良モードを想定したＥＦＡ測定の内容を提示する請求項１に記載の不良解析装置。
3. 前記マッチング・集計部は、前記組み合わせ未知コード分布情報が前記既知コード分布情報と一致する場合に、前記組み合わせ未知コードと前記既知コードとのマッチング率が所定の値よりも大きいかをさらに判定し、
   前記ＥＦＡ提示部は、前記組み合わせ未知コードと前記既知コードとのマッチング率が所定の値よりも大きい場合に、前記ＥＦＡ測定の内容を提示する請求項２に記載の不良解析装置。
4. 生産工程でのウェハの状態をロット単位で管理する生産管理情報を記憶する生産管理情報記憶部と、
   前記マッチング・集計部で前記未知コード分布情報が前記既知コード分布情報と一致し、かつ前記最低条件マッチ処理部で前記未知コードが前記既知コードの前記分類最低条件を満たすと判定された場合に、前記未知コードに対応する前記ウェハの属するロットがテスト工程にあると、前記生産管理情報の前記ロットに対応するレコードにＥＦＡ測定実施フラグを付与するロットフラグ処理部と、
   をさらに備え、
   前記ＥＦＡ提示部は、前記ＥＦＡ測定の内容に加えて、前記生産管理情報中の前記ＥＦＡ測定実施フラグが付されたウェハを、使用するサンプルとして提示する請求項１に記載の不良解析装置。
5. 生産工程でのウェハの状態をロット単位で管理する生産管理情報を記憶する生産管理情報記憶部と、
   前記マッチング・集計部で前記組み合わせ未知コード分布情報が前記既知コード分布情報と一致すると判定された場合に、前記組み合わせ未知コードに対応する前記ウェハの属するロットがテスト工程にあると、前記生産管理情報の前記ロットに対応するレコードにＥＦＡ測定実施フラグを付与するロットフラグ処理部と、
   をさらに備え、
   前記ＥＦＡ提示部は、前記ＥＦＡ測定の内容に加えて、前記生産管理情報中の前記ＥＦＡ測定実施フラグが付されたウェハを、使用するサンプルとして提示する請求項２に記載の不良解析装置。
6. 前記ロットフラグ処理部は、ＥＦＡすべきロットがテスト工程にない場合に、ＥＦＡ対象のラベルとその発生頻度を監視する請求項４または５に記載の不良解析装置。
7. メモリセルが３次元的に配置された半導体メモリを含むチップが複数配置されたウェハの前記チップ内の前記チップよりも小さい領域の単位ごとに、複数種類の異なる電気テストを実施して得られるテストコードと、既知の不良モードに対応付けられる前記電気テストの合否状況を示す既知コードと、を比較し、前記テストコードに対応する不良モードを特定する測定結果処理工程と、
   前記不良モードが特定されなかった未知のテストコード（以下、未知コードという）について、ウェハ内およびチップ内３次元分布を含む未知コード分布情報を生成し、前記未知コード分布情報にラベル付けできるか判定するテストコードパターンラベル生成工程と、
   前記未知コード分布情報にラベル付けできる場合に、前記未知コード分布情報が、前記既知コードについてのウェハ内およびチップ内３次元分布を含む既知コード分布情報と一致するかを判定するマッチング・集計工程と、
   前記未知コードが一致する前記既知コードの分類最低条件を満たすかを判定する最低条件マッチ処理工程と、
   前記未知コード分布情報が前記既知コード分布情報と一致し、かつ前記未知コードが前記既知コードの前記分類最低条件を満たす場合に、前記既知コードに対応する前記不良モードを想定したＥＦＡ測定の内容を提示するＥＦＡ提示工程と、
   を含む不良解析方法。

Images