JP2014038672A - 半導体装置の不良解析システムおよび半導体記憶装置 - Google Patents
半導体装置の不良解析システムおよび半導体記憶装置 Download PDFInfo
- Publication number
- JP2014038672A JP2014038672A JP2012179561A JP2012179561A JP2014038672A JP 2014038672 A JP2014038672 A JP 2014038672A JP 2012179561 A JP2012179561 A JP 2012179561A JP 2012179561 A JP2012179561 A JP 2012179561A JP 2014038672 A JP2014038672 A JP 2014038672A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- failure
- fbm
- data
- initial display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000004458 analytical method Methods 0.000 title claims abstract description 93
- 230000007547 defect Effects 0.000 claims description 78
- 238000004364 calculation method Methods 0.000 claims description 13
- 230000002950 deficient Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 17
- 238000013523 data management Methods 0.000 description 15
- 238000007726 management method Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 14
- 238000012360 testing method Methods 0.000 description 14
- 238000013075 data extraction Methods 0.000 description 10
- LWCVWGNRFYSORH-UHFFFAOYSA-N BBBBBBB Chemical compound BBBBBBB LWCVWGNRFYSORH-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010187 selection method Methods 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5604—Display of error information
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】解析効率が向上した半導体装置の不良解析システムを得る。
【解決手段】実施形態の半導体装置の不良解析システム100は、3次元構造を有する半導体メモリセルの不良解析結果データ70および前記半導体メモリセルの構成情報41に基づいてフェイルビットマップを作成する画像データ作成ユニット12と、初期表示する画像データの種類を記載した初期表示情報データを保持する初期表示情報保持ユニット50と、を備える。実施形態の半導体装置の不良解析システムは、作成された前記フェイルビットマップの種類と前記初期表示情報データとを比較する比較ユニット33と、前記比較ユニットの比較結果に基づいて前記フェイルビットマップの一部を初期表示する表示ユニット36と、をさらに備える。
【選択図】図9
【解決手段】実施形態の半導体装置の不良解析システム100は、3次元構造を有する半導体メモリセルの不良解析結果データ70および前記半導体メモリセルの構成情報41に基づいてフェイルビットマップを作成する画像データ作成ユニット12と、初期表示する画像データの種類を記載した初期表示情報データを保持する初期表示情報保持ユニット50と、を備える。実施形態の半導体装置の不良解析システムは、作成された前記フェイルビットマップの種類と前記初期表示情報データとを比較する比較ユニット33と、前記比較ユニットの比較結果に基づいて前記フェイルビットマップの一部を初期表示する表示ユニット36と、をさらに備える。
【選択図】図9
Description
本実施形態は、半導体装置の不良解析システムおよび半導体記憶装置に関する。
半導体デバイスの微細化、高集積化、構造の複雑化に伴い、不良解析は益々困難な作業となっている。メモリデバイスにおいては、半導体検査装置においてビットの良否データ(フェイルビット:Fail Bit)を収集し、FBM(フェイルビットマップ)を作成して解析する方法が一般的である。検査装置で収集したフェイルビットの論理アドレスを物理アドレスに変換し、その変換結果を元にFBM画像データを作成して保持する。そして解析者からの表示要求時にFBM画像データを表示する。また、複数のテストパターンおよびテスト条件のFBMを重ね合わせて解析する方法もある。
本実施形態は、解析効率を向上可能な半導体装置の不良解析システムおよび半導体記憶装置を提供する。
本実施形態の半導体装置の不良解析システムは、3次元構造を有する半導体メモリセルの不良解析結果データおよび前記半導体メモリセルの構成情報に基づいてフェイルビットマップを作成する画像データ作成ユニットと、初期表示する画像データの種類を記載した初期表示情報データを保持する初期表示情報保持ユニットと、を備える。実施形態の半導体装置の不良解析システムは、作成された前記フェイルビットマップの種類と前記初期表示情報データとを比較する比較ユニットと、前記比較ユニットの比較結果に基づいて前記フェイルビットマップの一部を初期表示する表示ユニットと、をさらに備える。
以下に添付図面を参照して、実施形態にかかる半導体装置の不良解析システムおよび半導体記憶装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
(実施形態1)
メモリデバイスにおいては、半導体検査装置においてビットの良否データ(フェイルビット:Fail Bit)を収集し、フェイルビットマップ(Fail Bit Map:FBM)を作成して解析する方法が一般的である。検査装置で収集したフェイルビットの論理アドレスを物理アドレスに変換し、その変換結果を元にFBM画像データを作成して保持する。そして解析者からの表示要求時にFBM画像データを表示する。図1は、FBM表示の一例である。高集積化によりウェハのグロスチップ数は数百チップにのぼるケースもあり、また1チップあたりのビットデータも数ギガビットのオーダーになっている。FBM解析においては、まず、図1に示すように、ウェハマップを表示してウェハ上の不良の分布を確認し、次に着目する不良の発生しているチップを表示して詳細を確認する。チップを複数のブロックに分け、ブロック毎にフェイルビットを表示させて解析する。1ウェハのFBMをPC画面上に収まるように表示するため、高倍率で縮約した画像を使用しており、拡大表示しないと詳細は分かり難い。
メモリデバイスにおいては、半導体検査装置においてビットの良否データ(フェイルビット:Fail Bit)を収集し、フェイルビットマップ(Fail Bit Map:FBM)を作成して解析する方法が一般的である。検査装置で収集したフェイルビットの論理アドレスを物理アドレスに変換し、その変換結果を元にFBM画像データを作成して保持する。そして解析者からの表示要求時にFBM画像データを表示する。図1は、FBM表示の一例である。高集積化によりウェハのグロスチップ数は数百チップにのぼるケースもあり、また1チップあたりのビットデータも数ギガビットのオーダーになっている。FBM解析においては、まず、図1に示すように、ウェハマップを表示してウェハ上の不良の分布を確認し、次に着目する不良の発生しているチップを表示して詳細を確認する。チップを複数のブロックに分け、ブロック毎にフェイルビットを表示させて解析する。1ウェハのFBMをPC画面上に収まるように表示するため、高倍率で縮約した画像を使用しており、拡大表示しないと詳細は分かり難い。
図2は、3次元(3D)構造を有する半導体メモリのFBMデータ管理方法の一例である。Z軸方向のサイズがX軸およびY軸方向と比較して小さいため、Z軸方向をレイヤとし、X軸-Y軸の2次元(2D) FBMをレイヤ数分保持する。図2は、レイヤ0からレイヤ3の4つのレイヤの2次元(2D)FBMから構成されている。3次元(3D)構造を有する半導体メモリの構造の一例を図3に示す。
図3は、不揮発性半導体記憶装置のメモリセルアレイの概略構成例を示す斜視図である。図3において、半導体基板SBには回路領域R1が設けられ、回路領域R1上にはメモリ領域R2が設けられている。なお、回路領域R1が設けられる基板と、メモリ領域R2が設けられる基板とを別個にしてもよい。そして、回路領域R1において、半導体基板SB上には回路層CUが形成されている。また、メモリ領域R2において、回路層CU上にはバックゲート層BGが形成され、バックゲート層BGには接続層CPが形成されている。接続層CP上には、柱状体MP1、MP2(それぞれ絶縁膜に覆われた柱状半導体)が隣接して配置され、柱状体MP1、MP2の下端は接続層CPを介して互いに接続されている。また、接続層CP上には、4層分のワード線WL4〜WL1が順次積層されるとともに、ワード線WL4〜WL1にそれぞれ隣接するように4層分のワード線WL5〜WL8が順次積層されている。ワード線WL4〜WL1と接する柱状体MP2の内部にはメモリセルが形成され、ワード線WL5〜WL8と接する柱状体MP1の内部にはメモリセルが形成されている。従って例えば、ワード線WL4およびWL5を含む層に形成されているメモリセルを纏めたものが上記した1つのレイヤ、図2のレイヤ0に相当する。同様に、ワード線WL3およびWL6を含む層に形成されているメモリセルを纏めたものがレイヤ1、ワード線WL2およびWL7を含む層に形成されているメモリセルを纏めたものがレイヤ2、ワード線WL1およびWL8を含む層に形成されているメモリセルを纏めたものがレイヤ3である。即ち、図3には柱状体MP1、MP2の延伸方向に並んだ並列する4つのレイヤが存在することになる。そして、ワード線WL5〜WL8が柱状体MP1にて貫かれるとともに、ワード線WL1〜WL4が柱状体MP2にて貫かれることで、NANDストリングNSが構成されている。また、柱状体MP1、MP2上には柱状体SP1、SP2がそれぞれ形成されている。最上層のワード線WL8上には、柱状体SP1にて貫かれたセレクトゲート電極SGDが形成され、最上層のワード線WL1上には、柱状体SP2にて貫かれたセレクトゲート電極SGSが形成されている。また、セレクトゲート電極SGS上には、柱状体SP2に接続されたソース線SCEが設けられるとともに、ソース線SCE上には、プラグPGを介して柱状体SP1に接続されたビット線BL1〜BL6がカラムごとに形成されている。なお、柱状体MP1、MP2は、ビット線BL1〜BL6とワード線WL1〜WL8との交点に配置することができる。なお、ここではメモリセルに着目したレイヤを扱っているが、上記したSGD、SGS、およびBGなどをレイヤとして扱うことも可能である。
図4は、レイヤ0とレイヤ1のそれぞれのFBM画像の一例である。図4は、それぞれのレイヤ(X軸-Y軸の2次元平面)内のメモリセルでの不良の発生状況を示したものであり、黒い領域が各レイヤ内でのフェイル(不良)を示している(白い領域はパス(良)を示す)。なお、ここでは不良モードによらず、単に各セルがフェイル(不良)かパス(良)かを黒白で示している。3次元(3D)FBMは、図5のような3次元(3D)表示が可能である。図5におけるZ軸と垂直な各レイヤでの断面が図4である。図5のような表示は、全体のFBM形状を把握するのには適しているが、詳細の状況は確認し難い。従って、不良発生の詳細な状況を把握するためには、拡大/縮小機能、3次元(3D)表示−2次元(2D)(特定レイヤ)表示切替機能などが求められる。従って、3次元不良解析システムは、図6のように図4でレイヤ別に示したX軸-Y軸の2次元(2D)FBMを重ね合わせてフェイル(不良)の発生状況を表示することも可能である。3次元(3D)FBMのZ軸方向のサイズは、数十レイヤに及ぶ場合がある。レイヤ数が増えると、その数だけFBM画像を重ねて表示するため、表示時間がかかり問題である。その一方で、全レイヤのFBM画像を数十枚重ねて表示した場合、どのレイヤで不良が発生したか区別し辛い問題がある。
一方、不良ビットの発生形状により不良モードを分類して、不良原因を特定する解析も一般的である。不良モードは、不良原因を特定するために、設計・デバイス・プロセスの幅広い知識を持った専門家がその形状に着目して定義する。図7はフェイルビットの形状毎に不良モードを分類し、そのモード毎にフェイルビットを色分け表示した一例で、ビット不良とカラム不良が発生している。ビット不良と言っても、単独で発生する単ビット不良、縦方向に2ビット連続して発生する縦2ビット不良、横方向に2ビット連続して発生する横2ビット不良など、解析の目的に応じて細かく不良モードを定義して分類することもできる。この不良モード分類を自動化した不良モード分類システムが開発されている。
半導体構造の複雑化に伴い、数十種類の不良モードに分類して解析するケースがあり、不良多発時にはその数十種類の不良モードが発生することがある。図8は不良モード毎のFBM画像の一例で、カラム不良のFBM画像とビット不良のFBM画像である。不良モード毎にFBMを色分け表示するために、予めFBM画像を不良モード毎に分けて作成し、保持する。発生不良モード数が数十と多くなると、その数だけFBM画像を重ねて表示するため、表示時間がかかり問題である。その一方で、画像データを数十枚重ねて表示すると、特に画像縮約率の高いFBMにおいては色を識別することが難しく、着目している不良を見逃すケースも出てきてしまい問題である。
さらに、3次元(3D)構造を有する半導体メモリの不良モード別FBM色分け表示では、レイヤ×不良モードの数だけFBM画像データを重ねて表示しなければならず、表示時間がかかり問題である。
図9は、本発明の実施形態1にかかる半導体装置の不良解析システム100の構成の一例を示す図である。不良解析システム100はFBMデータ60を作成するFBM作成部10、フェイルビットの発生形状毎にモード分類する不良モード分類部20、およびFBMを表示するFBM表示部30を少なくとも具備する。不良解析システム100はさらに、画像作成マスタやメモリ構成などの情報を保持する製品マスタ情報40、初期表示に関する情報を保持するFBM初期表示情報保持ユニット50、FBM作成部10が作成したFBM画像データ等を保持するFBMデータ60、および半導体検査装置により収集された不良解析結果データである電気的テスト結果70を具備している。
FBM作成部10は、アドレス変換ユニット11、画像データ作成ユニット12、管理情報登録ユニット13を具備する。各ユニットについて説明すると、アドレス変換ユニット11は電気的テスト結果から検出した不良セルの(機能設計上の)論理アドレスをメモリ構成情報に従ってチップ上の物理アドレスに変換する機能を有する。画像データ作成ユニット12はアドレス変換したFBM画像データを作成する機能を有し、管理情報登録ユニット13は処理対象の製品情報毎に画像データを作成したレイヤ情報を登録する機能を有する。
不良モード分類部20は、不良モード分類ユニット21、画像データ作成ユニット22、管理情報登録ユニット23を具備する。不良モード分類ユニット21はFBM画像データを入力して不良ビットの形状毎に不良モードを分類する機能を有する。画像データ作成ユニット22と管理情報登録ユニット23は、後で詳述するが、FBM作成部10の画像データ作成ユニット12と管理情報登録ユニット13と類似の機能を備える。
FBM表示部30は、マスタ情報読込ユニット31、初期表示情報設定ユニット32、表示情報比較ユニット33、画像データ抽出ユニット34、画像データ結合ユニット35、FBM−3D表示ユニット36を具備する。マスタ情報読込ユニット31は、製品マスタ情報40内の画像作成マスタ(レイヤ)43、画像作成マスタ(不良モード)44から情報を読み込む機能を有する。初期表示情報設定ユニット32は、FBM初期表示情報保持ユニット50に保持された初期表示についての情報である初期表示情報(レイヤ)51および初期表示情報(不良モード)52を読み込む機能を有する。表示情報比較ユニット33は、画像作成マスタ情報と初期表示情報を比較し、表示するレイヤおよび不良モードを決定する機能を有する。画像データ抽出ユニット34はFBMデータ管理テーブル62を参照して表示要求のあった製品情報を抽出する機能を有する。画像データ結合ユニット35は画像データ抽出ユニット34で抽出した製品情報を元に、表示対象の画像データを読み込み、結合する機能を有する。FBM−3D表示ユニット36はユーザインタフェースからの2次元(2D)表示、3次元(3D)表示、レイヤ切り替え、不良モード切り替えなどの要求に応じてFBMを表示させる機能を有する。
図10は、画像作成マスタ(レイヤ)43の一例で、画像データを作成するレイヤを製品名毎に記したものである。製品“AAAAAAA”はカンマ区切りで複数のレイヤ情報を記述しており、0,1,2,3のそれぞれでレイヤ分割することを示す。製品“AAAAAAA”のメモリ構成としてZ軸方向にレイヤ4以上が存在しても、画像作成マスタ(レイヤ)43に従いそれらの画像データは作成しない。製品“BBBBBBB”では、“0”はレイヤ0を1画像とし、記号“+”でレイヤ情報を繋いで記述している“1+2+3+4+5+6”はレイヤ1,2,3,4,5,6を重ねて1画像とし、“7”はレイヤ7を1画像とし、製品“BBBBBBB”では3枚のFBM画像データを作成することを示す。
図11は、画像作成マスタ(不良モード)44の一例で、画像データを作成する不良モード情報を製品毎に記したものである。製品“AAAAAAA”はカンマ区切りで複数の不良モード情報を記述しており、Mode1〜Mode10のそれぞれで分割して10枚の画像データを作成することを示す。製品“BBBBBBB”は記号“+”で不良モード情報を繋いで記述しており、“Mode1+Mode2+Mode3”はMode1、Mode2、Mode3の3不良モードのFBMを重ねて1画像とし、“Mode4+Mode5”はMode4とMode5の2不良モードのFBMを重ねて1画像とし、製品“BBBBBBB”では2枚の不良モード別FBM画像データを作成することを示す。
図12は、FBMデータ管理テーブル62の一例で、製品情報毎に画像作成したレイヤおよび不良モードを登録する。登録する内容としては、製品名、ロット番号、ウェハ番号などの製品情報と、画像作成したレイヤおよび不良モード情報である。図12は、画像作成したレイヤおよび不良モードを管理テーブルに登録する方法だが、管理テーブルに登録しない方法もある。例えば図13のように、画像データのファイル名に“Layer0.png”などレイヤ情報を保持し、製品名、ロット番号、ウェハ番号毎にディレクトリを分けて管理する。不良モード別FBMの場合はさらに不良モード毎のディレクトリを追加して管理する。
図14は、初期表示情報(レイヤ)51の一例である。製品毎に初期表示するレイヤを定義する。初期表示するレイヤが複数ある場合は、カンマ区切りで記述する。初期表示情報は、システムで一括管理してもよいし、解析グループ毎に管理しても、ユーザ毎に個別に管理してもよい。
図15は、初期表示情報(不良モード)52の一例である。製品毎に初期表示する不良モードを定義する。初期表示する不良モードが複数ある場合は、カンマ区切りで記述する。レイヤ初期表示情報と同様に、初期表示情報は、システムで一括管理してもよいし、解析グループ毎に管理しても、個別に管理してもよい。
また、ウェハ毎に初期表示する不良モードを定義する方法もある。例えば、ウェハ毎に不良発生数が多い上位5つの不良モードを初期表示する方法で、この方法では、初期表示する不良モードがウェハにより異なる。
図16は、本実施形態によるFBM作成フローの一例である。ステップS101で、FBM作成部10は、半導体検査装置が収集した図9の電気的テスト結果70をフェイルビット情報(不良解析結果データ)として計算機メモリに読み込む。計算機メモリは図9には特に示していないが、不良解析システム100は単一サーバーあるいは複数サーバーからなる分散システム上に構築されているので、例えばFBM作成部10の機能を担うサーバーのメモリなどである。さらにFBM作成部10は、ステップS102でチップXサイズ、チップYサイズ、チップZサイズなどのメモリ構成情報41(図9)を読み込む。ステップS103で、アドレス変換ユニット11が、メモリ構成情報41が有する論理アドレスから物理アドレスへの変換情報に基づいて検出した不良セルの論理アドレスをチップ上の物理アドレスに変換する。以下のステップS104〜S108は画像データ作成ユニット12により実行される。ステップS104で、画像作成マスタ(レイヤ)43を参照し、対象製品の定義があるかどうかチェックする。もし画像作成マスタ(レイヤ)43に対象製品の定義がなければ(ステップS104:No)、メモリ構成情報41に記された全レイヤについて、それぞれ分けてFBM画像データを作成する(ステップS105)。例えば、図10において、製品“CCCCCCC”は画像作成マスタ(レイヤ)43に製品定義がないため、製品“CCCCCCC”のメモリ構成情報においてチップZサイズが16ならば、レイヤ0からレイヤ15までの16枚の画像を分けて作成する。もし画像作成マスタ(レイヤ)43に対象製品の定義があれば(ステップS104:Yes)、画像作成マスタ(レイヤ)43の定義において複数のレイヤを纏めて定義しているかどうかをさらにチェックする(ステップS106)。図10の製品“BBBBBBB”の“1+2+3+4+5+6”のように記号“+”を用いた定義は複数レイヤを纏めて定義したものである。もし複数のレイヤを纏めて定義していない場合(ステップS106:No)、例えば図10の製品“AAAAAAA”の場合は、レイヤ“0,1,2,3”について、それぞれ分けてFBM画像データを作成する(ステップS107)。複数レイヤを纏めて定義している場合(ステップS106:Yes)、纏めて定義しているレイヤを重ね合わせた画像データを作成し、初期表示用FBM画像データとして保存する(ステップS108)。これにより、全レイヤについて、それぞれ分けてFBM画像データを作成するという無駄を省くことができる。ステップS105、S107、S108の後は、管理情報登録ユニット13がFBMデータ管理テーブル62に作成した画像データの(レイヤ)情報、具体的には、どのレイヤを複数纏めて画像データを作成したかについての情報等を登録する(ステップS109)。
図17は、本実施形態の不良モード分類フローの一例である。ステップS201で、不良モード分類部20は、レイヤ別FBM画像データ61から不良モード分類ユニット21へFBM画像データを入力する。ステップS202で、不良モード分類ユニット21は、チップXサイズ、チップYサイズ、チップZサイズなどのメモリ構成情報41(図9)と不良モード分類情報42(図9)を読み込む。ステップS203で、不良モード分類ユニット21は、不良モード分類情報42に従い不良モードを分類する。以下のステップS204〜S208は画像データ作成ユニット22により実行される。ステップS204で、画像作成マスタ(不良モード)44を参照し、対象製品の定義があるかどうかチェックする。もし定義がなければ(ステップS204:No)、不良モード分類情報42の全不良モードについて、それぞれ分けてFBM画像データを作成する(ステップS205)。もし画像作成マスタ(不良モード)44に対象製品の定義があれば(ステップS204:Yes)、画像作成マスタ(不良モード)44の定義において複数の不良モードを纏めて定義しているかをさらにチェックする(ステップS206)。図11の製品“BBBBBBB”の“Mode1+Mode2+Mode3”のように記号“+”を用いた定義は複数の不良モードを纏めて定義したものである。もし複数の不良モードを纏めて定義していない場合(ステップS206:No)、例えば図11の製品“AAAAAAA”の場合は、“Mode1”から“Mode10”の10不良モードについて、それぞれ分けてFBM画像データを作成する(ステップS207)。複数の不良モードを纏めて定義している場合(ステップS206:Yes)、纏めて定義されている不良モードFBM画像を重ね合わせた画像データを作成し初期表示用FBM画像データとして保存する(ステップS208)。これにより、全不良モードについて、それぞれ分けてFBM画像データを作成するという無駄を省くことができる。ステップS205、S207、S208の後は、管理情報登録ユニット23がFBMデータ管理テーブル62に作成した画像データの(不良モード)情報、具体的には、どの不良モードを複数纏めて画像データを作成したかについての情報等を登録する(ステップS209)。
図18は、本実施形態のFBM表示フローの一例である。ステップS301において、マスタ情報読込ユニット31は、チップXサイズ、チップYサイズ、チップZサイズなどのメモリ構成情報41(図9)を読み込む。次に、ステップS302において、FBM表示部30は、初期表示であるか否かを判定する。初期表示である場合は(ステップS302:Yes)、例えば図14および図15に示した初期表示情報(レイヤ)51および初期表示情報(不良モード)52をFBM初期表示情報保持ユニット50から初期表示情報設定ユニット32が読み込む(ステップS303)。図14および図15に示したような初期表示情報が存在しない場合(ステップS304:No)は、画像データ抽出ユニット34がFBMデータ管理テーブル62に登録されている全レイヤ、全不良モードのFBM画像データを抽出する(ステップS314)。図14および図15に示したような初期表示情報が存在する場合(ステップS304:Yes)は、図10および図11に示したような画像作成マスタ(レイヤ)43、画像作成マスタ(不良モード)44を画像マスタ情報としてマスタ情報読込ユニット31が読み込む(ステップS305)。そして、ステップS306において、画像作成マスタ(レイヤ)43および画像作成マスタ(不良モード)44と初期表示情報(レイヤ)51および初期表示情報(不良モード)52とを表示情報比較ユニット33が比較し、画像作成マスタ(レイヤ)43および画像作成マスタ(不良モード)44のなかに対象製品の定義があるか(ヒットするか)どうかを判定する(ステップS307)。もし定義がなければ、即ちヒットデータが全くなければ(ステップS307:No)、画像データ抽出ユニット34はFBMデータ管理テーブル62に登録されている全レイヤ、全不良モードのFBM画像データを抽出する(ステップS314)。即ち、全レイヤおよび全不良モードのFBM画像データおよび不良モード別FBM画像データを抽出する。
もし定義があれば、即ちヒットデータがあれば(ステップS307:Yes)、画像作成マスタ情報と初期表示情報との比較結果(ヒットデータ)、即ち画像作成マスタ(レイヤ)43および画像作成マスタ(不良モード)44のなかに定義がある対象製品に基づいてFBMデータ管理テーブル62を検索して、画像データ抽出ユニット34が抽出するFBM画像データを決定する(ステップS308)。ヒットデータの求め方の具体例を以下に示す。例えば、図10の画像作成マスタ(レイヤ)43と図14の初期表示情報(レイヤ)51を比較する場合、製品“AAAAAAA”の比較結果は“0”で、製品“BBBBBBB”については初期表示情報(レイヤ)51の“5”は画像作成マスタ(レイヤ)43における“1+2+3+4+5+6”に含まれるため、ヒットデータは“0,1+2+3+4+5+6”となる。また、図11の画像作成マスタ(不良モード)44と図15の初期表示情報(不良モード)52を比較する場合、製品“AAAAAAA”のヒットデータは“Mode1,Mode5,Mode10”で、製品“BBBBBBB”については初期表示情報(不良モード)の“Mode6”は画像作成マスタ(不良モード)44に存在しないため、ヒットデータは“Mode1+Mode2+Mode3”となる。この場合“Mode6”については表示されない。上記の例では、初期表示情報で示された定義が画像作成マスタで纏められている場合はそれを表示し、画像作成マスタに存在しない初期表示情報は表示できないとした例を示した。なお、画像作成マスタに初期表示情報が全く記載されていない場合、即ちヒットデータが全くない場合(ステップS307:No)は、上述したように、ステップS314に進む。ただし、このようなヒットデータの選定方法はあくまで一例であり必ずしもこのような選定方法に限定されるわけではない。そしてヒットデータを元にFBMデータ管理テーブル62を検索し、画像データ抽出ユニット34が抽出するFBM画像データを決定する。
ステップS302において、初期表示でない場合は(ステップS302:No)、ステップS309において、ユーザ操作の有無が判定される。ユーザ操作がある場合(ステップS309:Yes)とは、例えば、ユーザがレイヤ選択画面、不良モード選択画面、あるいはその両者が表示されている画面において、選択項目を追加するなどのユーザ指定情報が与えられた場合である。この場合は、図10および図11に示したような画像作成マスタ(レイヤ)43、画像作成マスタ(不良モード)44を画像マスタ情報としてマスタ情報読込ユニット31が読み込む(ステップS310)。そして、ステップS311においては、画像作成マスタ (レイヤ)43および画像作成マスタ(不良モード)44と上述したユーザ指定情報とを表示情報比較ユニット33が比較し、画像作成マスタ (レイヤ)43および画像作成マスタ(不良モード)44のなかに対象製品の定義があるか(ヒットするか)どうかを判定する(ステップS312)。もし定義がなければ、即ちヒットデータがなければ(ステップS312:No)、画像データ抽出ユニット34はFBMデータ管理テーブル62に登録されている全レイヤ、全不良モードのFBM画像データを抽出する(ステップS314)、即ち全レイヤおよび全不良モードのFBM画像データおよび不良モード別FBM画像データを抽出する。
もし定義があれば、即ちヒットデータがあれば(ステップS312:Yes)、画像作成マスタ情報とユーザ指定情報との比較結果(ヒットデータ)、即ち画像作成マスタ (レイヤ)43および画像作成マスタ(不良モード)44のなかに定義がある対象製品に基づいてFBMデータ管理テーブル62を検索して、画像データ抽出ユニット34が抽出するFBM画像データを決定する(ステップS313)。ヒットデータの求め方はステップS307で説明したのと同様な選定方法である。なお、ユーザ操作が無い場合(ステップS309:No)は、ステップS304に進む。
そして、ステップS308、S313およびS314の次には、画像データ抽出ユニット34によって抽出されたFBM画像データを画像データ結合ユニット35が重ね合わせ(ステップS315)、最後に重ね合わせたFBM画像データをFBM−3D表示ユニット36が表示する(ステップS316)。
なお、本実施形態においては、まず図16のFBM作成フローが実行され、次に図17の不良モード分類フローが実行され、最後に図18のFBM表示フローが実行される。しかし、各フローは独立して実行されてもかまわない。
図19は、レイヤ別FBM表示の一例である。画像作成マスタ(レイヤ)43およびFBMデータ管理テーブル62にはLayer0〜Layer3が登録されているが、初期表示情報(レイヤ)51には“Layer0”が登録されている。上図は初期表示のFBMとレイヤ選択画面を示し、“Layer0”のFBMが表示され、レイヤ選択画面では“Layer0”が選択されている。下図は、初期表示後、ユーザがレイヤ選択画面で“Layer1”を追加で選択してFBMを再表示させた様子で、Layer0とLayer1のFBMが重ねて表示されている。レイヤ選択画面で“Layer1”が追加で選択されると、図9の画像データ抽出ユニット34はFBM画像データから“Layer1”の画像データを抽出し、画像データ結合ユニット35は既抽出の“Layer0”画像データと“Layer1”の画像データを重ね合わせ、FBM−3D表示ユニット36は重ね合わせたFBMを表示する。
図20は、不良モード別FBM表示の一例である。画像作成マスタ(不良モード)44およびFBMデータ管理テーブル62にはブロック不良1、ロウ不良2、カラム不良3、ビット不良などが登録されているが、初期表示情報(不良モード)52には“ブロック不良”が登録されている。上図は初期表示の不良モード別(色分け)FBMと不良モード選択画面を示し、“ブロック不良(赤)”のFBMが表示され、不良モード選択画面では“ブロック不良(赤)”が選択されている。下図は、初期表示後、ユーザが不良モード選択画面で“ロウ不良(水)、カラム不良(黄)”を追加で選択してFBMを再表示させた様子で、ブロック不良1、ロウ不良2、カラム不良3のFBMが重ねて表示されている。図20は実際には色分けで不良モードを区別する。
図21は、レイヤ別不良モード別FBM表示の一例である。画像作成マスタ(レイヤ)43、画像作成マスタ(不良モード)44およびFBMデータ管理テーブル62にはLayer0〜Layer3およびブロック不良1、ロウ不良2、カラム不良3、ビット不良などが登録されているが、初期表示情報(レイヤ)51および初期表示情報(不良モード)52には“Layer0およびブロック不良”が登録されている。この場合、初期表示では、初期表示情報(レイヤ)51および初期表示情報(不良モード)52とに基づいてレイヤおよび不良モードを指定してFBM表示する。上図は初期表示のFBM、レイヤ選択画面、及び不良モード選択画面を示し、“Layer0およびブロック不良”の不良モード別(色分け)FBMが表示され、レイヤ選択画面では“Layer0”が、不良モード選択画面では“ブロック不良(赤)”が選択されている。下図は、初期表示後、ユーザがレイヤ選択画面で“All Layer(全レイヤ)”を選択し、不良モード選択画面で“ロウ不良(水)、カラム不良(黄)”を追加で選択してFBMを再表示させた様子で、全レイヤのブロック不良1、ロウ不良2、カラム不良3のFBMが重ねて表示されている。3次元(3D)表示させると、全レイヤ表示されていることが確認できる。図21は実際には色分けで不良モードを区別する。
以上説明したように、本実施形態にかかる半導体装置の不良解析システム100および不良解析方法においては、3次元(3D)構造を有する半導体メモリのフェイルビットデータをZ軸方向のレイヤ別に分割してフェイルビットマップデータを作成し、その初期表示では単数または複数の特定レイヤの画像データのみを高速表示する。また、不良モード毎に色分けしたフェイルビットマップの初期表示では、全不良モードを重ねて表示せずに、単数または複数の特定不良モードの画像データのみを高速表示する。なお、図9に示した各機能ユニットは、分散サーバーあるいはクラウド上などに分散配置されていても構わない。即ち、本実施の形態にかかる半導体装置の不良解析システム100は単一の装置のみならず複数の装置に各機能ユニットが分散配置されて実現されてもかまわない。
突発性の不良が発生した状況下および特異不良が多発した状況下では、不良モード別FBM表示において既定の初期表示情報(不良モード)を使用せずに、不良数の多い不良モードを初期表示する方法が有効である。不良数の多い不良モードを初期表示するため、初期表示不良モードはウェハにより動的に変化する。
不良数の多い不良モードを初期表示するために、図9の半導体装置の不良解析システム100の構成に構成要件を追加した一例を図22に示す。図22においては、半導体装置の不良解析システム100の構成の製品マスタ情報40内に不良数集計フラグ45を、不良モード分類部20の末尾に不良数集計ユニット24を、FBMデータ60内に不良モード集計データ65を、FBM表示部30に不良モード初期表示切替ボタン37を追加する。不良数集計フラグ45がオフの場合は前記の通り既定の画像作成マスタ(不良モード)44と初期表示情報(不良モード)52に基づいて初期表示し、不良数集計フラグ45がオンかつ不良モード初期表示切替ボタン37を押下した場合は、以下のように不良数の多い不良モード上位5つを初期表示する。
不良数集計フラグ45がオンの場合について詳細を記す。不良モード分類ユニット21においてチップ毎のFBM画像データを入力して不良ビットの形状毎に不良モード分類する。画像データ作成ユニット22においては、画像作成マスタ(不良モード)44を参照せずに、不良モード分類情報の全不良モードについて、それぞれ分けてFBM画像データを作成し、管理情報登録ユニット23において作成した画像データの情報を登録する。不良数集計ユニット24において、同一ウェハ上の全チップの不良モード分類結果(不良モード毎の不良発生数)を不良モード毎に集計し、不良モード集計データ65として“ウェハ識別子、上位5つの不良モード及びその不良発生数”を登録する。FBM表示部30における不良モード初期表示切替ボタン37はユーザが指定したウェハの不良モード集計データ65が存在する場合にアクティブとなり、切替ボタンを押下すると、不良モード集計データ65に基づいて不良数の多い不良モード上位5つのFBMを初期表示する。
(実施形態2)
実施形態1では、初期表示情報はシステム内で予め定義する。または不良の出方により動的に(例えば上位5不良モードを)設定した。初期表示レイヤおよび不良モードが複数設定された場合は、システム内で予めそれらを重ね合わせた画像データを作成したが、本実施形態においては、テスト時にエンジニアが明示的に初期表示情報をセットし、テスタ出力データに初期表示情報を含める。
実施形態1では、初期表示情報はシステム内で予め定義する。または不良の出方により動的に(例えば上位5不良モードを)設定した。初期表示レイヤおよび不良モードが複数設定された場合は、システム内で予めそれらを重ね合わせた画像データを作成したが、本実施形態においては、テスト時にエンジニアが明示的に初期表示情報をセットし、テスタ出力データに初期表示情報を含める。
即ち、テストした結果、不良が多い(不良発生頻度が高い)レイヤを初期表示レイヤとして出力データにセットするように、テストプログラムに組み込んでおき、テスト時にテスタ出力データに初期表示情報を含める。システムではテスタ出力データ内の初期表示情報に基づき、初期表示情報を設定する。
図23は、テスタ出力データにおける初期表示レイヤ情報の一例である。例えばテスタにおいてテスト対象の製品情報、テスト名、テスト日付情報などをテキストファイルに出力するケースでは、その空欄(Filler部)の末尾10桁を初期表示レイヤ情報として割り当てて使用する。
図24は、テスタ出力データにおける初期表示レイヤ情報を使用する一例である。テスタにおいてテスト時にエンジニアが明示的に初期表示情報をセットし、テスタ出力データに初期表示情報を含める。また、不良が多いレイヤを初期表示レイヤとして出力データにセットするように予めテストプログラムに組み込んでおき、テスト時にテスタ出力データに初期表示情報を含めてもよい。
システム側では、図9の半導体不良解析システムの構成のFBM作成部10において、さらにFBMデータ受信ユニット15を追加で具備し、テスタ出力データ内の初期表示情報に基づき、初期表示情報を設定する。これにより、システム側で初期表示情報を設定するのではなく、テスト時の状況や不良の出方により、テスタ側で初期表示情報を設定することが可能となる。
さらに、デバイスに複数レイヤの重ね合わせデータを出力する回路を追加することにより、以下のような応用も可能となる。
即ち、テスト時に複数のレイヤのPass/Fail情報をそのまま出力せずに、例えばAND/ORなどの演算を実施してから出力させる回路を追加することで、複数レイヤの演算後のPass/Fail情報を出力させて、システムでFBM画像データを作成しその演算後のレイヤを初期表示する。
図25、は半導体メモリ装置の一例である。この半導体メモリ装置は、複数のレイヤ毎のセルの良否データ(パス/フェイル情報)が入力される論理演算回路ALU(Arithmetic Logic Unit)202および不良解析用レジスタ200(不良解析用ユニット)を備えている。通常は、論理演算回路ALU202は何も演算せずに、レイヤ毎に測定されたセルの良否データをそのまま不良解析用レジスタ200に保持するようにする。この場合は、各レイヤのセルの良否データ(パス/フェイル情報)を不良解析用レジスタ200(不良解析用ユニット)からテスタに出力する。
ここで、不良解析用レジスタ200の前段に設置された論理演算回路ALU202において、複数のレイヤ毎のセルのパス/フェイル情報に対して、例えば論理積(AND)、論理和(OR)などの演算子を使用して演算した結果を不良解析用レジスタ200に出力することで、半導体メモリ装置内で複数レイヤのパス/フェイル情報の演算結果をテスタに出力することが可能となる。具体的には、例えば、レイヤ0とレイヤ1で同一の2次元座標に位置するセルのフェイルについて論理積をとれば、両レイヤに跨る、即ちレイヤ間を貫通した不良を演算結果として得ることができる。また、レイヤ0とレイヤ1で同一の2次元座標に位置するセルのフェイルについて論理和をとれば、両レイヤの不良を重畳したデータ(例えば、図6に相当するデータ)が演算結果として得られる。このような演算は、不良解析時に各レイヤの同一の2次元座標に位置するセルのパス/フェイル情報が並列的に求められれば可能である。演算対象のレイヤおよび演算子は、テスタから入力してもよいし、演算対象のレイヤと演算子は演算式レジスタ203に予め保持し記憶させておいてもよい。この演算結果をテスタから出力時、図23のテスタ出力データにおける初期表示レイヤ情報(末尾10桁)にレイヤ0とレイヤ1の論理積結果を初期表示情報とすることを示す“0and1”、或いはレイヤ0とレイヤ1の論理和結果を初期表示情報とすることを示す“0OR1”などと記載して出力する。これにより図24に従い、FBMデータ受信ユニット15で演算結果FBMを初期表示情報として登録し、次にアドレス変換ユニット11で演算結果をFBMに変換して登録し、初期表示することが可能となる。すなわち、図25の半導体メモリ装置の出力結果をそのまま初期表示とすることが可能となる。
3次元(3D)構造を有する半導体メモリのフェイルビットマップ(FBM)解析においては、まず最重要である最上層および最下層のフェイルビットマップを初期表示させてウェハの状況を把握し、その後に状況に応じて中間層のフェイルビットマップおよび、各レイヤのフェイルビットマップを表示させて詳細状況を把握する方法が特に有効である。また、3次元(3D)構造を有する半導体メモリのFBM不良モード解析においては、積層(Z軸)方向の不良原因に起因する、複数レイヤおよび全レイヤに跨る3次元(3D)不良モードを判定することも必要である。従って、最重要である3次元(3D)不良モードをまず初期表示させて、ボトルネックとなる不良を把握し、その後に必要に応じて2次元(2D)不良モードを表示させて詳細状況を把握する方法が有効である。以上説明した実施形態の半導体装置の不良解析システム100により、最重要なレイヤおよび最重要な不良モードを初期表示設定することにより、フェイルビットマップ(FBM)表示を高速化することが可能となる。さらに、このように初期表示を限定することにより重要な不良を見逃すリスクが低減し、また重要な不良を初期確認することによりデバイス解析時間が短縮し、引いてはプロセス条件などへ解析結果をフィードバックする迄の時間も短縮し、歩留りの急峻な立ち上げが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
(付記1)
3次元構造を有する半導体メモリセルの不良解析結果データおよび前記半導体メモリセルの構成情報に基づいてフェイルビットマップを作成する画像データ作成ユニットと、
初期表示する画像データの種類を記載した初期表示情報データを保持する初期表示情報保持ユニットと、
作成された前記フェイルビットマップの種類と前記初期表示情報データとを比較する比較ユニットと、
前記比較ユニットの比較結果に基づいて前記フェイルビットマップの一部を初期表示する表示ユニットと、
を備えることを特徴とする半導体装置の不良解析システム。
(付記2)
前記初期表示情報データに記載された画像データの種類は、画像データを作成するレイヤである
ことを特徴とする付記1に記載の半導体装置の不良解析システム。
(付記3)
前記初期表示情報データに記載された画像データの種類は、画像データを作成する不良モードである
ことを特徴とする付記1または2に記載の半導体装置の不良解析システム。
(付記4)
前記不良解析結果データは、不良発生頻度が高いレイヤの情報を含んでおり、前記初期表示情報データは当該不良発生頻度が高いレイヤの情報に基づいて作成される
ことを特徴とする付記1または2に記載の半導体装置の不良解析システム。
(付記5)
前記不良発生頻度が高いレイヤの情報は、半導体メモリセルに接続された不良解析用ユニットが出力するデータに基づいて生成される
ことを特徴とする付記4に記載の半導体装置の不良解析システム。
(付記6)
前記画像データ作成ユニットは、画像作成マスタデータに基づいて複数のレイヤについて纏めたフェイルビットマップを作成する
ことを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の不良解析システム。
(付記7)
前記画像データ作成ユニットは、画像作成マスタデータに基づいて複数の不良モードについて纏めたフェイルビットマップを作成する
ことを特徴とする付記1乃至6のいずれか1項に記載の半導体装置の不良解析システム。
(付記8)
どのレイヤを複数纏めて画像データを作成したかについての情報を管理する管理情報登録ユニットをさらに備え、
前記比較ユニットは前記管理情報登録ユニットが管理する情報を用いて比較する
ことを特徴とする付記6に記載の半導体装置の不良解析システム。
(付記9)
どの不良モードを複数纏めて画像データを作成したかについての情報を管理する管理情報登録ユニットをさらに備え、
前記比較ユニットは前記管理情報登録ユニットが管理する情報を用いて比較する
ことを特徴とする付記7に記載の半導体装置の不良解析システム。
(付記10)
3次元構造を有する半導体メモリセルの不良解析結果データ、前記半導体メモリセルの構成情報、および不良モードの種類に基づいてフェイルビットマップを作成する画像データ作成ユニットと、
前記不良解析結果データに基づいて不良モード毎の不良発生数を記録する不良数集計ユニットと、
前記不良モード毎の不良発生数に基づいて、発生頻度の高い不良モードにかかる前記フェイルビットマップの一部を初期表示する表示ユニットと、
を備えることを特徴とする半導体装置の不良解析システム。
(付記11)
前記表示ユニットは、不良モード毎にフェイルビットマップを色分けして表示する
ことを特徴とする付記1乃至10のいずれか1項に記載の半導体装置の不良解析システム。
(付記12)
3次元構造を有する半導体メモリセルの不良解析結果データを作成する工程と、
前記不良解析結果データおよび前記半導体メモリセルの構成情報に基づいてフェイルビットマップを作成する工程と、
作成された前記フェイルビットマップの種類と初期表示する画像データの種類を記載した初期表示情報データとを比較する工程と、
前記比較の結果に基づいて前記フェイルビットマップの一部を初期表示する工程と、
を含む
ことを特徴とする半導体装置の不良解析方法。
(付記13)
前記初期表示情報データに記載された画像データの種類は、画像データを作成するレイヤである
ことを特徴とする付記12に記載の半導体装置の不良解析方法。
(付記14)
前記初期表示情報データに記載された画像データの種類は、画像データを作成する不良モードである
ことを特徴とする付記12または13に記載の半導体装置の不良解析方法。
(付記15)
前記不良解析結果データを作成する工程において、前記不良解析結果データに不良発生頻度が高いレイヤの情報を含めて作成し、
前記不良発生頻度が高いレイヤの情報に基づいて、前記初期表示情報データを作成する
ことを特徴とする付記12に記載の半導体装置の不良解析方法。
(付記16)
前記フェイルビットマップを作成する工程において、画像作成マスタデータに基づいて複数のレイヤについて纏めたフェイルビットマップを作成する
ことを特徴とする付記12乃至15のいずれか1項に記載の半導体装置の不良解析方法。
(付記17)
前記フェイルビットマップを作成する工程において、画像作成マスタデータに基づいて複数の不良モードについて纏めたフェイルビットマップを作成する
ことを特徴とする付記12乃至16のいずれか1項に記載の半導体装置の不良解析方法。
(付記18)
3次元構造を有する半導体メモリセルの不良解析結果データを作成する工程と、
前記不良解析結果データ、前記半導体メモリセルの構成情報、および不良モードの種類に基づいてフェイルビットマップを作成する工程と、
前記不良解析結果データに基づいて不良モード毎の不良発生数を記録する工程と、
前記不良モード毎の不良発生数に基づいて、発生頻度の高い不良モードにかかる前記フェイルビットマップの一部を初期表示する工程と、
を含む
ことを特徴とする半導体装置の不良解析方法。
(付記19)
前記初期表示する工程において、不良モード毎にフェイルビットマップを色分けして初期表示する
ことを特徴とする付記12乃至18のいずれか1項に記載の半導体装置の不良解析方法。
(付記20)
3次元構造を有する半導体メモリセルと、
レイヤ毎に得られた前記半導体メモリセルの不良解析結果の間の論理演算が可能な演算器と、
前記演算器の演算結果を保持する不良解析用レジスタと、
を備えた
ことを特徴とする半導体記憶装置。
(付記21)
前記演算器は、レイヤ毎に得られた前記半導体メモリセルの不良解析結果の間の論理和を演算する
ことを特徴とする付記20に記載の半導体記憶装置。
(付記22)
前記演算器は、レイヤ毎に得られた前記半導体メモリセルの不良解析結果の間の論理積を演算する
ことを特徴とする付記20に記載の半導体記憶装置。
(付記23)
前記演算器の演算対象のレイヤおよび演算子を保持するレジスタ
をさらに備える
ことを特徴とする付記20乃至付記22のいずれか1項に記載の半導体記憶装置。
(付記1)
3次元構造を有する半導体メモリセルの不良解析結果データおよび前記半導体メモリセルの構成情報に基づいてフェイルビットマップを作成する画像データ作成ユニットと、
初期表示する画像データの種類を記載した初期表示情報データを保持する初期表示情報保持ユニットと、
作成された前記フェイルビットマップの種類と前記初期表示情報データとを比較する比較ユニットと、
前記比較ユニットの比較結果に基づいて前記フェイルビットマップの一部を初期表示する表示ユニットと、
を備えることを特徴とする半導体装置の不良解析システム。
(付記2)
前記初期表示情報データに記載された画像データの種類は、画像データを作成するレイヤである
ことを特徴とする付記1に記載の半導体装置の不良解析システム。
(付記3)
前記初期表示情報データに記載された画像データの種類は、画像データを作成する不良モードである
ことを特徴とする付記1または2に記載の半導体装置の不良解析システム。
(付記4)
前記不良解析結果データは、不良発生頻度が高いレイヤの情報を含んでおり、前記初期表示情報データは当該不良発生頻度が高いレイヤの情報に基づいて作成される
ことを特徴とする付記1または2に記載の半導体装置の不良解析システム。
(付記5)
前記不良発生頻度が高いレイヤの情報は、半導体メモリセルに接続された不良解析用ユニットが出力するデータに基づいて生成される
ことを特徴とする付記4に記載の半導体装置の不良解析システム。
(付記6)
前記画像データ作成ユニットは、画像作成マスタデータに基づいて複数のレイヤについて纏めたフェイルビットマップを作成する
ことを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の不良解析システム。
(付記7)
前記画像データ作成ユニットは、画像作成マスタデータに基づいて複数の不良モードについて纏めたフェイルビットマップを作成する
ことを特徴とする付記1乃至6のいずれか1項に記載の半導体装置の不良解析システム。
(付記8)
どのレイヤを複数纏めて画像データを作成したかについての情報を管理する管理情報登録ユニットをさらに備え、
前記比較ユニットは前記管理情報登録ユニットが管理する情報を用いて比較する
ことを特徴とする付記6に記載の半導体装置の不良解析システム。
(付記9)
どの不良モードを複数纏めて画像データを作成したかについての情報を管理する管理情報登録ユニットをさらに備え、
前記比較ユニットは前記管理情報登録ユニットが管理する情報を用いて比較する
ことを特徴とする付記7に記載の半導体装置の不良解析システム。
(付記10)
3次元構造を有する半導体メモリセルの不良解析結果データ、前記半導体メモリセルの構成情報、および不良モードの種類に基づいてフェイルビットマップを作成する画像データ作成ユニットと、
前記不良解析結果データに基づいて不良モード毎の不良発生数を記録する不良数集計ユニットと、
前記不良モード毎の不良発生数に基づいて、発生頻度の高い不良モードにかかる前記フェイルビットマップの一部を初期表示する表示ユニットと、
を備えることを特徴とする半導体装置の不良解析システム。
(付記11)
前記表示ユニットは、不良モード毎にフェイルビットマップを色分けして表示する
ことを特徴とする付記1乃至10のいずれか1項に記載の半導体装置の不良解析システム。
(付記12)
3次元構造を有する半導体メモリセルの不良解析結果データを作成する工程と、
前記不良解析結果データおよび前記半導体メモリセルの構成情報に基づいてフェイルビットマップを作成する工程と、
作成された前記フェイルビットマップの種類と初期表示する画像データの種類を記載した初期表示情報データとを比較する工程と、
前記比較の結果に基づいて前記フェイルビットマップの一部を初期表示する工程と、
を含む
ことを特徴とする半導体装置の不良解析方法。
(付記13)
前記初期表示情報データに記載された画像データの種類は、画像データを作成するレイヤである
ことを特徴とする付記12に記載の半導体装置の不良解析方法。
(付記14)
前記初期表示情報データに記載された画像データの種類は、画像データを作成する不良モードである
ことを特徴とする付記12または13に記載の半導体装置の不良解析方法。
(付記15)
前記不良解析結果データを作成する工程において、前記不良解析結果データに不良発生頻度が高いレイヤの情報を含めて作成し、
前記不良発生頻度が高いレイヤの情報に基づいて、前記初期表示情報データを作成する
ことを特徴とする付記12に記載の半導体装置の不良解析方法。
(付記16)
前記フェイルビットマップを作成する工程において、画像作成マスタデータに基づいて複数のレイヤについて纏めたフェイルビットマップを作成する
ことを特徴とする付記12乃至15のいずれか1項に記載の半導体装置の不良解析方法。
(付記17)
前記フェイルビットマップを作成する工程において、画像作成マスタデータに基づいて複数の不良モードについて纏めたフェイルビットマップを作成する
ことを特徴とする付記12乃至16のいずれか1項に記載の半導体装置の不良解析方法。
(付記18)
3次元構造を有する半導体メモリセルの不良解析結果データを作成する工程と、
前記不良解析結果データ、前記半導体メモリセルの構成情報、および不良モードの種類に基づいてフェイルビットマップを作成する工程と、
前記不良解析結果データに基づいて不良モード毎の不良発生数を記録する工程と、
前記不良モード毎の不良発生数に基づいて、発生頻度の高い不良モードにかかる前記フェイルビットマップの一部を初期表示する工程と、
を含む
ことを特徴とする半導体装置の不良解析方法。
(付記19)
前記初期表示する工程において、不良モード毎にフェイルビットマップを色分けして初期表示する
ことを特徴とする付記12乃至18のいずれか1項に記載の半導体装置の不良解析方法。
(付記20)
3次元構造を有する半導体メモリセルと、
レイヤ毎に得られた前記半導体メモリセルの不良解析結果の間の論理演算が可能な演算器と、
前記演算器の演算結果を保持する不良解析用レジスタと、
を備えた
ことを特徴とする半導体記憶装置。
(付記21)
前記演算器は、レイヤ毎に得られた前記半導体メモリセルの不良解析結果の間の論理和を演算する
ことを特徴とする付記20に記載の半導体記憶装置。
(付記22)
前記演算器は、レイヤ毎に得られた前記半導体メモリセルの不良解析結果の間の論理積を演算する
ことを特徴とする付記20に記載の半導体記憶装置。
(付記23)
前記演算器の演算対象のレイヤおよび演算子を保持するレジスタ
をさらに備える
ことを特徴とする付記20乃至付記22のいずれか1項に記載の半導体記憶装置。
1 ブロック不良、2 ロウ不良、3 カラム不良、10 FBM作成部、20 不良モード分類部、30 FBM表示部、100 半導体装置の不良解析システム。
Claims (6)
- 3次元構造を有する半導体メモリセルの不良解析結果データおよび前記半導体メモリセルの構成情報に基づいてフェイルビットマップを作成する画像データ作成ユニットと、
初期表示する画像データの種類を記載した初期表示情報データを保持する初期表示情報保持ユニットと、
作成された前記フェイルビットマップの種類と前記初期表示情報データとを比較する比較ユニットと、
前記比較ユニットの比較結果に基づいて前記フェイルビットマップの一部を初期表示する表示ユニットと、
を備えることを特徴とする半導体装置の不良解析システム。 - 前記初期表示情報データに記載された画像データの種類は、画像データを作成するレイヤである
ことを特徴とする請求項1に記載の半導体装置の不良解析システム。 - 前記不良解析結果データは、不良発生頻度が高いレイヤの情報を含んでおり、前記初期表示情報データは当該不良発生頻度が高いレイヤの情報に基づいて作成される
ことを特徴とする請求項1または2に記載の半導体装置の不良解析システム。 - 前記不良発生頻度が高いレイヤの情報は、半導体メモリセルに接続された不良解析用ユニットが出力するデータに基づいて生成される
ことを特徴とする請求項3に記載の半導体装置の不良解析システム。 - 3次元構造を有する半導体メモリセルと、
レイヤ毎に得られた前記半導体メモリセルの不良解析結果の間の論理演算が可能な演算器と、
前記演算器の演算結果を保持する不良解析用レジスタと、
を備えた
ことを特徴とする半導体記憶装置。 - 前記演算器は、レイヤ毎に得られた前記半導体メモリセルの不良解析結果の間の論理和を演算する
ことを特徴とする請求項5に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012179561A JP2014038672A (ja) | 2012-08-13 | 2012-08-13 | 半導体装置の不良解析システムおよび半導体記憶装置 |
US13/827,650 US9128143B2 (en) | 2012-08-13 | 2013-03-14 | Semiconductor device failure analysis system and semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012179561A JP2014038672A (ja) | 2012-08-13 | 2012-08-13 | 半導体装置の不良解析システムおよび半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014038672A true JP2014038672A (ja) | 2014-02-27 |
Family
ID=50065875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012179561A Pending JP2014038672A (ja) | 2012-08-13 | 2012-08-13 | 半導体装置の不良解析システムおよび半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9128143B2 (ja) |
JP (1) | JP2014038672A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019161088A (ja) * | 2018-03-15 | 2019-09-19 | 東芝メモリ株式会社 | 不良解析装置および不良解析方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6495852B2 (ja) | 2016-03-15 | 2019-04-03 | 東芝メモリ株式会社 | 記憶装置 |
JP7467284B2 (ja) * | 2020-08-27 | 2024-04-15 | キオクシア株式会社 | 半導体装置の不良解析システム、半導体装置の不良解析方法、およびプログラム。 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000306395A (ja) | 1999-04-16 | 2000-11-02 | Hitachi Ltd | 半導体不良解析システムおよびその方法並びに半導体の製造方法 |
JP2002134569A (ja) | 2000-10-23 | 2002-05-10 | Mitsubishi Electric Corp | テストデータ解析装置、テストデータ解析方法および記録媒体 |
DE10196980T5 (de) * | 2000-11-28 | 2004-04-22 | Advantest Corp. | Fehleranalysevorrichtung |
JP4146074B2 (ja) | 2000-11-28 | 2008-09-03 | 株式会社アドバンテスト | フェイル解析装置 |
JP4551582B2 (ja) | 2001-03-27 | 2010-09-29 | 株式会社東芝 | 不良解析方法及び不良解析装置 |
JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2009238874A (ja) | 2008-03-26 | 2009-10-15 | Toshiba Corp | 半導体メモリ及びその製造方法 |
JP2010054208A (ja) | 2008-08-26 | 2010-03-11 | Toshiba Corp | 半導体装置の不良解析システムおよび半導体装置の不良解析方法 |
JP2011108787A (ja) | 2009-11-16 | 2011-06-02 | Yokogawa Electric Corp | フェイルビットマップ表示装置 |
JP2012018052A (ja) | 2010-07-07 | 2012-01-26 | Toshiba Corp | 半導体装置の不良解析システム及び方法 |
JP2012038368A (ja) * | 2010-08-04 | 2012-02-23 | Toshiba Corp | 不良解析装置及び不良解析方法 |
JP5651415B2 (ja) | 2010-09-21 | 2015-01-14 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
-
2012
- 2012-08-13 JP JP2012179561A patent/JP2014038672A/ja active Pending
-
2013
- 2013-03-14 US US13/827,650 patent/US9128143B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019161088A (ja) * | 2018-03-15 | 2019-09-19 | 東芝メモリ株式会社 | 不良解析装置および不良解析方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140043360A1 (en) | 2014-02-13 |
US9128143B2 (en) | 2015-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11761904B2 (en) | Smart defect calibration system in semiconductor wafer manufacturing | |
TWI423057B (zh) | 佈局對原理圖錯誤系統及方法 | |
US6553329B2 (en) | System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list | |
US8918753B2 (en) | Correlation of device manufacturing defect data with device electrical test data | |
US6185707B1 (en) | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
TWI454956B (zh) | 用於分析記憶單元庫之單元的方法及電腦可讀取媒介 | |
US9430606B2 (en) | Failure analysis and inline defect characterization | |
US20120185818A1 (en) | Method for smart defect screen and sample | |
CN104916559B (zh) | 结合实体坐标的位失效侦测方法 | |
US8826209B2 (en) | Automated inline defect characterization | |
JP2007287272A (ja) | 冗長線所要量算出システムおよびそれを用いた不良解析方法 | |
US11894278B2 (en) | GIS-based method for producing spatial wafer map, and method for providing wafer test results using same | |
JP2014038672A (ja) | 半導体装置の不良解析システムおよび半導体記憶装置 | |
US7954018B2 (en) | Analysis techniques for multi-level memory | |
CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
US6986112B2 (en) | Method of mapping logic failures in an integrated circuit die | |
US8255865B2 (en) | Signal tracing through boards and chips | |
JP2012018052A (ja) | 半導体装置の不良解析システム及び方法 | |
JP4789651B2 (ja) | シミュレーション装置、シミュレーションプログラム及びシミュレーション方法 | |
KR100546354B1 (ko) | 원하는 분석 위치를 용이하게 찾을 수 있는 반도체 소자 | |
US9006003B1 (en) | Method of detecting bitmap failure associated with physical coordinate | |
Lin et al. | A local parallel search approach for memory failure pattern identification | |
US6865435B1 (en) | Method of translating a net description of an integrated circuit die | |
JP2002134569A (ja) | テストデータ解析装置、テストデータ解析方法および記録媒体 | |
JP2005346596A (ja) | 半導体装置の不良解析システムおよび半導体装置の製造方法 |