JP2010054208A - 半導体装置の不良解析システムおよび半導体装置の不良解析方法 - Google Patents

Abstract

【課題】３次元構造を有する半導体メモリの十分な解析結果を表示するための半導体装置の解析システムおよび半導体装置の解析方法を提供する。
【解決手段】３次元構造を有する半導体装置に対するテスト結果に基づいて不良を解析する半導体装置の不良解析システム１。半導体装置の不良解析システム１は、半導体装置の論理アドレスに対応する論理フェイルビットマップを半導体装置の物理アドレスに対応する第１物理フェイルビットマップに変換するアドレス変換部１２と、アドレス変換部１２によって変換された第１物理フェイルビットマップに対して半導体装置の高さ方向に論理和演算を行なって、第２物理フェイルビットマップを作成する論理演算部１４と、アドレス変換部１２によって変換された第１物理フェイルビットマップおよび論理演算部１４によって作成された第２物理フェイルビットマップを管理する管理部２２と、管理部２２によって管理された第１および第２物理フェイルビットマップを表示する表示部と、を備える。
【選択図】図１

Description

本発明は、半導体装置の不良解析システムおよび半導体装置の不良解析方法に関し、特に、３次元構造の半導体メモリの不良解析システムおよび解析方法に関する。

一般的な半導体装置の不良解析システムとして、フェイルビットマップ（以下、「ＦＢＭ」という）不良解析システムが知られている。従来のＦＢＭ不良解析システムは、２次元構造を有する半導体メモリを対象にしている（特許文献１を参照）。従来のＦＢＭ不良解析システムは、半導体メモリの各セルに対する解析結果（パス／フェイル情報）を、半導体メモリセルアレイの配列に合わせてディスプレイに表示するものである。従来のＦＢＭ不良解析システムの処理手順は以下の通りである。

はじめに、メモリテスタは、半導体メモリのテストを実施し、そのテスト結果を論理ＦＢＭとしてファイル化し、ＦＢＭ不良解析システムに送信する。一般的には、その論理ＦＢＭは、半導体メモリの論理アドレスに対応し、その論理アドレス順に並んでいる。

次に、ＦＢＭ不良解析システムは、メモリテスタから送信された論理ＦＢＭに対して半導体メモリセルアレイの配列に合わせてデータの並べ替え（以下、「アドレス変換処理」という）を行なって、その処理結果を物理ＦＢＭとしてファイル化する。一般的には、物理ＦＢＭは、半導体メモリの物理アドレスに対応し、物理アドレス順に並んでいる。

次に、ＦＢＭ不良解析システムは、コンピュータやエンジニアリングワークステーションなどのディスプレイに表示できるように、物理ＦＢＭをピクセル変換して、画像を作成する処理（以下、「画像処理」という）を行う。

このとき、ＦＢＭ不良解析システムは、物理ＦＢＭと画像とを複数の利用者から参照できるように管理する。そして、利用者によって半導体メモリの解析要求が行われたときには、ＦＢＭ不良解析システムは、コンピュータやエンジニアリングワークステーションなどの表示ツールを利用して、管理されている物理ＦＢＭおよび画像などをそれらのディスプレイに表示する。

しかしながら、従来のＦＢＭ不良解析システムでは、２次元構造の半導体メモリの解析を前提としているので、３次元構造を有する半導体メモリの解析結果を表示することはできない。

また、従来のＦＢＭ不良解析システムでは、アドレス変換処理によって３次元構造のメモリセルアレイを２次元空間にマッピングさせて、物理ＦＢＭに変換したとしても、利用者がその物理ＦＢＭから半導体メモリセルアレイ上での不良の発生をイメージする事は困難である。たとえば、３次元構造を有する半導体メモリについて、ウェハ面に対して垂直方向（以下、「高さ方向」という）にスライスしたイメージを高さ方向のメモリセルの数だけ物理ＦＢＭとして同時または逐次に表示することはできるが、利用者が半導体メモリセルアレイ上での不良の発生の仕方をイメージする事は困難である。特に、３次元構造を有する半導体メモリの高さが増加するほど、利用者が半導体メモリセルアレイ上での不良の発生の仕方をイメージする事はより困難になる。

また、従来のＦＢＭ不良解析システムでは、表示ツールが有する機能（たとえば、高さ方向にスライスした複数の物理ＦＢＭを論理演算して表示する機能や色分けして表示する機能）を利用して画像を表示したとしても、利用者が３次元構造を有する半導体装置の解析結果を把握することは困難である。

以上のことから、従来の不良解析システムでは、３次元構造を有する半導体メモリの十分な解析結果を表示することができない。
特開２００２−１６２４４９号公報

本発明の目的は、３次元構造を有する半導体メモリの十分な解析結果を表示するための半導体装置の解析システムおよび半導体装置の解析方法を提供することである。

本発明の第１態様によれば、
３次元構造を有する半導体装置に対するテスト結果に基づいて不良を解析する半導体装置の不良解析システムであって、
前記半導体装置の論理アドレスに対応する論理フェイルビットマップを前記半導体装置の物理アドレスに対応する第１物理フェイルビットマップに変換するアドレス変換部と、
前記アドレス変換部によって変換された第１物理フェイルビットマップに対して前記半導体装置の高さ方向に論理和演算を行なって、第２物理フェイルビットマップを作成する論理演算部と、
前記アドレス変換部によって変換された第１物理フェイルビットマップおよび前記論理演算部によって作成された第２物理フェイルビットマップを管理する管理部と、
前記管理部によって管理された第１および第２物理フェイルビットマップを表示する表示部と、を備えることを特徴とする半導体装置の不良解析システムが提供される。

本発明の第２態様によれば、
３次元構造を有する半導体装置に対するテスト結果に基づいて不良を解析する半導体装置の不良解析方法あって、
前記半導体装置の論理アドレスに対応する論理フェイルビットマップを前記半導体装置の物理アドレスに対応する第１物理フェイルビットマップに変換し、
前記第１物理フェイルビットマップに対して前記半導体装置の高さ方向に論理和演算を行なって、第２物理フェイルビットマップを作成し、
前記第１および第２物理フェイルビットマップを管理し、
前記第１および第２物理フェイルビットマップを表示することを特徴とする半導体装置の不良解析方法が提供される。

本発明によれば、３次元構造を有する半導体装置の十分な解析結果を表示する半導体装置の解析システムおよび半導体装置の解析方法を提供することができる。

以下、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。

はじめに、本発明の実施例１について説明する。本発明の実施例１は、論理和演算によって得られるＦＢＭを使用してチップレベルＦＢＭを表示する不良チップ解析装置の例である。

まず、本発明の実施例１に係る不良解析システムの構成について図１および図２を参照して説明する。図１は、本発明の実施例１に係る不良解析システム１の構成を示すブロック図である。図２は、３次元構造の半導体メモリの構造を示す概略図である。

図１に示すように、本発明の実施例１に係る不良解析システム１は、ＦＢＭ処理装置１０と、管理装置２０と、コンピュータ３０と、を備えている。また、不良解析システム１は、半導体メモリのテストを実施し、そのテスト結果を論理ＦＢＭとしてファイル化するメモリテスタ（図示せず）に接続されている。

図１に示すように、ＦＢＭ処理装置１０は、アドレス変換部１２と、論理演算部１４と、画像処理部１６と、を備えている。

図１に示すように、アドレス変換部１２は、メモリテスタ（図示せず）、論理演算部１４、画像処理部１６、および管理部２２（後述する）に接続されている。また、アドレス変換部１２は、半導体メモリの物理アドレスに対応する第１物理ＦＢＭに変換するようになっている。すなわち、アドレス変換部１２は、半導体メモリの論理アドレスの並びに対応する論理ＦＢＭを半導体メモリのセルアレイの並びに対応する第１物理ＦＢＭに変換するようになっている。

図１に示すように、論理演算部１４は、アドレス変換部１２、画像処理部１６、および管理部２２（後述する）に接続されている。また、論理演算部１４は、アドレス変換部１２によって変換された第１物理ＦＢＭに対して半導体メモリの高さ方向に論理和演算を行なって、３次元構造の半導体メモリを上から見下ろしたときのビットマップである第２物理ＦＢＭを作成するようになっている。なお、３次元構造の半導体メモリの不良解析にこのようなビットマップを用いる理由は、図２に示すように、３次元構造の半導体メモリでは、平面の面積に比べて高さが極端に低いので、平面上で不良ビットの位置を確認し、その後に高さ方向の位置を確認する方が効率的であるからである。また、論理和演算を行うことによって、高さ方向の不良ビットを見落とすことを防ぐこともできる。

図１に示すように、画像処理部１６は、アドレス変換部１２、論理演算部１４、および管理部２２に接続されている。また、画像処理部１６は、アドレス変換部１２によって変換された第１物理ＦＢＭおよび論理演算部１４によって作成された第２物理ＦＢＭに対して画像処理を行って、半導体メモリの各レイヤに対応する画像を作成するようになっている。また、画像処理部１６は、ディスプレイ３４（後述する）の表示サイズに合わせて画像をピクセル変換するようになっている。

図１に示すように、管理装置２０は、管理部２２と、記憶部２４と、を備えている。

図１に示すように、管理部２２は、アドレス変換部１２、論理演算部１４、画像処理部１６、記憶部２４、および制御部３２（後述する）に接続されている。また、管理部２２は、アドレス変換部１２によって変換された第１物理ＦＢＭを含む第１物理ＦＢＭデータ２４ａ、論理演算部１４によって作成された第２物理ＦＢＭを含む第２物理ＦＢＭデータ２４ｂ、および画像処理部１６によって作成された画像を含む画像データ２４ｃを半導体メモリのビット毎に関連付けて記憶部２４に書き込むようになっている。また、管理部２２は、記憶部２４に記憶された第１および第２物理ＦＢＭデータ２４ａ，２４ｂ、ならびに画像データ２４ｃを読み出し、制御部３２（後述する）に送信するようになっている。

図１に示すように、コンピュータ３０は、制御部３２と、ディスプレイ３４と、入力部３６と、メモリ３８と、を備えている。たとえば、制御部３２は、ＣＰＵである。たとえば、ディスプレイ３４は、液晶ディスプレイである。たとえば、入力部３６は、キーボードやマウスである。

図１に示すように、制御部３２は、管理部２２、ディスプレイ３４、入力部３６、およびメモリ３８に接続されている。また、制御部３２は、メモリ３８に記憶された表示ツールプログラム３８ａを起動することによって、表示部として機能するようになっている。

表示部として機能する制御部３２は、入力部３６によって受け付けられるユーザの指示に基づいて、管理部２２から送信されたデータをディスプレイ３４に表示するようになっている。

次に、本発明の実施例１に係る不良解析システム１の処理内容について図３を参照して説明する。図３は、本発明の実施例１に係る不良解析処理の処理手順を示すフローチャートである。

はじめに、図３に示すように、第１物理ＦＢＭ作成工程（Ｓ３０１）が行われる。第１物理ＦＢＭ作成工程（Ｓ３０１）では、アドレス変換部１２が、メモリテスタ（図示せず）によってファイル化された論理ＦＢＭを半導体メモリの物理アドレスに対応する第１物理ＦＢＭに変換する。このとき、アドレス変換部１２は、第１物理ＦＢＭを論理演算部１４、画像処理部１６、および管理部２２に送信する。

次に、図３に示すように、第２物理ＦＢＭ作成工程（Ｓ３０２）が行われる。第２物理ＦＢＭ作成工程（Ｓ３０２）では、論理演算部１４が、第１物理ＦＢＭ作成工程（Ｓ３０１）において変換された第１物理ＦＢＭに対して半導体メモリの高さ方向に論理和演算を行なって、第２物理ＦＢＭを作成する。このとき、論理演算部１４は、第２物理ＦＢＭを画像処理部１６および管理部２２に送信する。

次に、図３に示すように、画像処理工程（Ｓ３０３）が行われる。画像処理工程（Ｓ３０３）では、画像処理部１６が、第１物理ＦＢＭ作成工程（Ｓ３０１）において変換された第１物理ＦＢＭおよび第２物理ＦＢＭ作成工程（Ｓ３０２）において作成された第２物理ＦＢＭに対して画像処理を行って、半導体メモリの各レイヤに対応する画像を作成する。このとき、画像処理部１６は、作成された画像を管理部２２に送信する。

次に、図３に示すように、管理工程（Ｓ３０４）が行われる。管理工程（Ｓ３０４）では、管理部２２が、第１物理ＦＢＭ作成工程（Ｓ３０１）において変換された第１物理ＦＢＭ、第２物理ＦＢＭ作成工程（Ｓ３０２）において作成された第２物理ＦＢＭ、および画像処理工程（Ｓ３０３）において作成された画像を、それぞれ、第１および第２物理ＦＢＭデータ２４ａ，２４ｂ、ならびに画像データ２４ｃとして記憶部２４に書き込む。

次に、図３に示すように、表示工程（Ｓ３０５）が行われる。表示工程（Ｓ３０５）では、表示部として機能する制御部３２が、記憶部２４に記憶された第１および第２物理ＦＢＭデータ２４ａ，２４ｂ、ならびに画像データ２４ｃをディスプレイ３４に表示する。このとき、ユーザは、入力部３６を用いてメモリレベルＦＢＭの表示形態（後述する）に関する指示を入力する。また、表示部として機能する制御部３２は、入力部３６から入力されたユーザの指示に基づいて記憶部２４に記憶されたデータのリクエストを管理部２２に送信する。その後、管理部２２は、表示部として機能する制御部３２から送信されたリクエストに対応するデータを記憶部２４から読み出して、表示部として機能する制御部３２に送信する。その後、表示部として機能する制御部３２は、管理部２２から送信されたデータを入力部３６から入力されたユーザの指示に基づいて所定の表示形態のメモリレベルＦＢＭをディスプレイ３４に表示する。

図３に示すように、本発明の実施例１に係る不良解析処理は、表示工程（Ｓ３０５）の後に終了する。

次に、本発明の実施例１に係るメモリレベルＦＢＭの表示形態について図４乃至図６を参照して説明する。図４乃至図６は、本発明の実施例１に係るメモリレベルＦＢＭの表示形態を示す概略図である。

図４および図５に示すように、表示部として機能する制御部３２は、ウェハマップ、チップ初期表示（トップビュー）、チップ拡大表示（トップビュー）、ならびにチップ詳細表示（フロントビューおよびサイドビュー）をそれぞれ切り替えてディスプレイ３４に表示する。

図４（Ａ）に示すように、表示部として機能する制御部３２は、表示工程（図３のＳ３０５）において、ウェハマップをディスプレイ３４に表示する。ウェハマップには、記憶部２４に記憶されている各チップの画像データ２４ｃがウェハマップ状に配置される。

図４（Ｂ）に示すように、表示部として機能する制御部３２は、ユーザが入力部３６（たとえば、マウス）を用いて図４（Ａ）のウェハマップ上の任意のチップをクリックしたときに、チップレベルＦＢＭの初期状態としてチップ初期表示をディスプレイ３４に表示する。チップ初期表示には、画像データ２４ｃが使用される。

図４（Ｃ）に示すように、表示部として機能する制御部３２は、ユーザが入力部３６（たとえば、マウス）を用いて図４（Ｂ）のチップ初期表示内の拡大縮小ボタンをクリックしたときに、チップレベルＦＢＭを拡大したチップ拡大表示をディスプレイ３４に表示する。チップ拡大表示には、第２物理ＦＢＭデータ２４ｂが使用される。なお、チップ拡大表示に第２物理ＦＢＭデータ２４ｂが使用される理由は、画像データ２４ｃでは拡大表示に必要な情報量がないからである。

図５に示すように、表示部として機能する制御部３２は、ユーザが入力部３６（たとえば、マウス）を用いてチップ拡大表示内の任意の不良ビットを選択し、右クリックメニューで表示形態を選択したときに、チップ詳細表示をディスプレイ３４に表示する。このとき、表示部として機能する制御部３２は、ユーザが入力部３６（たとえば、マウス）を用いて右クリックメニューから「フロントビュー」を選択した場合には、不良ビットに対して横方向の断面を示すチップ詳細表示（フロントビュー）をディスプレイ３４に表示し、「サイドビュー」を選択した場合には、不良ビットに対して縦方向の断面を示すチップ詳細表示（サイドビュー）をディスプレイ３４に表示する。チップ詳細表示には、選択された不良ビットに関連付けられた第１物理ＦＢＭデータ２４ａが使用される。なお、チップ詳細表示に第１物理ＦＢＭデータ２４ａが使用される理由は、画像データ２４ｃでは高さ方向の情報を含んでいないからである。

また、図５および図６に示すように、表示部として機能する制御部３２は、ユーザが入力部３６（たとえば、マウス）を用いてチップ詳細表示内の座標ボタンをクリックしたときに、本のページをめくるようにチップ詳細表示を切り替えてディスプレイ３４に表示する。たとえば、図６に示すように、ユーザがマウスを用いてＹ＝０のチップ詳細表示（フロントビュー）内の＋ボタンをクリックしたときには、Ｙ＝１のチップ詳細表示（フロントビュー）に切り替わる。

なお、本発明の実施例１では、画像処理部１６および画像処理工程（図３のＳ３０３）は省略されても良い。この場合には、表示工程（図３のＳ３０５）において、表示部として機能する制御部３２は、第２物理ＦＢＭデータ２４ｂを使用してチップ初期表示およびチップ拡大表示をディスプレイ３４に表示する。

本発明の実施例１によれば、図１に示すように、第２物理ＦＢＭデータ２４ｂを使用してチップレベルＦＢＭをディスプレイ３４に表示するので、ユーザは、３次元構造の半導体メモリの解析が可能になる。その結果、デバイス／プロセス開発を効率的に進めることができるようになり、且つ、量産において不良原因の特定、歩留り解析、不良解析、および戻入品解析の効率が向上する。

また、本発明の実施例１によれば、図５乃至図６に示すように、従来より詳細なチップレベルＦＢＭを表示するので、ユーザは、不良ビットを正確に把握することができるようになる。

また、本発明の実施例１によれば、３次元構造の半導体メモリを上から見下ろしたときのビットマップである第２物理ＦＢＭに基づいて作成された画像データ２４ｃを使用してチップ初期表示を表示するので、大容量の半導体メモリを解析する場合には、第１または第２物理ＦＢＭデータ２４ａ，２４ｃを使用してチップ初期表示を表示するよりも解析の効率を向上させることができる。

次に、本発明の実施例１の変形例について図３を参照して説明する。

本発明の実施例１の変形例では、図３に示すように、第２物理ＦＢＭ作成工程（Ｓ３０２）において、論理演算部１４が、第１物理ＦＢＭ作成工程（Ｓ３０１）において変換された第１物理ＦＢＭに対して半導体メモリの高さ方向の論理和演算に加えて論理積演算を行って、第２物理ＦＢＭを作成する。

この変形例によれば、記憶部２４に記憶される画像データ２４ｃが、各レイヤの画像に加えて、全レイヤの論理積によって得られる画像を含むので、チップレベルＦＢＭを個々のレイヤまたは全てのレイヤについて選択的に表示する機能を効率良く実現することができる。

次に、本発明の実施例２について説明する。本発明の実施例２は、不良ビットの形状や位置毎にチップレベルＦＢＭを表示する不良チップ解析装置の例である。なお、本発明の実施例１と同様の内容についての説明は省略する。

まず、本発明の実施例２に係る不良解析システムの構成について図７を参照して説明する。図７は、本発明の実施例２に係る不良解析システム１の構成を示すブロック図である。

図７に示すように、本発明の実施例２に係る不良解析システム１は、本発明の実施例１と同様の構成を備えている。

図７に示すように、ＦＢＭ処理装置１０は、本発明の実施例１と同様の構成に加えて、不良分類部１８を備えている。

図７に示すように、アドレス変換部１２は、メモリテスタ（図示せず）、論理演算部１４、不良分類部１８、画像処理部１６、および管理部２２に接続されている。また、アドレス変換部１２は、本発明の実施例１と同様に動作する。

図７に示すように、論理演算部１４は、アドレス変換部１２、画像処理部１６、および管理部２２に接続されている。また、論理演算部１４は、本発明の実施例１と同様に動作する。

図７に示すように、不良分類部１８は、 アドレス変換部１２、画像処理部１６、および管理部２２に接続されている。また、不良分類部１８は、アドレス変換部１２によって変換された第１物理ＦＢＭについて、不良ビットの形状や位置毎に不良セルを分類するようになっている。

図７に示すように、画像処理部１６は、アドレス変換部１２、論理演算部１４、不良分類部１８、および管理部２２に接続されている。また、画像処理部１６は、アドレス変換部１２によって変換された第１物理ＦＢＭ、論理演算部１４によって作成された第２物理ＦＢＭ、および不良分類部１８の不良分類結果に対して画像処理を行って、半導体メモリの各レイヤに対応する画像を作成するようになっている。

図７に示すように、管理装置２０は、本発明の実施例１と同様の構成を備えている。

図７に示すように、管理部２２は、アドレス変換部１２、論理演算部１４、画像処理部１６、不良分類部１８、記憶部２４、および制御部３２に接続されている。また、管理部２２は、アドレス変換部１２によって変換された第１物理ＦＢＭを含む第１物理ＦＢＭデータ２４ａ、論理演算部１４によって作成された第２物理ＦＢＭを含む第２物理ＦＢＭデータ２４ｂ、画像処理部１６によって作成された画像を含む画像データ２４ｃ、および不良分類部１８の不良分類結果を含む不良分類データ２４ｄを半導体メモリのビット毎に関連付けて記憶部２４に書き込むようになっている。また、管理部２２は、記憶部２４に記憶された第１および第２物理ＦＢＭデータ２４ａ，２４ｂ、画像データ２４ｃ、ならびに不良分類データ２４ｄを読み出し、制御部３２に送信するようになっている。

図７に示すように、コンピュータ３０は、本発明の実施例１と同様の構成を備えている。

次に、本発明の実施例２に係る不良解析システム１の処理内容について図８を参照して説明する。図８は、本発明の実施例２に係る不良解析処理の処理手順を示すフローチャートである。

はじめに、図８に示すように、第１物理ＦＢＭ作成工程（Ｓ８０１）が行われる。第１物理ＦＢＭ作成工程（Ｓ８０１）では、アドレス変換部１２が、メモリテスタ（図示せず）によってファイル化された論理ＦＢＭを半導体メモリの物理アドレスに対応する第１物理ＦＢＭに変換する。このとき、アドレス変換部１２は、第１物理ＦＢＭを論理演算部１４、不良分類部１８、画像処理部１６、および管理部２２に送信する。

次に、図８に示すように、第２物理ＦＢＭ作成工程（Ｓ８０２）が行われる。第２物理ＦＢＭ作成工程（Ｓ８０２）は、本発明の実施例１に係る第２物理ＦＢＭ作成工程（図３のＳ３０２）と同様に行われる。

次に、図８に示すように、不良分類工程（Ｓ８０３）が行われる。不良分類工程（Ｓ８０３）では、不良分類部１８が、メモリテスタのテスト結果に基づいて、第１物理ＦＢＭ作成工程（Ｓ８０１）において変換された第１物理ＦＢＭ内の不良ビットの形状や位置毎に不良セルを分類する。このとき、不良分類部１８は、不良分類結果を画像処理部１６および管理部２２に送信する。

次に、図８に示すように、画像処理工程（Ｓ８０４）が行われる。画像処理工程（Ｓ８０４）では、画像処理部１６が、第１物理ＦＢＭ作成工程（Ｓ８０１）において変換された第１物理ＦＢＭおよび第２物理ＦＢＭ作成工程（Ｓ８０２）において作成された第２物理ＦＢＭに対して、不良分類工程（Ｓ８０３）の不良分類結果毎に画像処理を行って、半導体メモリの各レイヤに対応する画像を作成する。このとき、画像処理部１６は、作成された画像を管理部２２に送信する。たとえば、画像処理部１６は、不良分類工程（Ｓ８０３）の不良分類結果毎に色または模様が変わるように画像処理を行う。

次に、図８に示すように、管理工程（Ｓ８０５）が行われる。管理工程（Ｓ８０５）では、管理部２２が、第１物理ＦＢＭ作成工程（Ｓ８０１）において変換された第１物理ＦＢＭ、第２物理ＦＢＭ作成工程（Ｓ８０２）において作成された第２物理ＦＢＭ、不良分類工程（Ｓ８０３）の不良分類結果、および画像処理工程（Ｓ８０４）において作成された画像を、それぞれ、第１および第２物理ＦＢＭデータ２４ａ，２４ｂ、不良分類データ２４ｄ、ならびに画像データ２４ｃとして記憶部２４に書き込む。

次に、図８に示すように、表示工程（Ｓ８０６）が行われる。表示工程（Ｓ８０６）では、表示部として機能する制御部３２が、記憶部２４に記憶された第１および第２物理ＦＢＭデータ２４ａ，２４ｂ、画像データ２４ｃ、ならびに不良分類データ２４ｄをディスプレイ３４に表示する。

図８に示すように、本発明の実施例２に係る不良解析処理は、表示工程（Ｓ８０６）の後に終了する。

次に、本発明の実施例２に係るメモリレベルＦＢＭの表示形態について図９を参照して説明する。図９は、本発明の実施例２に係るメモリレベルＦＢＭの表示形態を示す概略図である。

図９に示すように、表示部として機能する制御部３２は、本発明の実施例１と同様に、ウェハマップ、チップ初期表示（トップビュー）、およびチップ拡大表示（トップビュー）をそれぞれ切り替えてディスプレイ３４に表示する。

図９（Ａ）に示すように、表示部として機能する制御部３２は、表示工程（図８のＳ８０６）において、本発明の実施例１と同様のウェハマップをディスプレイ３４に表示する。

図９（Ｂ）に示すように、表示部として機能する制御部３２は、ユーザが入力部３６（たとえば、マウス）を用いて図９（Ａ）のウェハマップ上の任意のチップをクリックしたときに、チップレベルＦＢＭの初期状態としてチップ初期表示をディスプレイ３４に表示する。チップ初期表示には、画像データ２４ｃに加えて、不良分類データ２４ｄが使用される。また、表示部として機能する制御部３２は、デフォルトでは全ての不良分類結果に対応する不良ビットを色分けして表示する。一方、表示部として機能する制御部３２は、ユーザが入力部３６（たとえば、マウス）を用いてチップ初期表示内の不良分類リストの項目をクリックしたときには、カラールックアップテーブルを表示し、クリックされた項目に対応する不良ビットをカラールックアップテーブルにおいて選択された色で表示し、それ以外の不良ビットを無色で表示する。

図９（Ｃ）に示すように、表示部として機能する制御部３２は、ユーザが入力部３６（たとえば、マウス）を用いて図９（Ｂ）のチップ初期表示内の拡大縮小ボタンをクリックしたときに、チップレベルＦＢＭを拡大したチップ拡大表示をディスプレイ３４に表示する。チップ拡大表示には、第２物理ＦＢＭデータ２４ｂに加えて、不良分類データ２４ｄが使用される。また、表示部として機能する制御部３２は、デフォルトでは全ての不良分類結果に対応する不良ビットを色分けして表示する。一方、表示部として機能する制御部３２は、ユーザが入力部３６（たとえば、マウス）を用いてチップ拡大表示内の不良分類リストの項目をクリックしたときには、カラールックアップテーブルを表示し、クリックされた項目に対応する不良ビットをカラールックアップテーブルにおいて選択された色で表示し、それ以外の不良ビットを無色で表示する。

なお、本発明の実施例２では、表示部として機能する制御部３２は、本発明の実施例１と同様に、ユーザが入力部３６（たとえば、マウス）を用いてチップ拡大表示内の任意の不良ビットを選択し、右クリックメニューで表示形態を選択したときに、図５に示すチップ詳細表示をディスプレイ３４に表示しても良い。

また、本発明の実施例２では、論理演算部１４および第２物理ＦＢＭ作成工程（図８のＳ８０２）は省略されても良い。この場合には、表示工程（図８のＳ８０６）において、表示部として機能する制御部３２は、第１物理ＦＢＭデータ２４ａ、画像データ２４ｃ、および不良分類データ２４ｄをディスプレイ３４に表示する。すなわち、表示部として機能する制御部３２は、不良分類工程（図８のＳ８０３）の不良分類結果毎に異なる色または模様で第１物理ＦＢＭデータ２４ａおよび画像データ２４ｃをディスプレイ３４に表示する。

本発明の実施例２によれば、不良分類データ２４ｄ毎に作成された画像データ２４ｃを使用してチップレベルＦＢＭを表示するので、様々な不良要因を含む大容量の半導体メモリを解析する場合であっても、本発明の実施例１より解析の効率を向上させることができる。

本発明の実施例１に係る不良解析システム１の構成を示すブロック図である。 ３次元構造の半導体メモリの構造を示す概略図である。 本発明の実施例１に係る不良解析処理の処理手順を示すフローチャートである。 本発明の実施例１に係るメモリレベルＦＢＭの表示形態を示す概略図である。 本発明の実施例１に係るメモリレベルＦＢＭの表示形態を示す概略図である。 本発明の実施例１に係るメモリレベルＦＢＭの表示形態を示す概略図である。 本発明の実施例２に係る不良解析システム１の構成を示すブロック図である。 本発明の実施例２に係る不良解析処理の処理手順を示すフローチャートである。 本発明の実施例２に係るメモリレベルＦＢＭの表示形態を示す概略図である。

符号の説明

１ 不良解析システム
１０ ＦＢＭ処理装置
１２ アドレス変換部
１４ 論理演算部
１６ 画像処理部
１８ 不良分類部
２０ 管理装置
２２ 管理部
２４ 記憶部
２４ａ 第１物理ＦＢＭデータ
２４ｂ 第２物理ＦＢＭデータ
２４ｃ 画像データ
２４ｄ 不良分類データ
３０ コンピュータ
３２ 制御部
３４ ディスプレイ
３６ 入力部
３８ メモリ
３８ａ 表示ツールプログラム

Claims (5)

1. ３次元構造を有する半導体装置に対するテスト結果に基づいて不良を解析する半導体装置の不良解析システムであって、
   前記半導体装置の論理アドレスに対応する論理フェイルビットマップを前記半導体装置の物理アドレスに対応する第１物理フェイルビットマップに変換するアドレス変換部と、
   前記アドレス変換部によって変換された第１物理フェイルビットマップに対して前記半導体装置の高さ方向に論理和演算を行なって、第２物理フェイルビットマップを作成する論理演算部と、
   前記アドレス変換部によって変換された第１物理フェイルビットマップおよび前記論理演算部によって作成された第２物理フェイルビットマップを管理する管理部と、
   前記管理部によって管理された第１および第２物理フェイルビットマップを表示する表示部と、を備えることを特徴とする半導体装置の不良解析システム。
2. 前記論理演算部は、さらに、前記第１物理フェイルビットマップに対して論理積演算を行って、前記第２物理フェイルビットマップを作成する請求項１に記載の半導体装置の不良解析システム。
3. 前記アドレス変換部によって変換された第１物理フェイルビットマップおよび前記論理演算部によって作成された第２物理フェイルビットマップに対して画像処理を行って、各レイヤに対応する画像を作成する画像処理部をさらに備え、
   前記管理部は、前記画像処理部によって作成された画像をさらに管理する請求項１または２に記載の半導体装置の不良解析システム。
4. 前記アドレス変換部によって変換された第１物理フェイルビットマップについて、不良セルを分類する不良分類部をさらに備え、
   前記管理部は、前記不良分類部の分類結果を管理し、
   前記表示部は、前記管理部によって管理された分類結果に基づいて、前記不良セルを異なる形態で表示する請求項１乃至３の何れか１項に記載の半導体装置の不良解析システム。
5. ３次元構造を有する半導体装置に対するテスト結果に基づいて不良を解析する半導体装置の不良解析方法あって、
   前記半導体装置の論理アドレスに対応する論理フェイルビットマップを前記半導体装置の物理アドレスに対応する第１物理フェイルビットマップに変換し、
   前記第１物理フェイルビットマップに対して前記半導体装置の高さ方向に論理和演算を行なって、第２物理フェイルビットマップを作成し、
   前記第１および第２物理フェイルビットマップを管理し、
   前記第１および第２物理フェイルビットマップを表示することを特徴とする半導体装置の不良解析方法。

Images