JPH04347751A - 半導体メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、誤りを検出し自己訂正
する半導体メモリ装置に関し、特に、異なった誤りを訂
正回路を組み合わせることによって訂正能力を高め、か
つ、付加回路規模の増加を抑えて歩留り向上を実現する
ことができる半導体メモリ装置に関する。

【０００２】

【従来の技術】従来の半導体メモリ装置に搭載されてい
る積符号（例えば、水平垂直パリティ方式）を用いた誤
り訂正回路には、特開昭５７−１５２５９７号の「半導
体記憶装置」に示されるようなものがある。この誤り訂
正回路では、該当する任意符号長における訂正能力は１
ビットである。

【０００３】また、２ビット以上の誤りを訂正するハミ
ング符号を用いた誤り訂正回路としては、「誤り訂正回
路の仕組み　　−ＢＣＨ符号（６）　−、テレビ技術、
１９８６年１２月号、ｐｐ６７−７６」に示すようなも
のがあり、シンドロームパターンを入力とする誤りパタ
ーン検索信号を発生させるためにＲＯＭ（読み出し専用
メモリ）が用いられていた。

【０００４】

【発明が解決しようとする課題】ところが、これまでの
半導体メモリ装置においては、次のような問題がある。 即ち、特開昭５７−１５２５９７号に示されるものは、
該当する任意符号長における訂正能力が１ビットしかな
い。また、２ビット以上の誤りを訂正する前述の文献に
示されるハミング符号を用いた誤り訂正回路は、パリテ
ィチェック回路とシンドロームデコーダ系が大きくなり
、シンドロームパターンを入力とする誤りパターン検索
信号を発生させるＲＯＭの規模が符号長、訂正能力が増
すにつれて増加し、パリティチェック回路も含めて、付
加回路規模が大幅に増大して金物量が多かった。

【０００５】本発明の目的は、比較的低い訂正能力を有
する積符号誤り訂正回路とハミング符号誤り訂正回路と
を組み合わることによって、ＲＯＭ等の誤りパターン検
索動作を用いることなく２ビット誤り以上の訂正能力を
実現でき、また、この組み合わせにより、装置の金物量
を軽減することができる半導体メモリ装置を提供するこ
とにある。

【０００６】

【課題を解決するための手段】前記目的を達成する本発
明の半導体メモリ装置は、図１に示されるように、情報
データとパリティーデータを蓄積するメモリアレイを有
し、該メモリアレイは複数のメモリセルとそれに接続す
る複数のワード線からなり、アドレスによって選択され
たワード線によって任意のビット線に出力した情報デー
タとパリティーデータを用いて内部で自己訂正し情報デ
ータを出力する半導体メモリ装置において、前記メモリ
アレイに保持データとして情報データとハミング符号パ
リティーデータと積符号パリティーデータを蓄積し、該
メモリアレイからのパラレルまたはシリアルの出力デー
タを個別に誤り検出するハミング符号復号回路並びに積
符号復号回路と、該ハミング符号復号回路と該積符号復
号回路との検出データを参照することにより誤り訂正を
行い外部出力する誤り訂正回路とを設けて構成されるこ
とを特徴とする。

【０００７】

【作用】本発明の半導体メモリ装置では、メモリアレイ
の記録データが、情報データと積符号パリティーデータ
とハミング符号パリティーデータから構成されており、
独立にシンドロームを発生する積符号回路とハミング符
号回路が設けられ、積符号回路とハミング符号回路それ
ぞれのシンドロームを用いて誤りを訂正する回路が設け
られているので、比較的低い訂正能力を有する積符号誤
り訂正回路とハミング符号誤り訂正回路との組み合わせ
によって、ＲＯＭ等の誤りパターン検索動作を用いるこ
となく２ビット誤り以上の訂正能力が実現でき、また、
この組み合わせにより、装置の金物量が軽減される。

【０００８】

【実施例】以下添付図面を用いて本発明の実施例を詳細
に説明する。

【０００９】（第１の実施例）図２は、本発明の第１の
実施例を示す図である。ここでは、説明を簡略化するた
めに、図３に示す論理空間で表される情報ビットｄ０−
ｄ１０、ハミング符号ビットｃ３−ｃ０　、水平パリテ
ィビットｐ１−ｐ４　、垂直パリティビットｐ５−ｐ８
　、水平垂直パリティビットｐ９の、いずれか２ビット
の誤りを訂正する、（１５，１１）　１ビット誤り訂正
ハミング符号と積符号の１種である５×５水平垂直パリ
ティ符号を用いた２ビット誤り訂正法を示す。

【００１０】本訂正方式の原理を図３を用いて説明する
。まず、第１段階として、ハミング符号によるシンドロ
ーム発生について、第２段階として、水平垂直パリティ
符号によるシンドローム発生について、第３段階として
、ハミング符号と水平垂直パリティ符号によるシンドロ
ームを用いた２ビット誤り訂正法について説明する。 （１ａ）第１段階 図３の４×４ハミング符号行列内のデータは、情報ビッ
トｄ０−ｄ１０、検査ビットｃ３−ｃ０　、論理値　０
”　からなり、以下の式が成り立つように検査ビットを
定める。

【００１１】 ｓ１＝ｄ１０＋ｄ８＋ｄ６＋ｄ４＋ｄ２＋ｄ０＋ｃ２＋
ｃ０＝０　（ｍｏｄ２）　　　　　　　　　　…（１） ｓ２＝ｄ９＋ｄ８＋ｄ５＋ｄ４＋ｄ１＋ｄ０＋ｃ１＋ｃ
０＝０　　（ｍｏｄ２）　　　　　　　　　　…（２） ｓ４＝ｄ７＋ｄ６＋ｄ５＋ｄ４＋ｃ３＋ｃ２＋ｃ１＋ｃ
０＝０　　（ｍｏｄ２）　　　　　　　　　　…（３） ｓ８＝ｄ３＋ｄ２＋ｄ１＋ｄ０＋ｃ３＋ｃ２＋ｃ１＋ｃ
０＝０　　（ｍｏｄ２）　　　　　　　　　　…（４） ここで、（ｍｏｄ２）は２の剰余を示す。ｓ８，ｓ４，
ｓ２，ｓ１　は情報ビット１１、検査ビット４、符号ビ
ット計１５のハミング符号におけるシンドロームを表す
。（１）〜（４）式が成り立つとき、２ビット以内の誤
りは存在しないことを示す。任意の符号ｘ（ｘ＝ｄ０−
ｄ１０，ｃ０−ｃ３）のシンドローム行列をＳｈａｍ（
ｘ）＝［ｓ８，ｓ４，ｓ２，ｓ１］　とする。表１には
、各符号（ｄ０−ｄ１０，ｃ０−ｃ３）が１ビット誤っ
た場合のシンドローム（ｓ８，ｓ４，ｓ２，ｓ１）を示
す。以後、特に符号の種類に意味の無い場合はＳｈａｍ
とだけ記す。

【００１２】

【表１】

【００１３】このように、１つの誤りビットに対し、１
種類のシンドローム行列が存在する。任意の２ビットａ
，ｂ　の荒真理の場合には、それぞれの誤りに対するシ
ンドローム行列Ｓｈａｍ（ａ），Ｓｈａｍ（ｂ）　とす
ると、Ｓｈａｍ（ｘ）＝Ｓｈａｍ（ａ）＊Ｓｈａｍ（ｂ
）　■Ｓｈａｍ（ａ，ｂ）（＊は排他的論理和）　とな
る符号ｘが必ず存在する。

【００１４】（１ｂ）第２段階 ５×５水平垂直符号行列内のデータ列［ｄ１０，ｄ９，
ｄ８，ｄ７，ｐ１］　、［ｄ３，ｄ６，ｄ５，０，ｐ２
］、［ｄ２，ｄ０，ｃ２，ｄ４，ｐ３］、［ｃ０，ｃ１
，ｄ１，ｃ３，ｐ４］、［ｐ５，ｐ６，ｐ７，ｐ８，ｐ
９］を水平パリティ群とし、Ｈ１＝ｄ１０＊ｄ９＊ｄ８
＊ｄ７＊ｐ１　　　　　　　　　　　　　　　　　…（
５）Ｈ２＝ｄ３＊ｄ６＊ｄ５＊　０＊ｐ２　　　　　　
　　　　　　　　…（６）Ｈ３＝ｄ２＊ｄ０＊ｃ２＊ｄ
４＊ｐ３　　　　　　　　　　　　　　　　…（７）Ｈ
４＝ｃ０＊ｃ１＊ｄ１＊ｃ３＊ｐ４　　　　　　　　　
　　　　　　　…（８）ＨＶ＝ｐ５＊ｐ６＊ｐ７＊ｐ８
＊ｐ９　　　　　　　　　　　　　　　　…（９）と定
める。ここで記号＊は排他的論理和である。また、パリ
ティＨ１、Ｈ２、Ｈ３、Ｈ４、ＨＶが、Ｈ１＝Ｈ２＝Ｈ
３＝Ｈ４＝ＨＶ＝０となるようｐ１，ｐ２，ｐ３，ｐ４
，ｐ９を定める。全データ列中１ｂｉｔのデータ誤りが
有るデータ群のパリティが“１”となる。また、データ
列［ｄ１０，ｄ３，ｄ２，ｃ０，ｐ５］　、［ｄ９，ｄ
６，ｄ０，ｃ１，ｐ６］、［ｄ８，ｄ５，ｃ２，ｄ１，
ｐ７］、［ｄ７，０，ｄ４，ｃ３，ｐ８］、［ｐ１，ｐ
２，ｐ３，ｐ４，ｐ９］を垂直パリティ群とし、Ｖ１＝
ｄ１０＊ｄ３＊ｄ２＊ｃ０＊ｐ５　　　　　　　　　　
　　　　　　　…（１０）Ｖ２＝ｄ９＊ｄ６＊ｄ０＊ｃ
１＊ｐ６　　　　　　　　　　　　　　　　…（１１）
Ｖ３＝ｄ８＊ｄ５＊ｃ２＊ｄ１＊ｐ７　　　　　　　　
　　　　　　　　…（１２）Ｖ４＝ｄ７＊　０＊ｄ４＊
ｃ３＊ｐ８　　　　　　　　　　　　　　…（１３）Ｖ
Ｈ＝ｐ１＊ｐ２＊ｐ３＊ｐ４＊ｐ９　　　　　　　　　
　　　　　　　…（１４）と定める。ここで、パリティ
Ｖ１、Ｖ２、Ｖ３、Ｖ４、ＶＨが、Ｖ１＝Ｖ２＝Ｖ３＝
Ｖ４＝ＶＨ＝０となるようｐ５，ｐ６，ｐ７，ｐ８，ｐ
９を定める。全データ列中１ｂｉｔのデータ誤りが有る
データ群のパリティが“１”となる。また上記の条件よ
りｐ９は、ｐ９＝ｐ１＊ｐ２＊ｐ３＊ｐ４ ＝ｄ１０＊ｄ９＊ｄ８＊ｄ７＊ｄ３＊ｄ６＊ｄ５＊０＊
ｄ２＊ｄ０＊ｃ２＊ｄ４＊ｃ０＊ｃ１＊ｄ１＊ｃ３＝ｄ
１０＊ｄ３＊ｄ２＊ｃ０＊ｄ９＊ｄ６＊ｄ０＊ｃ１＊ｄ
８＊ｄ５＊ｃ２＊ｄ１＊ｄ７＊０＊ｄ４＊ｃ３＝ｐ５＊
ｐ６＊ｐ７＊ｐ８ であることから、（９）、（１４）式で矛盾しない。

【００１５】上の（５）〜（１４）式によれば、全デー
タ中１ｂｉｔの誤りでは、水平パリティ、垂直パリティ
各々１ｂｉｔのフラグが立ち、誤り訂正が可能になる。 例えば、Ｈ１とＶ２が“１”であれば、ｄ９のデータが
誤りであると特定できる。５×５水平垂直行列中に２ビ
ットの誤りデータがある場合の出力の仕方を以下にまと
める。

【００１６】［１ｂ−１］各誤りビット位置の５×５水
平垂直行列の行、列番号が互いに異なる場合、それぞれ
のビットの示す行、列番号のパリティに“１”が出力す
る。例えば、ｄ１０　とｃ２が誤った場合、Ｈ１とＨ３
、Ｖ１とＶ３に“１”が出力する。ただし、ｄ２とｄ８
が誤った場合でもＨ１とＨ３、Ｖ１とＶ３に“１”が出
力する（区別不能）。

【００１７】［１ｂ−２］各誤りビット位置の５×５水
平垂直行列の行番号のみが異なる場合、それぞれのビッ
トの示す行番号のパリティに“１”が出力する。例えば
、ｄ１０　とｄ２が誤った場合、Ｈ１とＨ３に“１”が
出力する。ただし、ｄ９とｄ０、ｄ８とｃ２、ｄ７とｄ
４、ｐ１とｐ３が誤った場合でもＨ１とＨ３に“１”が
出力する　（区別不能）　。

【００１８】［１ｂ−３］各誤りビット位置の５×５水
平垂直行列の列番号のみが異なる場合、それぞれのビッ
トの示す列番号のパリティに“１”が出力する。例えば
、ｄ１０　とｄ８が誤った場合、Ｖ１とＶ３に“１”が
出力する。ただし、ｄ３とｄ５、ｄ２とｃ２、ｃ０とｄ
１、ｐ５とｐ７が誤った場合でもＶ１とＶ３に“１”が
出力する（　区別不能）　。

【００１９】しかし、１ビット誤りの場合とは判別が可
能である。

【００２０】（１ｃ）第３段階 （１ａ）第１段階におけるハミング符号誤り訂正、（１
ｂ）第２段階における水平垂直パリティ誤り訂正、はそ
れぞれ単独動作で１ビットの誤りまでしか訂正できない
。そこで、これを組み合わせて２ビット以内の誤り訂正
をする。

【００２１】図３に示した論理図の配列の仕方を以下に
示す。

【００２２】水平垂直パリティで、２ビット誤って判別
できない２ビットずつの組を水平垂直パリティの盲点群
と呼ぶことにする。これは、図４における任意のＭ×Ｎ
行列における任意の２行Ｈ′，Ｈ″と任意の２列Ｖ′，
Ｖ″によって決まる要素（ａ，ｂ，ｃ，ｄ）を指してい
る。ｎ×ｎハミング符号行列、（ｎ＋１）×（ｎ＋１）
水平垂直符号行列を構成した場合、盲点群となるのは、
ｎ×ｎハミング符号行列中任意の２行と２列を選び出し
たときの要素４ビットのうち、２ビットずつ２組の組み
合わせ、３通りである。このｎ×ｎハミング符号行列に
おける、任意４ビットの要素（ａ，ｂ，ｃ，ｄ）の２ビ
ットずつ２組の組み合わせは、（ａ，ｂ）　と（ｃ，ｄ
）　、（ａ，ｃ）と（ｂ，ｄ）、（ａ，ｄ）と（ｂ，ｃ
）の３通りである（４Ｃ２　×１／２＝３）。この３組
のそれぞれ２ビットの誤りは、水平垂直パリティの出力
ビットが等しくなり、水平垂直パリティのみでは誤り訂
正できない。

【００２３】ハミング符号で、２ビット誤って出力する
シンドロームが等しくなる組み合わせを、ハミング符号
の盲点群と呼ぶことにする。水平垂直パリティの盲点群
が、ハミング符号の盲点群と一致しないように選ぶと、
２ビットの誤り訂正が可能である。

【００２４】すなわち、任意の水平垂直パリティの盲点
群（ａ，ｂ，ｃ，ｄ）に対し、 Ｓｈａｍ（ａ，ｂ）　≠Ｓｈａｍ（ｃ，ｄ）　　　　　
　　　　　　　　…（１５）Ｓｈａｍ（ａ，ｃ）　≠Ｓ
ｈａｍ（ｂ，ｄ）　　　　　　　　　　　　　…（１６
）Ｓｈａｍ（ａ，ｄ）　≠Ｓｈａｍ（ｂ，ｃ）　　　　
　　　　　　　　　…（１７）とすれば良い。上から、
ｎ×ｎハミング符号行列の水平垂直パリティの盲点群の
総数ＮＢｈｖは、ＮＢｈｖ＝　ｎＣ２　×　ｎＣ２　×
　４Ｃ２　×　１／２　＝３×　ｎＣ２　×　ｎＣ２　
　　　　…（１８）本例の場合、ＮＢｈｖ＝１０８　通
りである。

【００２５】また、１ビット誤り訂正（ｎ×ｎ、ｎ×ｎ
−ｍ）ハミング符号（ｍは検査ビット数）において、２
ビット誤り時に同一のシンドロームを発生する盲点群は
（ｎ×ｎ−１）／２であり、盲点群の総数ＮＢｈａｍ　
は、ＮＢｈａｍ　＝｛（ｎ×ｎ−１）／２｝×（ｎ×ｎ
）　　　　　　　　　　　　　　　　…（１９）となる
。本例の場合、ｎ×ｎ＝１５となり、（　　０”は対象
外となる）、ＮＢｈａｍ＝１０５　通りである。つぎに
、ｎ×ｎ行列における２ビットずつ配列する組み合わせ
の総数ＮＢは、 ＮＢ＝［ｎ×　ｎＣ２　・（ｎ×ｎ−２）Ｃ２　・（ｎ
×ｎ−４）−　２Ｃ２　］　／２　　　　　　…（２０
）であり、本例の場合、ＮＢ■５×１０９　通りである
。いずれの場合も、つぎの式が成立する。

【００２６】 ＮＢ■ＮＢｈａｍ　，ＮＢｈｖ　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　…（２１）　従って、２つの誤り訂正符号の盲点同
士が重ならないように配列できる論理行列数のほうがは
るかに多くなり、任意の行列を実現できる。

【００２７】この論理行列の１例である図３を用いて、
図２の構成における２ビット誤り訂正の方法を示す。

【００２８】図２において、Ｍはメモリアレイ、Ｇｈａ
ｍ　はハミング符号のシンドローム発生回路、Ｇｈｖは
水平垂直パリティのシンドローム発生回路、ＤＥＴ　は
シンドロームにより誤りを訂正し外部に出力する回路で
ある。以下のような動作を行う。

【００２９】メモリアレイＭから、情報ビットＤＡＴＡ
（＝ｄ１０，ｄ９，ｄ８，ｄ７，ｄ６，ｄ５，ｄ４，ｄ
３，ｄ２，ｄ１，ｄ０）、ハミング符号の検査ビットＰ
ｈａｍ　（ｃ３，ｃ２，ｃ１，ｃ０）、水平垂直パリテ
ィ符号の検査ビットＰｈｖ（ｐ９，ｐ８，ｐ７，ｐ６，
ｐ５，ｐ４，ｐ３，ｐ２，ｐ１）　が読み出される。Ｄ
ＡＴＡとＰｈａｍ　とＰｈｖはＧｈｖにそれぞれ入力す
る。これにより、Ｇｈａｍ　は４×４ハミング符号行列
に対し、式（１）〜（４）に基づくシンドロームＳｈａ
ｍ＝（ｓ８，ｓ４，ｓ２，ｓ１）　を発生する。また、
Ｇｈｖは５×５水平垂直パリティ行列に対し、式（５）
〜（１４）に基づくシンドロームＳｈｖ＝（Ｈ１，Ｈ２
，Ｈ３，Ｈ４，ＨＶ，Ｖ１，Ｖ２，Ｖ３，Ｖ４，ＶＨ）
を発生する。この２系統のシンドロームが、ＤＥＴ　に
入力し、任意の２ビット以内の情報データに対し、誤り
訂正を行ったうえで、外部出力ＯＵＴに出力する。以下
にシンドローム発生と訂正の手法を示す。

【００３０】［１ｃ−１］２ビット誤りの場合［１ｃ−
１１］　２ビット誤りとも４×４ハミング符号行列中に
存在する場合で、２ビットの行及び列番号がそれぞれ異
なる位置に存在する場合、Ｓｈａｍは式（１）〜（４）
に従い、１ビットの誤りを示すシンドロームを発生する
。 Ｓｈｖにおいては式（５）〜（１４）により、水平パリ
ティはＨＶを除く２ビット、垂直パリティはＶＨを除く
２ビットが“１”出力をする。この水平及び垂直パリテ
ィの示す４ビットによって作られる２組はそれぞれ式（
１５）〜（１７）を満たすので区別でき、ＤＥＴ　で訂
正可能である。 例として、Ｈ１＝Ｈ３＝Ｖ１＝Ｖ３＝“１”（Ｓｈｖ＝
（１，０，１，０，０，１，０，１，０，０））であっ
たら、（ｄ１０，ｃ２）か（ｄ２，ｄ８）が誤りである
。さらに、ｓ８＝ｓ２＝“１”（　Ｓｈａｍ＝（１，０
，１，０））であったら、（ｄ２，ｄ８）が、ｓ８＝ｓ
４＝“１”（　Ｓｈａｍ＝（１，１，０，０））であっ
たら、（ｄ１０，ｃ２）が誤りであると特定できる。

【００３１】［１ｃ−１２］　２ビット誤りとも４×４
ハミング符号行列中に存在する場合で、２ビットの列番
号が等しく、行番号のみが異なる位置に存在する場合、
Ｓｈａｍは式（１）〜（４）に従い、１ビットの誤りを
示すシンドロームを発生する。Ｓｈｖにおいては式（５
）〜（１４）により、水平パリティはＨＶを除く２ビッ
トが“１”出力をする。この水平パリティの示す８ビッ
トによって作られる４組はそれぞれ式（１５）〜（１７
）を満たすので区別でき、ＤＥＴ　で訂正可能である。 例として、Ｈ１＝Ｈ３＝“１”（Ｓｈｖ＝（１，０，１
，０，０，０，０，０，０，０））であったら、（ｄ１
０，ｄ２）、（ｄ９，ｄ０）　、（ｄ８，ｃ２）、（ｄ
７，ｄ４）のいずれかが誤りである。さらに、ｓ８＝“
１”　（Ｓｈａｍ＝（１，０，０，０））であったら（
ｄ１０，ｄ２）が、ｓ８＝ｓ１＝“１”（Ｓｈａｍ　＝
（１，０，０，１））であったら（ｄ９，ｄ０）が、ｓ
８＝ｓ４＝ｓ２＝“１”　（Ｓｈａｍ＝（１，１，１，
０））であったら（ｄ８，ｃ２）が、ｓ２＝“１”　（
Ｓｈａｍ＝（０，０，１，１））であったら（ｄ７，ｄ
４）が誤りであると特定できる。

【００３２】［１ｃ−１３］　２ビット誤りとも４×４
ハミング符号行列中に存在する場合で、２ビットの行番
号が等しく、列番号のみが異なる位置に存在する場合、
Ｓｈａｍは式（１）〜（４）に従い、１ビットの誤りを
示すシンドロームを発生する。Ｓｈｖにおいては式（５
）〜（１４）により、垂直パリティはＶＨを除く２ビッ
トが“１”出力をする。この垂直パリティの示す８ビッ
トによって作られる４組はそれぞれ式（１５）〜（１７
）を満たすので区別でき、ＤＥＴ　で訂正可能である。 例として、Ｖ１＝Ｖ３＝“１”（Ｓｈｖ＝（０，０，０
，０，０，１，０，１，０，０，０））であったら、（
ｄ１０，ｄ８）、（ｄ３，ｄ５）、（ｄ２，ｃ２）、（
ｃ０，ｄ１）のいずれかが誤りである。さらに、ｓ２＝
“１”　（Ｓｈａｍ＝（０，０，１，０））であったら
（ｄ１０，ｄ８）が、ｓ８＝ｓ４＝ｓ２＝“１”　（Ｓ
ｈａｍ＝（１，１，１，０））であったら（ｄ３，ｄ５
）が、ｓ４＝“１”　（Ｓｈａｍ＝（０，１，０，０）
）であったら（ｄ２，ｃ２）が、ｓ４＝ｓ１＝“１”　
（Ｓｈａｍ＝（０，１，０，１））であったら（ｃ０，
ｄ１）　が誤りであると特定できる。

【００３３】［１ｃ−１４］　１ビット誤りが４×４ハ
ミング符号行列中に存在し、残り１ビット誤りは４×４
ハミング符号行列外、５×５水平垂直パリティ符号行列
内にある場合、Ｓｈａｍは式（１）〜（４）に従い、１
ビット誤り位置に対応したビットのみ“１”出力をする
。Ｓｈｖにおいては式（５）〜（１４）により、水平垂
直パリティはＶＨまたはＨＶの出力が“１”となるので
、　［１ｃ−１１］　と明確に区別できる。例として、
Ｈ１＝Ｈ３＝Ｖ１＝ＶＨ＝“１”（Ｓｈｖ＝（１，０，
１，０，０，１，０，０，０，１））であったら、（ｄ
１０，ｐ３）、（ｄ２，ｐ１）のいずれかが誤りである
。さらに、ｓ１＝“１”（Ｓｈａｍ　＝（０，０，０，
１））であったら（ｄ１０，ｐ３）が、ｓ８＝ｓ１＝“
１”　（Ｓｈａｍ＝（１，０，０，１））であったら（
ｄ２，ｐ１）　が誤りであると特定できる。この場合、
４×４ハミング符号行列に対し、Ｓｈａｍのみを参照し
、１ビット誤り訂正を行う。

【００３４】［１ｃ−１５］　２ビット誤りとも４×４
ハミング符号行列外、５×５水平垂直パリティ符号行列
内にある場合、Ｓｈａｍは式（１）から（４）に従い、
全てのビットが　０”　出力をする。この場合、誤り訂
正を行わない。

【００３５】［１ｃ−２］１ビット誤りの場合［１ｃ−
２１］　１ビット誤りが４×４ハミング符号行列中に存
在する場合、Ｓｈａｍは式（１）から（４）に従い、１
ビットのみ“１”出力をする。Ｓｈｖにおいては式（５
）から（１４）により、水平パリティはＨＶを除く１ビ
ットが“１”出力をする。この水平及び、垂直パリティ
の示す１ビット誤り位置と、ハミング符号の誤りビット
位置が一致し、　［１ｃ−１］とは区別できるので、Ｄ
ＥＴ　で訂正可能である。例として、ｓ２＝ｓ１＝“１
”（　Ｓｈａｍ＝（０，０，１，１））であったら、ｄ
８，（ｄ１０，ｄ９），（ｄ４，ｄ７），（ｄ５，ｄ６
），（ｄ３，ｄ０），（ｄ２，ｄ１），（ｃ３，ｃ０）
，（ｃ１，ｃ２）　のいずれかが誤りである。しかし、
Ｈ１＝Ｖ３＝“１”（Ｓｈｖ＝（１，０，０，０，０，
０，０，１，０，０））であったら、ただちにｄ８が誤
りであると特定できる。

【００３６】［ｃ　−２１］　１ビット誤りが４×４ハ
ミング符号行列外、５×５水平垂直パリティ符号行列内
にある場合、Ｓｈａｍは式（１）から（４）に従い、全
てのビットが　０”　出力をする。この場合、誤り訂正
を行わない。

【００３７】［ｃ−３］誤りが無い場合、ＳｈｖもＳｈ
ａｍも全てのビットが　０”　となり、誤り訂正を行わ
ない。

【００３８】従って、図３に示す全論理図中の２ビット
以内の全ての誤りに対して、異なるシンドロームＳｈａ
ｍ、Ｓｈｖの組み合わせを発生することができる。この
ため、情報でーたに対し、２ビット以内の誤り訂正を行
うことが可能になる。

【００３９】本実施例は情報データ数を１１、ハミング
符号、水平垂直パリティ符号による誤り訂正可能ビット
数を１としたが、情報データ数を増加させても、各ハミ
ング符号の訂正ビットを２以上としても実現可能である
。 また、メモリアレイからの読み出しデータをパラレル出
力としたが、シリアル出力においてもシフトレジスタの
使用などで、容易に実現できる。

【００４０】（第２の実施例）図５は、本発明の第２の
実施例を示す図である。ここでは、図６に示す論理図に
従い４×４水平垂直パリティ符号行列とそれ全体を符号
化する、５ビットのハミング検査ビット列によって、第
１の実施例と同様に２ビット以内の誤りを訂正する手法
を示す。

【００４１】説明を簡略化するために、図６に示す論理
空間で表される情報ビットｄ０−ｄ８　、水平パリティ
ビットｐ１−ｐ３　、垂直パリティビットｐ４−ｐ６　
、水平垂直パリティビットｐ７の、ハミング符号ビット
ｃ４−ｃ０　、いずれか２ビットの誤りを訂正する、４
×４水平垂直パリティ符号と（２１，１６）　１ビット
誤り訂正ハミング符号とを用いた２重誤り訂正法を示す
。

【００４２】本訂正方式の原理を図６を用いて説明する
。まず、第１段階として、水平垂直パリティ符号による
シンドローム発生について、第２段階として、ハミング
符号によるシンドローム発生について、第３段階として
、ハミング符号と水平垂直パリティ符号によるシンドロ
ームを用いた２ビット誤り訂正法について説明する。 （２ａ）第１段階 ４×４水平垂直パリティ符号行列内のデータ列［ｄ８，
ｄ７，ｄ２，ｐ１］　、［ｄ３，ｄ２，ｄ４，ｐ２］、
［ｄ５，ｄ６，ｄ０，ｐ３］　、［ｐ４，ｐ５，ｐ６，
ｐ７］　を水平パリティ群とし、 Ｈ１＝　ｄ８＊ｄ７＊ｄ２＊ｐ１　　　　　　　　　　
　　　　　　　　　　　　　　…（２２）Ｈ２＝　ｄ３
＊ｄ２＊ｄ４＊ｐ２　　　　　　　　　　　　　　　　
　　　　　　　　…（２３）Ｈ３＝　ｄ５＊ｄ６＊ｄ０
＊ｐ３　　　　　　　　　　　　　　　　　　　　　　
　　…（２４）ＨＶ＝　ｐ４＊ｐ５＊ｐ６＊ｐ７　　　
　　　　　　　　　　　　　　　　　　　　　…（２５
）と定める。ここで　　、記号＊は排他的論理和である
。また、パリティＨ１、Ｈ２、Ｈ３、ＨＶが、Ｈ１＝Ｈ
２＝Ｈ３＝ＨＶ＝０となるようｐ１，ｐ２，ｐ３，ｐ７
　を定める。全データ列中１ｂｉｔ　のデータ誤りが有
るデータ群のパリティが“１”となる。 また、データ列［ｄ８，ｄ３，ｄ５，ｐ４］　、［ｄ７
，ｄ１，ｄ６，ｐ５］　、［ｄ２，ｄ４，ｄ０，ｐ６］
　、［ｐ１，ｐ２，ｐ３，ｐ７］　を垂直パリティ群と
し、Ｖ１＝　ｄ８＊ｄ３＊ｄ５＊ｐ４　　　　　　　　
　　　　　　　　　　　　　　　　…（２６）Ｖ２＝　
ｄ７＊ｄ１＊ｄ６＊ｐ５　　　　　　　　　　　　　　
　　　　　　　　　　…（２７）Ｖ３＝　ｄ２＊ｄ４＊
ｄ０＊ｐ６　　　　　　　　　　　　　　　　　　　　
　　　　…（２８）ＶＨ＝　ｐ１＊ｐ２＊ｐ３＊ｐ７　
　　　　　　　　　　　　　　　　　　　　　　　…（
２９）と定める。こでパリティＶ１、Ｖ２、Ｖ３、ＶＨ
がＶ１＝Ｖ２＝Ｖ３＝ＶＨ＝０となるようｐ４，ｐ５，
ｐ６，ｐ７　を定める。全データ列中１ｂｉｔ　のデー
タ誤りが有るデータ群のパリティが“１”となる。また
上記の条件よりｐ７は、 ｐ７＝ｐ１＊ｐ２＊ｐ３ ＝ｄ８＊ｄ７＊ｄ２＊ｄ３＊ｄ１＊ｄ４＊ｄ５＊ｄ６＊
ｄ０＝ｄ８＊ｄ３＊ｄ５＊ｄ７＊ｄ２＊ｄ６＊ｄ２＊ｄ
４＊ｄ０＝ｐ４＊ｐ５＊ｐ６ であることから、（２５），（２９）式で矛盾しない。

【００４３】上の（２２）〜（２９）式によれば、全デ
ータ中１ｂｉｔ　の誤りでは、水平パリティ、垂直パリ
ティ各々１ｂｉｔ　のフラグが立ち、誤り訂正が可能に
なる。例えば、Ｈ１とＶ２が“１”であれば、ｄ７のデ
ータが誤りであると特定できる。４×４水平垂直行列中
に２ビットの誤りデータがある場合の出力の仕方を以下
にまとめる。

【００４４】［２ａ−１］各誤りビット位置の４×４水
平垂直行列の行、列番号が互いに異なる場合、それぞれ
のビットの示す行、列番号のパリティに“１”が出力す
る。 例えば、ｄ８とｄ０が誤った場合、Ｈ１とＨ３、Ｖ１と
Ｖ３に“１”が出力する。ただし、ｄ２とｄ５が誤った
場合でもＨ１とＨ３、Ｖ１とＶ３に“１”が出力する（
区別不能）　。

【００４５】［２ａ−２］各誤りビット位置の４×４水
平垂直パリティ行列の行番号のみが異なる場合、それぞ
れのビットの示す行番号のパリティに“１”が出力する
。例えば、ｄ５とｄ８が誤った場合、Ｈ１とＨ３に“１
”が出力する。ただし、ｄ６とｄ７、ｄ０とｄ２、ｐ１
とｐ３が誤った場合でもＨ１とＨ３に“１”が出力する
　（区別不能）　。

【００４６】［２ａ−３］各誤りビット位置の４×４水
平垂直パリティ行列の列番号のみが異なる場合、それぞ
れのビットの示す列番号のパリティに“１”が出力する
。例えば、ｄ２とｄ８が誤った場合、Ｖ１とＶ３に“１
”が出力する。ただし、ｄ３とｄ４、ｄ０とｄ５、ｐ４
とｐ６が誤った場合でもＶ１とＶ３に“１”が出力する
　（区別不能）　。

【００４７】しかし、１ビット誤りの場合とは判別が可
能である。

【００４８】（２ｂ）第２段階図５の４×４水平垂直パ
リティ符号行列内のデータは、情報ビットｄ０−ｄ８　
、水平パリティビットｐ１−ｐ３　、垂直パリティビッ
トｐ４−ｐ６　、水平垂直パリティビットｐ７からなり
、これ全体を情報ビットと見立てた場合、以下の式が成
り立つようにハミング検査ビットｃ４−ｃ０　を定める
。

【００４９】 ｓ１＝ｄ８＋ｄ６＋ｄ４＋ｄ２＋ｄ０＋ｐ６＋ｐ５＋ｐ
４＋ｃ４＋ｃ２＋ｃ０＝０　　　　　　　　　（ｍｏｄ
２）　　　　　　　　…（３０）ｓ２＝ｄ７＋ｄ６＋ｄ
３＋ｄ２＋ｐ６＋ｐ５＋ｐ２＋ｐ１＋ｃ４＋ｃ１＋ｃ０
＝０　　　　　　　　　（ｍｏｄ２）　　　　　　　　
…（３１）ｓ４＝ｄ５＋ｄ４＋ｄ３＋ｄ２＋ｐ６＋ｐ４
＋ｐ３＋ｐ１＋ｃ３＋ｃ２＋ｃ１＋ｃ０＝０　　　　　
　（ｍｏｄ２）　　　　　　　　…（３２）ｓ８＝ｄ１
＋ｄ０＋ｐ６＋ｐ５＋ｐ４＋ｐ３＋ｐ２＋ｐ１＋ｃ４＋
ｃ３＋ｃ２＋ｃ１＋ｃ０＝０　　　（ｍｏｄ２）　　　
　　　　　…（３３）　ｓ１６＝ｐ７＋ｃ４＋ｃ３＋ｃ
２＋ｃ１＋ｃ０＝０　　　　　　　　　　　　　　　　
　　　　　　　（ｍｏｄ２）　　　　　　　　…（３４
）ここで、（ｍｏｄ２）は２の剰余を示す。ｓ１６，ｓ
８，ｓ４，ｓ２，ｓ１　は情報ビット１６、パリティビ
ット５のハミング符号におけるシンドロームを表す。（
３０）〜（３４）式が成り立つとき、２ビット以内の誤
りは存在しないことを示す。任意の符号ｘ（ｘ＝ｄ８−
ｄ０，ｐ７−ｐ１，ｃ４−ｃ０）　のシンドローム行列
をＳｈａｍ２（ｘ）＝［ｓ１６，ｓ８，ｓ４，ｓ２，ｓ
１］とする。表２には、各符号（ｄ８−ｄ０，ｐ７−ｐ
１，ｃ４−ｃ０）　が１ビット誤った場合のシンドロー
ム（ｓ１６，ｓ８，ｓ４，ｓ２，ｓ１）　を示す。以後
、特に符号の種類に意味の無い場合はＳｈａｍ２　とだ
け記す。

【００５０】

【表２】

【００５１】このように、１つの誤りビットに対し、１
種類のシンドローム行列が存在する。任意の２ビットａ
，ｂの誤りの場合には、それぞれの誤りに対するシンド
ローム行列Ｓｈａｍ２（ａ），Ｓｈａｍ２（ｂ）　とす
ると、Ｓｈａｍ２（ｘ）＝Ｓｈａｍ２（ａ）＊Ｓｈａｍ
２（ｂ）　（＊は排他的論理和）となる符号ｘが必ず存
在する。

【００５２】（２ｃ）第３段階 （２ａ）第１段階における水平垂直パリティ誤り訂正、
（２ｂ）第２段階におけるハミング符号誤り訂正、はそ
れぞれ単独動作で１ビットの誤りまでしか訂正できない
。そこで、これを組み合わせて２ビット以内の誤り訂正
をする。

【００５３】図６に示した論理図の配列の仕方を以下に
示す。

【００５４】水平垂直パリティで、２ビット誤って判別
できない２ビットずつの組を水平垂直パリティの盲点群
と呼ぶことにする。これは、図４における任意のＭ×Ｎ
行列における任意の２行Ｈ′，Ｈ″と任意の２列Ｖ′，
Ｖ″によって決まる要素（ａ，ｂ，ｃ，ｄ）　を指して
いる。ｎ×ｎ水平垂直パリティ符号行列を構成した場合
、盲点群となるのは、任意の２行と２列を選びだしたと
きの要素４ビットのうち、２ビットずつ２組の組み合わ
せ、３通りである。この４ビットの要素（ａ，ｂ，ｃ，
ｄ）　の２ビットずつ２組の組み合わせは、（ａ，ｂ）
　と（ｃ，ｄ）　、（ａ，ｃ）　と（ｂ，ｄ）　、（ａ
，ｄ）　と（ｂ，ｃ）　の３通り（　４Ｃ２　×１／２
）である。この３組のそれぞれ２ビットの誤りは、水平
垂直パリティの出力ビットが等しくなり、水平垂直パリ
ティのみでは誤り訂正できない。

【００５５】ハミング符号で、２ビット誤って出力する
１ビットの誤り位置が等しい組み合わせをハミング符号
の盲点群と呼ぶことにする。水平垂直パリティの盲点群
がハミング符号の盲点群と一致しないように選ぶと、２
ビットの誤り訂正が可能である。

【００５６】すなわち、 Ｓｈａｍ２（ａ，ｂ）≠Ｓｈａｍ２（ｃ，ｄ）　　　　
　　　　　　　　…（３５）Ｓｈａｍ２（ａ，ｃ）≠Ｓ
ｈａｍ２（ｂ，ｄ）　　　　　　　　　　　　…（３６
）Ｓｈａｍ２（ａ，ｄ）≠Ｓｈａｍ２（ｂ，ｃ）　　　
　　　　　　　　　…（３７）とすれば良い。上から、
ｎ×ｎ水平垂直パリティ符号行列の盲点群の総数ＮＢｈ
ｖ２は（１８）式に示すＮＢｈｖと等しくなる。従って
、本例の場合も１０８　通りである。また、１ビット誤
り訂正（ｎ×ｎ＋ｍ，ｎ×ｎ）ハミング符号（ｍは検査
ビット数）においても、２ビット誤り時における、任意
の１ビットに対する盲点群は（１９）式に示すＮＢｈａ
ｍ　と同等の計算から、 ＮＢｈａｍ　２＝｛（ｎ×ｎ＋ｍ−１）／２｝×（ｎ×
ｎ＋ｍ）　　　　…（３９）となる。本例の場合、ｎ×
ｎ＋ｍ＝２１となり、ＮＢｈａｍ２＝２１０　通りであ
る。

【００５７】つぎに、ｎ×ｎ水平垂直パリティ符号行列
の配列の総数ＮＢ２　は、（２０）式のＮＢに等しくな
る。 本例の場合、ＮＢ２　■５×１０９　通りである。いず
れの場合も、つぎの式が成立する。

【００５８】 ＮＢ２　■ＮＢｈａｍ２，ＮＢｈｖ２　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　…（４
０）したがって、２つの誤り訂正符号の盲点同士が重な
らないように配列できる論理行列数のほうがはるかに多
くなり、任意の行列を実現できる。

【００５９】この論理行列の１例である図５を用いて、
図４の構成における２ビット誤り訂正の方法を示す。

【００６０】図５において、Ｍ２　はメモリアレイ、Ｇ
ｈａｍ２はハミング符号のシンドローム発生回路、Ｇｈ
ｖ２　は水平垂直パリティのシンドローム発生回路、Ｄ
ＥＴ２はシンドロームにより誤りを訂正し外部に出力す
る回路である。 以下のような動作を行う。

【００６１】メモリアレイＭ２　から、情報ビットＤＡ
ＴＡ２　（＝ｄ８，ｄ７，ｄ６，ｄ５，ｄ４，ｄ３，ｄ
２，ｄ１，ｄ０）　、水平垂直パリティ符号の検査ビッ
トＰｈｖ２　（ｐ７，ｐ６，ｐ５，ｐ４，ｐ３，ｐ２，
ｐ１）、ハミング符号検査ビットＰｈａｍ２　　（ｃ４
，ｃ３，ｃ２，ｃ１，ｃ０）が読み出される。ＤＡＴＡ
２　とＰｈａｍ２とＰｈｖ２　はＧｈａｍ２にそれぞれ
入力する。これにより、Ｇｈｖ２　は４×４水平垂直パ
リティ符号行列に対し、式（２２）〜（２９）　に基づ
くシンドロームＳｈｖ２（Ｈ１，Ｈ２，Ｈ３，ＨＶ，Ｖ
１，Ｖ２，Ｖ３，ＶＨ）を発生する。 また、Ｇｈａｍ２は４×４水平垂直パリティ符号行列と
５ビットのハミング検査ビット列に対し、式（３０）〜
（３４）に基づくシンドロームＳｈｖ２　（ｓ１６，ｓ
８，ｓ４，ｓ２，ｓ１）を発生する。この２系統のシン
ドロームがＤＥＴ２に入力し、任意の２ビット以内の情
報データに対し、誤り訂正を行った上で、外部出力ＯＵ
Ｔ２　に出力する。以下にシンドローム発生と訂正の手
法を示す。

【００６２】［２ｃ−１］２ビット誤りの場合［２ｃ−
１１］　２ビット誤りとも４×４ハミング符号行列中に
存在する場合で、２ビットの行及び列番号がそれぞれ異
なる位置に存在する場合、Ｓｈａｍ２は式（３０）〜（
３４）に従い、１ビットの誤りを示すシンドロームを発
生する。Ｓｈｖ２　においては式（２２）〜（２９）に
より、水平パリティは２ビット、垂直パリティは２ビッ
トが“１”出力をする。この水平及び垂直パリティの示
す４ビットによって作られる２組はそれぞれ式（３５）
〜（３７）を満たすので区別でき、ＤＥＴ２で訂正可能
である。例として、Ｈ１＝Ｈ３＝Ｖ１＝Ｖ３＝“１”（
Ｓｈｖ２　＝（１，０，１，０，１，０，１，０））で
あったら、（ｄ０，ｄ８）　か、（ｄ２，ｄ５）が誤り
である。さらに、ｓ８＝“１”（Ｓｈａｍ２＝（０，１
，０，０，０））であったら、（ｄ０，ｄ８）が、ｓ２
＝ｓ１＝“１”（Ｓｈａｍ２＝（０，０，０，１，１）
）であったら、（ｄ２，ｄ５）　が誤りであると特定で
きる。

【００６３】［２ｃ−１２］　２ビット誤りとも４×４
ハミング符号行列中に存在する場合で、２ビットの列番
号が等しく、行番号のみが異なる位置に存在する場合、
Ｓｈａｍ２　は式（３０）〜（３４）に従い、１ビット
の誤りを示すシンドロームを発生する。Ｓｈｖ２　にお
いては式（２２）〜（２９）により、水平パリティは２
ビットが“１”出力をする。この水平パリティの示す８
ビットによって作られる２ビットずつ４組はそれぞれ式
（３５）〜（３７）を満たすので区別でき、ＤＥＴ２で
訂正可能である。例として、Ｈ１＝Ｈ３＝“１”（Ｓｈ
ｖ２　＝（１，０，１，０，０，０，０，０））であっ
たら、（ｄ５，ｄ８）　、（ｄ６，ｄ７）、（ｄ０，ｄ
２）、（ｐ１，ｐ３）のいずれかが誤りである。さらに
、ｓ４＝ｓ１＝“１”　（Ｓｈａｍ２　＝（０，０，１
，０，１））であったら（ｄ５，ｄ８）　が、ｓ１＝“
１”（Ｓｈａｍ２＝（０，０，０，０，１））であった
ら（ｄ６，ｄ７）が、ｓ８＝ｓ４＝ｓ２＝“１”（Ｓｈ
ａｍ２＝（０，１，１，１，０））であったら（ｄ０，
ｄ２）が、ｓ２＝“１”（Ｓｈａｍ２＝（０，０，０，
１，０））であったら（ｐ１，ｐ３）が誤りであると特
定できる。

【００６４】［２ｃ−１３］　２ビット誤りとも４×４
水平垂直パリティ符号行列中に存在する場合で、２ビッ
トの行番号が等しく、列番号のみが異なる位置に存在す
る場合、Ｓｈａｍ２　は式（３０）〜（３４）に従い、
１ビットの誤りを示すシンドロームを発生する。Ｓｈｖ
２　においては式（２２）〜（２９）により、垂直パリ
ティは２ビットが“１”出力をする。この垂直パリティ
の示す８ビットによって作られる２ビットずつ４組はそ
れぞれ式（３５）〜（３７）を満たすので区別でき、Ｄ
ＥＴ２で訂正可能である。 例として、Ｖ１＝Ｖ３＝“１”（Ｓｈｖ　＝（０，０，
０，０，１，０，１，０））であったら、（ｄ２，ｄ８
）、（ｄ３，ｄ４）、（ｄ０，ｄ５）、（ｐ４，ｐ６）
のいずれかが誤りである。さらに、ｓ４＝ｓ２＝“１”
　（Ｓｈａｍ２　＝（０，０，１，１，０））であった
ら（ｄ２，ｄ８）　が、ｓ２＝ｓ１＝“１”（Ｓｈａｍ
２＝（０，０，０，１，１））であったら（ｄ３，ｄ４
）が、ｓ８＝ｓ４＝ｓ１＝“１”（Ｓｈａｍ２＝（０，
１，１，０，１））であったら（ｄ０，ｄ５）が、ｓ２
＝“１”（Ｓｈａｍ２＝（０，０，０，１，０））であ
ったら（ｐ４，ｐ６）が誤りであると特定できる。

【００６５】［２ｃ−１４］　１ビット誤りが４×４水
平垂直パリティ符号行列中に存在し、残り１ビット誤り
は５ビットのハミング検査ビット行列中にある場合、Ｓ
ｈｖ２　は式（２２）〜（２９）に従い、１ビット誤り
位置に対応した水平パリティビットと垂直パリティビッ
トが“１”出力をする。４×４水平垂直パリティ符号中
に存在する誤りが１ビットなら、２ビット誤りと区別で
きるので、Ｓｈａｍ２　を参照する必要はない。この場
合Ｓｈｖ２　のみを参照し、訂正を行う。

【００６６】［２ｃ−１５］　２ビット誤りとも５ビッ
トのハミング検査ビット列内にある場合、Ｓｈｖ２　は
式（２２）〜（２９）に従い、全てのビットが　０”　
出力をする。この場合、誤り訂正を行わない。

【００６７】［２ｃ−２］　１ビット誤りの場合［２ｃ
−２１］　１ビット誤りが４×４水平垂直パリティ符号
行列中に存在する場合、Ｓｈｖ２　は式（２２）〜（２
９）に従い、１ビット誤り位置に対応した水平パリティ
ビットと垂直パリティビットが“１”出力をする。Ｓｈ
ａｍ２　においては式（３０）〜（３４）により、水平
、及び垂直パリティの示す１ビット誤り位置と、ハミン
グ符号の誤りビット位置が一致し、ＤＥＴ２で訂正可能
である。

【００６８】［ｃ−２１〕１ビット誤りが５ビットのハ
ミング検査ビット列内にある場合、Ｓｈｖ２　式（２２
）〜（２９）に従い、全てのビットが　０”　出力をす
る。この場合、誤り訂正を行わない。

【００６９】［２ｃ−３］誤りが無い場合、Ｓｈｖ２　
もＳｈａｍ２　も全てのビットが　０”　となり、誤り
訂正を行わない。

【００７０】従って、図６に示す全論理図中の２ビット
以内の全ての誤りに対して、異なるシンドロームＳｈａ
ｍ２　、Ｓｈｖ２　の組み合わせを発生することができ
る。このため、情報データに対し、２ビット以内の誤り
訂正を行うことが可能になる。

【００７１】本実施例は情報データ数を９、ハミング符
号、水平垂直パリティ符号による誤り訂正可能ビット数
を１としたが、情報データ数を増加させても、各ハミン
グ符号の訂正ビットを２以上としても実現可能である。 また、メモリアレイからの読み出しデータをパラレル出
力としたが、シリアル出力においてもシフトレジスタの
使用などで、容易に実現できる。

【００７２】

【発明の効果】以上説明したように、本発明によれば、
誤り訂正回路の搭載に伴う回路規模の大幅な低減が可能
となり、本発明は、画像用フィールドメモリ、大規模Ｒ
ＯＭ、大規模ＲＡＭ等に使用するとその効果が著しい。

【図面の簡単な説明】

【図１】本発明の原理構成を示す図である。

【図２】本発明の第１の実施例を示す図である。

【図３】本発明の第１の実施例に用いる論理空間を示す
図である。

【図４】本発明の第１、第２の実施例の説明に用いる行
列を示す図である。

【図５】本発明の第２の実施例を示す図である。

【図６】本発明の第２の実施例に用いる論理空間を示す
図である。

【符号の説明】

Ｍ　　メモリアレイ Ｇｈａｍ　　　ハミング符号のシンドローム発生回路Ｇ
ｈｖ　　水平垂直パリティのシンドローム発生回路ＤＥ
Ｔ　　　シンドロームにより誤りを訂正し外部に出力す
る回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　情報データとパリティーデータを蓄積
   するメモリアレイを有し、該メモリアレイは複数のメモ
   リセルとそれに接続する複数のワード線からなり、アド
   レスによって選択されたワード線によって任意のビット
   線に出力した情報データとパリティーデータを用いて内
   部で自己訂正し情報データを出力する半導体メモリ装置
   において、前記メモリアレイに保持データとして情報デ
   ータとハミング符号パリティーデータと積符号パリティ
   ーデータを蓄積し、該メモリアレイからのパラレルまた
   はシリアルの出力データを個別に誤り検出するハミング
   符号復号回路並びに積符号復号回路と、該ハミング符号
   復号回路と該積符号復号回路との検出データを参照する
   ことにより誤り訂正を行い外部出力する誤り訂正回路と
   を設けたことを特徴とする半導体メモリ装置。
2. 【請求項２】　　該メモリアレイの保持するデータが、
   情報データと該情報データに付与するハミング符号パリ
   ティーデータとからなる一次データと、該一次データに
   付与する積符号パリティーデータとからなることを特徴
   とする請求項１に記載の半導体メモリ装置。
3. 【請求項３】　　該メモリアレイの保持するデータが、
   情報データと該情報データに付与する積符号パリティー
   データとからなる一次データと、該一次データに付与す
   るハミング符号パリティーデータとからなることを特徴
   とする請求項１に記載の半導体メモリ装置。