SU1226536A1 - Запоминающее устройство с исправлением ошибок - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в запоминающих системах повышенной надежности, выполненных на функциональных узлах с большой и средней степенью интеграции . Цель изобретени  состоит в повышении надежности устройства за счет исправлени  двукратных ошибок и обнаружени  ошибок произвольной кратности. Устройство содержит блок кодировани , накопитель, блок коррекции , блок декодировани , элемент ШШ-НЕ, сумматоры, элементы ИЛИ, блок сравнени , счетчик, элемент И, дешифраторы, дополнительньй блок пам ти. В устройстве используетс  БЧХ-код, исправл ющий двукратные .ошибки. 3 ил. (Л

Description

Изобретение относитс  к ньпшсли- тельной технике и может быть использовано в запоминающих системах повышенной надежности, выполненных на функциональных узлах с большой и средней степенью интеграции.

Целью изобретени   вл етс  повышение надежности устройства за счет исправлени  двукратных ошибок и обнаружени  ошибок произвольной кратности .

На фиг.1 представлена структурна  схема запоминающего устройства, на фиг.2 - один из возможных вариантов блока кодировани , на фиг.З - один из возможных вариантов блока декодировани .

Запоминак цее устройство содер шт блок 1 кодировани , вход 2 которого св зан с выходом информационной магистрали , а выход подключен к накопителю 3, имеющему направл ющий вход 4,, выход накопител  3 подключен к первому входу 5 блока .6 коррекции и к блоку 7 декодировани , выход 8 блока 7 соединен о йлелентом ИЛИ-НЕ 9, выход которого св зан с управл ющим входом блока 6, с первым входом 10 первого сумматора 11 по модулю, два, с входами дервого элемента ИЛИ 12, второй выход

13блока 7 подключен к первому входу

14блока 15 сравнени , св  занного с вторым элементом ИЛИ 16, первый вход 17 второго элемента ИЛИ 16 соединен с выходом элемента ИЛИ 12, а второй вход 18 с первым выходом 19 блока 15., выход элемента ИЛИ 16 подключен к первому входу 20 счетчика 21, выход 22 которого св зан с вторым входом 23 сумматора 11, а выход 24 - с первым входом 25 элемента И 26, имеющего индикаторньш выход 27, к второму входу 28 элемента И 26 подключен выход 19 блока 15, выход 22 счетчика 21 соединен с вторым входом 29 треть его элемента ИЛИ 30, а также с вторым дешифратором 31 ошибки, выход которого подключен к третьему входу 32

блока 6, выход 33 сумматора 11 св зан с первым дешифратором 34 ошибки, вы- :ход которого соединен с вторым входом 35 блока бис цервым входом 36 элемента ИЛИ 30, выход элемента ИЛИ 30 соединен с входом блока 37 дополнительной пам ти, выход которого подключен к входу второго сумматора 38 по модулю два, выход 39 которого св зан с вторым входом 40 блока 15, второй выход 41 блока 15 соединен с вто

2265362

рым входом 42 счетчика 21, а также с управл кхцим входом 43 дешифратора 34 и с 5 правл ющим входом 44 дешифратора ЗЬ, Выход 45 блока 6 подключен к

5 входу информационной магистрали. .

Иа фиг,2 представлен блок кодировани  дл  кодировани  7 -разр дного слова в соответствии с таблицей кодировани  дл  БЧХ-кода, исправл кщего

10 две ошибки. Блок состоит из двухвхо- довых сумматоров 46-62 по модулю два. На фиг.З приведен вариант построени  блока 7 декодировани  при п 15 разр дов ( длина слов, хранимых

.15 в накопителе 3). Блок состоит из двухвходовых сзл маторов 63-105 по модулю два, к входам которых подключены соответствующие разр ды слова, удовлетвор ющие таблице декодирова20 НИН дл  БЧХ-кода, исправл ющего двукратные ошибки.

Блок 6 коррекции представл ет собой регистр, входы которого св заны с выходами накопител  3 и выходами

25 дешифраторов 31 и 34, имeюшз ми по W входов (2 ). Сумматоры 11 и 38 имеют П7 входов. Блок 37 дополни30

тельной пам ти состоит из 2 m-разр дных быстродействующих регистров. Счетчик 21 имеет m входов и 2 состо ний .

Б устройстве используетс  БЧХ-код длины п 2 -1 (т - целое положительное число), исправл ющий две ошибки. Порождающа  матрица G размерности krn (k n-2in) такого кода может быть представлена в виде

г - II Т7Р II

t - I EG К ,

где Е - единична  матрица размерности k k, G - подматрица размерности k«n-k, строки которой представл ют собой остатки от делени  единицы с нол ми на порождаемый полином кода.

В соответствии с матрицей Q стро т блок 1 кодировани .

Пусть V произвольное k-разр дное число V(V| 5 .. ., V , V,) . Произведение V на Q задает операцию кодирова- ни 

V VQ-|1V,,.,,,V,V,C,C2.,,.,.,C,11,

где W - кодовое слово. С, - контрольные символы. Контрольньй символ 55 С

j равен сумме по модулю два содержимого тех разр дов исходного слова V,

которым соответствуют столбце подматрицы Q ,

единицы в 4 -м Дл  кода длиныц 15 , исправл к цего две ошибки, порождак ций полином л (х) равен д(х) или 111010001. Тогда строками подматрицы Q  вл ютс  следующие остатки от делени 

100000000000000 111010001

111010001

110100010

111010001 011100111

и 110011001

111010001

Разр ды исходного слова 7654321

265364

Остаток под номером j (в кружочке) соответствует j -и строке подматрицы G Тогда порождающа  матрица дл  рассматриваемого примера равна

5 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 1 О О О О О 0111010007

О 1 О О О О 0011101006 10

О О 1 О ОО 0001110105

О О О 000011101А

0000100111001103

о о о о о1 0011100112

00 о о оо 1110100011

20

и, исход  из этого, может быть построена таблица кодировани .

Контрольные разр ды 87654321

В соответствии с таблицей построен блок кодировани  на фиг.2, Значени  контрольных разр дов равны сумме по модулю два содержимого подчеркнутых разр дов.

Дл  БЧХ-кода, исправл кщего две ошибки, проверочна  матрица Н размерности 21П П задаетс  в виде

Н

где столбцы a;() первых m строк представл ют собой всевозможные ненулевые двоичныеm-мерные векторы (локаторы).

Втора  группа из (п строк строитс  таким образом, что каждый столбец  вл етс  кубом по модулю неприводимого многочлена степени m вектора, записанного в этом столбце в первых м строках. Синдром 5 (вычисл етс  блоком 7) прин того вектора И определ 

етс  как .R (Т - операци  транспонировани ) и содержит 2т координат. Первые т координат дают сумму S, (выход 8) локаторов искаженных позиций , а вторые m координат синдрома дают сумму 5 (выход 13)

кубов локаторов искаженных позиций. Если и jf - локаторы искаженных разр дов, то

rs,,

(1)

где + означает операцию сложени  по модулю два.

Декодирование заключаетс  в определении |3 и у по известным 5, и Sj . Локаторы рассматриваютс  как ненуле- 55 вые элементы пол  GF(2), представленные в виде двоичных многочленов степени, меньшей m , от корн  ей некоторого неприводимого многочлена

$1226536«

стегГёни m. Это представление уста- да будет совпадать со степенью oi навливает такое соответствие между (нумератдш позиций начинаетс  с 1). разр дами слова и локаторами, при Если п 15, то проверочна  котором уменьшенный на 1 номер разр - матрица представл етс  в виде

15 14 13121110987 6 54 3 2 1

. 06 ; 0 oi oi . oi ( ы o oi c 0.:°

где cd - корень неприводимого многочлена X +х -f-1. Каждой из 15 позиций кода однозначно сопоставлен локатор из (16), Каждьй злемент

Представление элемента oi - в виде лени  о; на неприводимый многочлен многочлена от «i равно остатку от де- ci + i-f1, а многочленам от ей однознач (2).

(°т od ) в этом поле  вл етс  степенью сб и однозначно представл етс  в виде многочлена от об степени, меньшей 4 (табл.1).

Таблица 1

но соответствуют двоичные числа. Элементы матрицы (2) в нижней строке  вл ютс  кубами элементов верхней стро-И

9 13 15 14 7 10 5 11 12 6 3 8 4 2 1

15 10 12 8 1 15 10 12

I 15 10 12 .8 1

или в двоичном представлении

111101011001000 011110101100100 001111010110010 111010110010001 111101111011110

101001010010100 110001100011000

10001 1000110001

Единицы в j -и строке матрицы Н указьшают, какие разр ды прин того слова вход т в j -е контрольное соотношение . Это позвол ет построить таблицу декодировани 

Разр ды прин того слова 15 1А 13 12 11 10 9 8 7 6 5 ii 3 2 1

Синдром равен SrSj tSj BgBj значение В- равно сумме по модулю два содержимого соответствующих ему (подчеркнутых) разр дов. В соответствии с таблицей декодировани  построен блок 7, представленный на фиг. 3.

Найдем 5 из первого уравнени  системы (1) у S,+B и подставим во второе |i +(5,+|})У. Зададимс  определенным значением |3 и вычислим У Если , то р - локатор ошибочного разр да, тогда 6, +р - локатор другого ошибочного разр да. Дл  вычислени  величины У используетс  блок 37, в котором по адресу х (х -т -разр дное число) записана величина х по модулю неприводимого многочлена с ге- пени И1 , и m - разр дный сумматор 38, на выходе которого по вл етс  вели-12265368

ки, наход щихс  в тех же столбцах. Например, дл  элементас ; :(«) Следовательно,

ai

I 15 10 12 .8 1

чина У. При ц 15 соответствие между адресами  чеек блока 37 и их со- 10 держимым имеет вид

Объем блока 37 равен 2 №-разр дных двоичных чисел. Пртадава  j3 по- следоватетгьные значени , начина  от 1 (на счетчике 21), вычисл   У и сравнива  У и 5,j , можно найти такое

г

значение р , при котором У S

Подлежащее записи (u-2tn)-разр дное слово поступает на блок 1, где кодируетс  и записьшаетс  в накопитель 3.

Чтение слова инициируетс  подачей управл ющего сигнала на вход 4. Считанное слово посчз пает в блоки 6 н 7, Если , считанное из накопител  cjio во не содержит ошибок, то 5, 0 и сигнал с выхода элемента ИЛИ-НЕ 9 разрешает вьщачу длова из блока 6. При наличии ошибок (S, 0) счетчик

21устанавливаетс  в состо ние 1, Код, содержащийс  в счетчике 21 (локатор ), складьгоаетс  на сумматоре

11 с 5, . К блоку 37 производ тс  два обращени : по адресу р (выход

22счетчика 21л, равному состо нию Счетчика, и по адресу 5,+ fb (результат суммировани  на су 1маторе 11, т.е. выход 33). На сумматоре 38 производитс  сложение по модулю два двух считанных из блока 37 слов р и (5,+р). Если результат суммировани  У (выход 39) равен 5 (выход 13), то сигнал с выхода 41 блока 15 разрешает дешифрование кодов |} (выход 22) и 5, + |J (выход 33 сумматора 11), поступающих на дешифраторы 31 и 34 соответственно, производитс  коррекщ  , а счетчик 21 по входу 42 устанавливаетс  в О. Подключение выходов дешифраторов 31 и 34 задает табл.1. Номерам выходов дешифраторов, записанных в четвертом столбце, соответствуют номера входов блока 6, записанные в первом столбце. Если блок 15 не зафиксирует ра 5енства кодов, то сигнал с выхода 19 через элемент ШЖ 16, поступа  на вход 20 счетчика 21, устанавливает его в следун цее состо ние (увеличивает на 1), и перечисленные операции повтор ютс .

Если за и тактов равенство У 5 не будет зафиксировано, то по совпадению сигналов с выхода 19 блока 15 и выхода 24 счетчика 21 с выхода 27 элемента И 26 в центральное устройство управлени  поступает ущ) щий сигнал Ошибка, Это означает, что считанное из накопител  слово содержит ошибку кратности три и бол

П р и м е р. Пусть необходимо записать в накопитель слово

7654321 1011010

Блок 1 формирует значени  контрольн разр дов в соответствии с таблицей кодировани 

Cj 1+1+0 0 (сигнал на выходе сумматора 48 по модулю два равен единице сигнал на выходе сумматора 59 равен нулю)5

С„ 1+0+1 0 сигнал на .выходе элемента 49 равен единице, элемента 58 - нулю),

Cj 0+1+0 1 (в формировании С участвуют сумматоры 51 и 57). €4 1+1+1 1 (сумматоры 50 и 56), С5 0+1+1+1+0 1 (сумматоры 48, 50, 55 и 62),

Се 1+0+1+0+1 1 (сумматоры 47, 49 54 и 61),

€7 1+0+0+1+0 0 (суг- маторы 47, 48, 53 и 60),

Са 1+0+0 1 (сумматоры 46 и 52).

о в накопитель записываетс  слово

101101010111100 Пусть при чтении получено число 15 14 1342 11 10 9876543 21 1 00 1 О 1 0101110 0-0,

содержащее ошибки в 3 и 13 разр дах которое, поступает в блоки 6 и 7, числ ющие значение синдрома в соответствии с таблицей декодировани :

В - 1+0+0+1+1+1+0+1 1 (сумматоры 63,, 6, 65, 66, 83, 84 и 97), 8 0+0+1+0+0+0+1+0 0 (сумматоры 64„ 67, 69, 85, 86 и 98), Bg-0+1+0+1+1+1+1+0 1 (сумматоры 70, 71, -72, 64, 87, 88 и 99),

0

+ 0+0+0+0+ 1 +1 + 0 (сумматоры 63, 73, 74, 75, 89Т 90 и 100), В 1+0+0+1+1+0+1+0+1+1+0+0 0 (сумматоры 64,63,66,76,77,78,91,92,93, 101 и 102),

В,. 1+0+1 +1 + (сумматоры 79, 80, 94, 81 и 103),

В2 1+0+1+0+1+1 0(сумматоры 63, 76, 77, 95 и 104),

Bj 1+0+1+1+1+0 0 (сумматоры 70, 72, 82, 96 и 105),

т„е. 5,1011, 5., 0000,

Единичный сигнал с выхода элемента 12 проходит на выход элемента ИЛИ 16 и устанавливает счетчик 21 в состо ние (1)fj(. , Код 0001 с выхода 22 счетчика 21 через эле- генты ИЛИ 30 поступает на вход блока 37, откуда считываетс  код 0001

5

0

()„ Сумматор 11 по модулю два складьь- ает коды 0001 + 1011 1010. По адресу 1010 из блока 37 считьюа- етс  код 1111, и таким образом на выходе 39 сумматора 38 по вл етс  код 0001 + 1111 1110, которьй имеете с кодом 0000 (выход 13 блока 7)  оступает на блок 15, Так как эт:и коды не равны, то сигнал с выхода 19 блока 15 устанавливает счетчик 21 в состо ние (2)(0010)2. Из блока 37 по адресу 0010 считываетс  код 1000, а по адресу 1011 + 0010 1001 (результат суммировани  5, и состо ни  счетчика 21 на сумматоре

5 11) код 1111,, которые складьгоаютс  па cyMi-iaTope 38 1000 + 1111 0111, Блок 15 снова определ ет неравенство сравниваемых кодов. Счетчик 21 . з станав.пиваетс  в состо ние (3),

0.(0011)2 . По адресу 0011 из блока 37 считьшаетс  код 1111, а по адресу 1011 + 0011 1000 - код 1010, т.е. на выходе 39 по витс  слово 1111 + f 1010 - 0101, не равное 5. Блок 15

5 зафиксщ ует равенство лишь тогда, когда состо ние счетчика 21 будет равно (4), Действительно, из блока 37 по адресу 0100 считьшаетЪ  код 1100, а по адресу 1011 + 0100

0 1111, вьщисленному на сумматоре 11, - код 1100. Тогда на выходе 39 сумматора 38 по в1-гтс  код 0000 и блок 15 зафиксирует равенство. Сигнал с выхода 41 блока 15 устанавли5 вает счетчик 21 в исходйое состо ние и разрешает дешифрование на дешифра- тсфах 31 и 34 кодов 0100 и 1111 соответственно . Но четвертому выходу де-

11

шифратора соответствует третий разр д блока 6, а п тнад{ ;атому - тринадцатый (табл.1), и, таким образом будет скорректировано содержание 3 13 разр дов считанного слова, что приведет к исправлению ошибок.

Таким образом, предлагаемое устройство исправл ет двукратные ошибк и обнарз живает ошибки произвольной кратности. Пусть считанное из накопител  слово содержит ошибку кратно . ти 3 и более. Тогда 5 0 и

Рг

,

,.-,Ре 52Согласно предлагаемому способу исправлени  ошибок задают /J, , наход т |ij по адресу 5, + Pi P2 + Ре «а- ход т (j + ,... t+l) и вычисл ют (pj + ,. . ., + Ре) . Дл  того, чтобы ошибка осталась незамеченной, необходимо , чтобы , в этом случае кроме разр да с локатором р, был бы исправлен и разр д с локатором Рг + ,..о,+ е, т.е. исправление было бы неверным. Но У S, так как (р,+,...,+ г ),...,+ /5j ,. поэтому за И тактов не будет зафиксировано равенство У S .

Таким образом ошибки кратности три и более обнаруживаетс .

Claims (2)

1. Формула изобретени 

   Запоминакнцее устройство с исправлением ошибок, содержащее блок кодировани , накопитель, блок декодировани , первый элемент ИЛИ, блок коррекции , первый дешифратор ошибки, элемент И, выход которого  вл етс  индикаторным выходом устройства, информационным входом которого  вл етс  вход блока кодировани , выход которого соединен с информационным входом накопител , управл ющий вход которого  вл етс  управл ющим входом устройства, выход накопител  подключен к входу блока декодировани  и

   12

   первому- входу блока корре.п ции,второй вход которого соединен с выходом первого дешифратора ошибки, выА)Д блока коррел ции  вл етс  информадион 5 ным выходом устройства, первый выход блока декодировани  подключен к входу первого элемента ИЛИ, отличающеес  тем, что, с целью пЬвьш1е- ни  надежности устройства за счет

   0 исправлени  двукратных ошибок и обнаружени  ошибок произвольной кратности , в него введены первый и второй сумматоры по модулю два, счетчик, второй и третий элементы ИЛИ, второй

   5 дешифратор ошибки, блок сравнени  блок Дополнительной пам ти, элемент ИЛИ-НЕ, причем первьш выход блока декодрфовани  подключен к входу элемента ИЛИ-НЕ и первому входу первого

   Q сумматора по модулю два, выход которого соединен с первым входом первого дешифратора ошибки и второго элемента ИЛИ, первый выход счетчика соединен с вторым входом первого сум5 матора по модулю два, вторым входом второго элемента ИЛИ и первым входом второго дешифратора ошибки, выход которого подключен к третьему входу блока коррекции, четвертый вход

   которого соединен с выходом элемента ИЛИ-НЕ, второй выход блока декодировани  соединен с первым входом блока сравнени , второй вход которого подключен к выходу второго сумматора по модулю два, вход которого соединен с выходом блока дополнительной пам ти, вход которого подключен к выходу второго элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к одному выходу блока сравнени  и одному входу элемента И, другой выход блока сравнени  соединен с первым входом счетчика и вторыми входами дешифраторов ошибки, выход третьего элемента ИЛИ подключен к второму входу счетчика, второй выход которого соединен с другим входом элемента И.

   5

   0

   5

   2.7
2. 2.S

   LL.,

   ЦнГ se

   Hi.

   лГ

   S3

   Kf

   ..J

   Составитель О.Кулаков Редактор А.Шандор Техред И.Попович КорректорС.Шекмар

   Заказ 2140/52 Тираж 543Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  набо. До 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4