KR101542558B1 - 웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체 - Google Patents

웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체 Download PDF

Info

Publication number
KR101542558B1
KR101542558B1 KR1020140002503A KR20140002503A KR101542558B1 KR 101542558 B1 KR101542558 B1 KR 101542558B1 KR 1020140002503 A KR1020140002503 A KR 1020140002503A KR 20140002503 A KR20140002503 A KR 20140002503A KR 101542558 B1 KR101542558 B1 KR 101542558B1
Authority
KR
South Korea
Prior art keywords
pattern
wafer
data
map
analyzing
Prior art date
Application number
KR1020140002503A
Other languages
English (en)
Other versions
KR20150082951A (ko
Inventor
신성원
나혁준
한지훈
이낙한
최운규
Original Assignee
주식회사 비스텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비스텔 filed Critical 주식회사 비스텔
Priority to KR1020140002503A priority Critical patent/KR101542558B1/ko
Publication of KR20150082951A publication Critical patent/KR20150082951A/ko
Application granted granted Critical
Publication of KR101542558B1 publication Critical patent/KR101542558B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G16INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16ZINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
    • G16Z99/00Subject matter not provided for in other main groups of this subclass
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시 예는 웨이퍼의 다이(Chip)별로 검사된 프로브 테스트 데이터를 이용하여 웨이퍼 맵을 드로잉하고 수율을 파악할 수 있으며, 각 빈 별로 실패 (Fail) 유형을 관찰할 수 있다.

Description

웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체{Method for analyzing wafer yield map and recording medium}
실시 예들은 수율 맵 분석을 수행할 수 있는 분석 방법 및 상기 방법을 기록한 기록 매체에 관한 것이다. 구체적으로 고유의 패턴 분석 알고리즘 및 인-디비(In-db) 방식으로 수율 맵 분석을 하기 위한 방법 및 기록 매체에 관한 것이다.
수율 맵 분석(YMA: Yield Map Analyzer)은, 반도체 혹은 LCD를 비롯한 FPD 산업분야의 검사 데이터를 이용하여 불량의 패턴(Pattern)을 분석하는 분석 모듈이다. 반도체의 경우, YMA를 통해 웨이퍼의 다이(Chip)별로 검사된 프로브 테스트 데이터를 이용하여 웨이퍼 맵을 드로잉하고 수율을 파악할 수 있다.
실시 예는 제품상에서 실패(fail)가 존재하는 유형을 패턴 분석 알고리즘을 통해 분류하여 숨어 있는 클러스터링의 유형을 발견할 수 있으며, 이러한 결과는 데이터 마이닝에 활용할 수 있으며, 이러한 과정을 통해 불량의 근본적인 원인이 되는 공정 및 각종 파라미터(Parameter)를 식별하고 예방할 수 있는 웨이퍼 수율 맵을 분석하는 방법을 제공하는 것이다.
일 실시예에 따른 웨이퍼 수율 맵 분석 방법은 웨이퍼(wafer)의 다이(chip)별로 검사된 프로브(probe) 테스트 데이터를 입력받는 단계, 상기 입력된 프로브 테스트 데이터를 이용하여 웨이퍼 맵을 그리는 단계, 각각의 빈(bin) 별로 실패(fail) 유형을 패턴 분석 알고리즘을 통해 클러스터링하는 단계, 및 상기 클러스터링된 결과를 전달 또는 출력하는 단계를 포함한다.
상기 패턴 분석 알고리즘은 노멀 패턴(normal pattern), 회전 패턴(rotation pattern), 포커스 패턴(focus pattern), 레티클 패턴(reticle pattern), 로우-컬럼 패턴(row-col pattern), 랜덤 스파스 싱글 패턴(random sparce single pattern)을 포함할 수 있다.
상기 방법은 클러스터링을 통하여 미발견된 클러스터링(clustering)의 유형을 발견하는 단계를 더 포함할 수 있다.
상기 방법은 분석할 웨이퍼 수율 맵 데이터를 선택하는 단계, 상기 데이터에 분산키(distribution key)를 부여하는 단계, 상기 분산키에 기초하여 상기 데이터에 테이블을 생성하여 데이터베이스에 저장하는 단계, 지정된 조건에 따라 분석할 데이터를 정제하는 단계, 상기 분석할 데이터를 각 워커 노드 별로 분석 알고리즘을 실행하는 단계 및 상기 워커 노드 별로 실행된 결과를 마스터 노드에서 병합하는 단계를 더 포함할 수 있다.
실시 예는 제품상에서 실패가 존재하는 유형을 패턴 분석 알고리즘을 통해 분류하여 숨어 있는 클러스터링의 유형을 발견할 수 있으며, 인-디비(Indb) 방식 병렬처리를 통하여 분석을 직렬처리방식보다 빠르게 할 수 있다.
도 1은 일 실시예와 관련된 웨이퍼 수율 맵의 분석 방법에 대한 흐름도이다.
도 2는 인-디비 분석을 설명한 개념도이다.
도 3은 일 실시예와 관련된 인-디비(In-DB)분석을 이용한 웨이퍼 수율 맵의 분석 방법에 대한 흐름도이다.
본 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 개시된 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 실시 예들을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
수율 맵 분석(YMA: 반도체 혹은 LCD를 비롯한 FPD 산업분야의 검사 데이터를 이용하여 불량의 패턴(Pattern)을 분석하는 분석 시스템이다.
도 1은 본발명의 일실시예에 의한 웨이퍼 맵을 분석하는 방법을 도시한 흐름도이다. 반도체의 경우, 웨이퍼의 다이(Chip)별로 검사된 프로브 테스트 데이터를 이용하여 웨이퍼 맵을 드로잉하고 수율을 파악할 수 있으며, 각 빈 별로 실패 (Fail) 유형을 관찰할 수 있다
나아가 본 발명에서는 제품상에서 실패가 존재하는 유형을 후술할 고유의 패턴 분석 알고리즘을 통해 분류하여 숨어 있는 클러스터링의 유형을 발견할 수 있으며, 이러한 결과는 데이터 마이닝 도구인 IM (IntelliMine)에서 활용될 수 있다. 이러한 과정을 통해 불량의 근본적인 원인이 되는 공정 및 각종 파라미터를 식별하고 예방할 수 있도록 지원한다.
클러스터(Cluster) 기능은 본 발명의 주요 핵심 기능 중 하나로써, 반도체 웨이퍼나 FPD 제품군의 글래스(Glass) 상에서 실패가 존재하는 유형을 고유의 패턴 분석 알고리즘을 통해서 분류하여 클러스터링의 결과로 출력하는 기능이다.
상기 패턴 분석 알고리즘은 수율을 6개의 패턴으로 나누어 비교한다.
- 노멀 패턴(normal pattern)
- 회전 패턴(rotation pattern)
- 포커스 패턴(focus pattern)
- 레티클 패턴(reticle pattern)
- 로우-컬럼 패턴(row-col pattern)
- 랜덤 스파스 싱글 패턴(random sparce single pattern)
각각의 패턴 분석에서는 통계 알고리즘과 패턴 분석 알고리즘이 접목되어 있는데, 본 발명에서는 이들 패턴을 이용하여, 클러스터링, 맵 분석 상관(MA Correlation), 내삽법(Interpolation) 등 YMA 분석에 사용한다. 아래는 위의 6개의 패턴에 대한 설명이다.
- 노멀 패턴
노멀 패턴에서는 통계학에서 사용되는 클러스터링 방법 중 하나인 덴드로그램(Dendrogram)을 이용한 계층적 병합 클러스터링(Agglomerative Hierarchical clustering)을 기본으로 사용한다. 먼저, 모든 웨이퍼에 대해서 각 웨이퍼들 간의 거리를 계산(선택한 bin의 위치 정보를 이용)하여 거리 행렬을 생성하고, 덴드로그램을 실행하여 1차 클러스터링을 진행한다. 1차로 클러스터링 된 결과는 필터링 과정을 거쳐, 다시 한번 2차 클러스터링이 진행된다. 2차 클러스터링 결과 역시 필터링 과정을 거쳐 최종 노멀 패턴(Normal Pattern) 결과가 나오게 된다. 각각의 웨이퍼는 각 패턴과의 유사도가 점수(score)로 계산된다.
- 회전 패턴
회전 패턴은 패턴은 비슷하지만, 위치(방향)가 다를 경우에 하나의 웨이퍼를 회전시키면 패턴이 같은 경우를 찾기 위해 사용한다. 노멀 패턴으로 나온 결과의 클러스터 백엔드-맵(cluster backend-map)을 이용하여 덴드로그램을 실행한다. 덴드로그램을 실행하기 위한 거리(Distance) 행렬 계산은 다음과 같다.
1) Radius_slice : 웨이퍼의 반지름 / 20 -> 반지름을 20등분
2) Angle_slice : 2 * PI / 360 -> 360도의 각을 120등분 : 3도씩
3) 이를 이용하여, 총 20 x 120 개의 해당하는 웨이퍼의 die 위치를 찾고 해당 위치의 다이 값(die value)를 이용하여 20 x 120의 행렬을 생성한다.
4) 두 Pattern 사이의 거리는 위에서 계산된 20 x 120의 행렬을 이용하게 되는데, 먼저 각 행렬의 열-합계(column-sum)를 계산해 1 x 20의 벡터를 생성한다.
5) 하나의 벡터는 고정시키고, 다른 하나의 벡터의 원소를 하나씩 회전시켜, 각각 둘의 상관계수를 계산한다. 이 중, 가장 높은 상관계수를 갖게 하는 배열을 찾은 후, 그 배열의 순서에 맞게 열-합계(column-sum)를 하기 전 20 x 120 행렬로 복귀시킨 후, 이 두 행렬을 이용하여 거리를 계산한다.
6) 클러스터링 실행 후, 패턴 1개로 이루어진 클러스터는 버리고, 2개 이상의 패턴으로 이루어진 클러스터만 사용한다.
7) 각각의 웨이퍼는 각 패턴과의 유사도가 점수로 계산된다.
- 포커스 패턴
특정 영역에 집중되어 있는 빈의 패턴을 찾아내기 위한 방법이다.
- 로우-컬럼 패턴
웨이퍼의 행(row) 혹은 열(column) 방향으로 이루어진 불량 패턴을 찾기 위한 방법이다. 각각의 웨이퍼는 각 패턴과의 유사도가 점수로 계산된다.
- 레티클 패턴
웨이퍼의 행(row), 열(column)을 5등분 하여, 크루스칼-왈리스(Kruskal-Wallis) 테스트 (각 그룹의 중위수가 같은지에 대한 검정), 카이-스퀘어드(Chi-squared) 테스트 (두 그룹이 같은 분포를 하는 지에 대한 검정) 와 같은 통계적 기법을 통해 패턴을 찾는 방법. 가설 검정을 통해 파티션된 그룹들의 분포가 서로 다르다고 결론이 나오면 특정 패턴으로 매칭하게 된다. 각각의 웨이퍼는 각 패턴과의 유사도가 점수로 계산된다.
- 랜덤-스파스-싱글 패턴
노멀 패턴에서 나온 결과를 이용하여 랜덤, 스파스(sparce), 싱글 패턴을 판단한다.
랜덤 패턴: 웨이퍼를 가로, 세로, 4분원, 도넛 모양으로 쪼개어 각 영역에 해당 빈(bin)의 분포를 카이-스퀘어드 테스트를 이용하여 검정한다. 서로 랜덤하게 분포되어 있는 경우 패턴으로 매칭하게 된다.
스파스 패턴: 해당 빈의 분포가 넓은 영역에 적은 밀도로 퍼져있는 경우에 이를 패턴으로 매칭하게 된다.
싱글 패턴: 웨이퍼 내의 해당 빈의 밀도를 감안하여, 랜덤과 스파스 패턴이 아닌 패턴을 싱글 패턴으로 매칭하게 된다.
각각의 웨이퍼는 각 패턴과의 유사도가 점수로 계산된다.
도 2은 인-디비 분석을 설명한 개념도이다. 인-디비(In DB) 분석은 대용량 데이터의 이동을 줄이고, 업무상 중요한 애플리케이션에 대한 성능을 향상시킬 수 있는 분석 기법을 이야기한다. 확장성과 성능 향상을 위해 데이터베이스 또는 데이터 웨어하우스의 엠피피(MPP : Massive Parallel Processing) 아키텍쳐를 활용한다.
도 2에는 4개의 물리적인 서버가 표현되어 있다. 인-디비 분석에서 한 개의 마스터 노드(Master Node)와 3개의 워커 노드(Worker Node)를 표현한 것으로, 마스터 노드는 실행 요청을 받고, 워커 노드에서 처리한 결과를 병합하여, 그 결과를 다시 요청자에게 보내는 역할을 한다. 그 외에도 마스터 노드는 워커 노드를 관리하게 된다.
워커 노드는 실제 데이터를 처리하는 곳으로, 마스터 노드 에서 보낸 명령을 받아 그 명령에 따라 순차적으로 처리하게 된다. 워커 노드는 사용자에 의해 자바로 함수를 구현하여 실행 할 수 있다. 이 곳에 들어가는 자바(Java)언어는 순수 API 뿐만 아니라, 사용자가 필요에 따라 만든 클래스도 탑재 가능하다. 위와 같이 각각 워커 노드에서 자기가 갖고 있는 데이터를 가지고 실행하기 때문에, 물리적인 서버, 워커 노드를 추가적으로 구성하면, 알고리즘의 실행 속도가 더 빨라지게 되면, 이로 인해 사용자는 더 높은 응답속도를 기대 할 수 있다.
도 3은 일실시예에 의한 수율 맵을 분석하기 위한 알고리즘의 병렬처리를 나타내는 흐름도이다. 수율 맵을 분석하기 위해 다음과 같은 과정으로 알고리즘이 병렬처리하게 된다.
- A) 분석할 수율 맵 데이터를 저장하는 단계.
- B) 분석 데이터를 정제하는 단계
- C) 분석 데이터를 각 노드 별로 분석알고리즘을 실행하는 단계.
- D) 분석 된 결과 데이터를 사용자에 보여 주는 단계.
A) 단계에서는 사용자에 의해 분석할 데이터를 선택 한 후 수율 맵 데이터를 GPDB에 저장하게 된다. 이 때 병렬처리를 위해 분산키(Distribution Key)을 부여하여, C)단계에서 분석 알고리즘을 실행 할 수 있도록 부여한다. 분산키를 부여하여, 테이블을 생성 후 데이터를 GPDB에 저장하게 되면, 이 데이터를 분산되어 각 워커 노드에 저장하게 된다.
분석 데이터를 정제하는 단계에서는 사용자가 지정한 빈(Bin), 로트(Lot), 웨이퍼(Wafer) 등 사용자가 원하는 조건으로 분석하는 데이터를 정제하는 작업을 하게 된다.
C) 단계에서는 분석 알고리즘을 실행하는 단계로, 각 워커 노드(Worker Node)에 저장되어 있는 데이터를 선택하여, 자바로 구현한 알고리즘을 실행하게 된다.
C)단계에서 나온 각 워커 노드 데이터를 가지고, 마스터 노드에서 병합(Merge)하여 사용자 또는 애플리케이션에게 결과 값을 반환하게 된다.
본 실시 예들에 따른 장치는 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다. 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서상에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체 상에 저장될 수 있다. 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 매체는 컴퓨터에 의해 판독가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다.
본 실시 예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 실시 예는 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 실시 예는 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 본 실시 예는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. “매커니즘”, “요소”, “수단”, “구성”과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.
본 실시 예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
본 명세서(특히 특허청구범위에서)에서 “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.

Claims (7)

  1. 웨이퍼 수율 맵을 분석하는 방법으로서, 상기 방법은 수율 맵 분석 시스템에 의해 수행되며, 상기 수율 맵 분석 시스템에서,
    웨이퍼(wafer)의 다이(chip)별로 검사된 프로브(probe) 테스트 데이터를 입력받는 단계;
    상기 입력된 프로브 테스트 데이터를 이용하여 웨이퍼 맵을 그리는 단계;
    각각의 빈(bin) 별로 실패(fail) 유형을 패턴 분석 알고리즘을 통해 클러스터링하는 단계; 및
    상기 클러스터링된 결과를 전달 또는 출력하는 단계를 포함하고,
    분석할 웨이퍼 수율 맵 데이터를 선택하는 단계;
    상기 데이터에 분산키(distribution key)를 부여하는 단계;
    상기 분산키에 기초하여 상기 데이터에 테이블을 생성하여 데이터베이스에 저장하는 단계;
    지정된 조건에 따라 분석할 데이터를 정제하는 단계;
    상기 분석할 데이터를 각 워커 노드 별로 분석 알고리즘을 실행하는 단계; 및
    상기 워커 노드 별로 실행된 결과를 마스터 노드에서 병합하는 단계를 더 포함하는,
    웨이퍼 수율 맵을 분석하는 방법.
  2. 제 1항에 있어서,
    상기 패턴 분석 알고리즘은
    노멀 패턴(normal pattern), 회전 패턴(rotation pattern), 포커스 패턴(focus pattern), 레티클 패턴(reticle pattern), 로우-컬럼 패턴(row-col pattern), 랜덤 스파스 싱글 패턴(random sparce single pattern)을 포함하는,
    웨이퍼 수율 맵을 분석하는 방법.
  3. 제 1항에 있어서,
    상기 프로브 테스트 데이터 또는 상기 웨이퍼 맵를 이용하여 수율을 파악하는 단계를 더 포함하는,
    웨이퍼 수율 맵을 분석하는 방법.
  4. 제 1항에 있어서,
    클러스터링을 통하여 미발견된 클러스터링(clustering)의 유형을 발견하는 단계를 더 포함하는,
    웨이퍼 수율 맵을 분석하는 방법.
  5. 삭제
  6. 삭제
  7. 제 1항 내지 제 4항 중 어느 한 항에 의한 방법을 실행하는 컴퓨터 프로그램을 기록한 기록 매체.
KR1020140002503A 2014-01-08 2014-01-08 웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체 KR101542558B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140002503A KR101542558B1 (ko) 2014-01-08 2014-01-08 웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140002503A KR101542558B1 (ko) 2014-01-08 2014-01-08 웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체

Publications (2)

Publication Number Publication Date
KR20150082951A KR20150082951A (ko) 2015-07-16
KR101542558B1 true KR101542558B1 (ko) 2015-08-06

Family

ID=53884831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140002503A KR101542558B1 (ko) 2014-01-08 2014-01-08 웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체

Country Status (1)

Country Link
KR (1) KR101542558B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688050B2 (en) 2017-08-11 2023-06-27 Samsung Electronics Co., Ltd. Wafer map analyzer, method for analyzing wafer map using the same and method for manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583916B1 (ko) * 2021-10-26 2023-09-26 연세대학교 산학협력단 저전력 테스트를 위한 스캔 상관관계 기반 스캔 클러스터 리오더링 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138121A (ja) 2011-12-28 2013-07-11 Hitachi High-Technologies Corp 半導体製造装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138121A (ja) 2011-12-28 2013-07-11 Hitachi High-Technologies Corp 半導体製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688050B2 (en) 2017-08-11 2023-06-27 Samsung Electronics Co., Ltd. Wafer map analyzer, method for analyzing wafer map using the same and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20150082951A (ko) 2015-07-16

Similar Documents

Publication Publication Date Title
JP3913715B2 (ja) 不良検出方法
TWI614721B (zh) 在半導體製造中用於檢測之雜訊中所內嵌之缺陷之偵測
US7415695B2 (en) System for search and analysis of systematic defects in integrated circuits
CN113092981B (zh) 晶圆数据检测方法及系统、存储介质及测试参数调整方法
US8170707B2 (en) Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method
KR20060026072A (ko) 데이터 분석 방법 및 장치
US10719655B2 (en) Method and system for quickly diagnosing, classifying, and sampling in-line defects based on CAA pre-diagnosis database
JP4786505B2 (ja) 不良検出方法
US9142014B2 (en) System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering
Dong et al. Wafer yield prediction using derived spatial variables
US6920596B2 (en) Method and apparatus for determining fault sources for device failures
KR101542558B1 (ko) 웨이퍼 수율 맵을 분석하는 방법 및 상기 방법을 기록한 기록매체
KR20170100710A (ko) 반도체 장치의 결함 모델링 장치 및 방법, 이를 위한 컴퓨터 프로그램과, 이를 이용한 반도체 장치의 결함 검사 시스템
Hessinger et al. Data mining for significance in yield-defect correlation analysis
CN117033912B (zh) 一种设备故障预测方法、装置、可读存储介质及电子设备
KR20190081843A (ko) 웨이퍼 데이터를 처리하는 방법 및 장치
KR20230054398A (ko) 리피터 결함 검출을 위한 비지도형 학습
US6792386B2 (en) Method and system for statistical comparison of a plurality of testers
KR101876629B1 (ko) 빅데이터 분석 기반 상태 감시 장치 및 방법
US20120316803A1 (en) Semiconductor test data analysis system
CN107908557B (zh) 一种嵌入式软件可信属性建模与验证方法
US20190333294A1 (en) Detecting fault states of an aircraft
WO2021019865A1 (ja) 検査装置、検査方法、および、検査プログラム、ならびに、学習装置、学習方法、および、学習プログラム
CN111258788A (zh) 磁盘故障预测方法、装置及计算机可读存储介质
US11328108B2 (en) Predicting die susceptible to early lifetime failure

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 6