TW478083B - Method of analyzing fault occurring in semiconductor device - Google Patents

Method of analyzing fault occurring in semiconductor device Download PDF

Info

Publication number
TW478083B
TW478083B TW090101385A TW90101385A TW478083B TW 478083 B TW478083 B TW 478083B TW 090101385 A TW090101385 A TW 090101385A TW 90101385 A TW90101385 A TW 90101385A TW 478083 B TW478083 B TW 478083B
Authority
TW
Taiwan
Prior art keywords
value
memory
phase difference
bit
fault
Prior art date
Application number
TW090101385A
Other languages
English (en)
Inventor
Mikio Tanaka
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW478083B publication Critical patent/TW478083B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

478083 五、發明說明(1) 【發明背景】 發明之領考‘ 本發明係關於一種半導體裝置中發生之故障的分析方 法’該半導體裝置包括規則排列於半導體裝置中的電路元 件°该半導體裝置為例如一記憶體裝置(或記憶體l $ I)、 一液晶面板或類似裝置。本發明亦關於一種實現該分析方 法的故障分析裝置,及關於可使處理器執行該分析方法的 電腦程式產品。 相關技術之說明 一般而言,半導體裝置的生產過程中,各產品會受測 試以判斷該產品是否為廢品。測試器以電性測試方式測試 5亥半導體製置及產品的位元對映資料以作為測試結果。 半導體裝置中發生之故障係以在位元對映資料中的故 障位元來表示。若半導體裝置有規則排列的電路元件,則 故障可藉由故障位元的分佈區域被找出。例如,若該故障 位元分佈區域具有一規則性,則推測該產品的設計有錯 誤。不然,推測如在製造過程中有污物而導致故障。 為得位元對映資料中故障位元分佈區域,各種形態的 刀析方法係已被提出。例如,日本專利公開公報平字第 ^722 0 6號、平字第7-22 1 1 56號、平字第9-270 0 1 2號、平 字第1 1 -1 86354號及第200 0-2 0 08 1 4號所揭露的方法。日本 專利公開公報平字第1 1 - 1 3070 9號亦揭露一種關於故障位 元分佈區域的分析方法。上述公報及公報所揭露之内容係 併入參考。
478083 五、發明說明(2) 如上所述,記憶體LSI、液晶面板或類似裝置之具有 規則排列電路元件的半導體裝置。當半導體領域的技術迅 速的進步時’記憶體LSI的容量亦係加速增大,且其密度 亦變高。液晶面板的尺寸也變大。再者’晶圓的直徑也趨 向於增加到30 0mm。因此,上述的改良將會造成被分析物 件的增加,亦即,位元對映資料的數目係將會增加。 由於位元對映資料數目的增加,依上述分^方法合引 起大量的分析結果。因此需要一自動提供的額外參數二 單詮釋分析之結果。 【發 的 期作 分析 映資 體, 件, 的值 且位 一第 明概要】 鑒於上述, 分部區域具 為額外的參 根據本發明 方法,係藉 料,測試器 半導體裝置 電路元件戶斤 址,位元對 元對映資料 根據本發明 二記憶體的 定義及初始 本發明 有規則 數以說 的一實 由使用 係用於 包括規 對應的 映資料 包括對 的一實 電腦系 化複數 係提供 性時, 明該規 施態樣 測試器 半導體 則4非列 位元係 係儲存 應於故 施態樣 統中, 個相差 一種分析方法, 地提供該 能 動 則性。 ,半導 所產生 裝置中 於半導 於位元 於測試 障電路 之分析 该方法 出頭值 其當故障位 規則性的週 發生故障的 果之位元對 體裝置中 之測試結 且包括一第一記憶 體裝置中 對映資料 為的第一 元件之故 方法係實 包括下列 ’俾使該 的電路元 中具有各自 記憶體中, 障位元。 施於包括有 步驟: 專相差出頭 4明說明(3) 、初始值為零,且儲存至該第二記憶體中; 元對:Si記憶體中讀取該位元對映‘料並將包括在位 中;、貝枓中的該等故障位元之座標值寫入該第二記憶體 照被ίίΐΓ從該等故障位元中選擇—對故障位元,以 位址之間二體中的座標值而計算該對故障位元的 從該ί;Γ:由將該相差出頭值加-,該相差出頭值係愈 步驟中所得的計算結果之該相差值㈣,::: 中; 更新且將该相差出頭值儲存於該第二記憶體 位-f二,仃4選擇步驟及該加一步驟直至所有對的& ::皆處理完畢,俾使該相差出頭值表示 十的故障 擇步驟的計算結果出現該相差值的次數; 订該選 1該等相差出頭值中導出一 等故障位元之一分佈區域; 八係表示該 基於4期望值函數判斷該等故障位元的 否具有規則性;以及 种G域是 田j ^佈區域具有規則性時,基於該期望值函 該規則性的一週期。 文。十异 本:法可用軟體指令的形式,卩實施於包括 及記憶體的電腦系統中。 有處理器 五、發明說明(4) 為更清楚說明本發明,以下i 明本發明之較佳實施例。 〜照相關附圖來詳細說 請參照圖1所示,依本發明康〜 、 裝置中發生故障的故障分析裝 之刀j斤半^體 產生之測試結果之位元對映資料。u = f使用測试益10所 該半導體裝置,i測試器i 〇包括^试裔1 〇係以電性測試 記憶體11,其中該位元對庫資 ^儲存位兀對應資料的 果。在半導體裝置中,複為半導體裝置的測試結 電路元件所對應的位元於位件係被規則地排列。 址。在位元對映資料中的位元=料中具有各自的位 之故障位元。 凡係包括對應於故障電路元件 上述之故障分析裝詈 障分析裝置20.可包括一輸入^處:器21及記憶體22。故 其,於圖i中為易懂起見而省略的各-:示= 記憶體22包括使處理琴2 # 。禋窀兀件。上述的 裝置20。換言之,處理析方法的故障分析 執行。記憶體22更用以儲存祜:5己憶體22中的軟體指令 2】進行處理的資料。記4子23:士的資料及/或用處理器 故障分析裝置2" I::2理如積體電路及硬碟機。 明。 处里為2 1之運作將以圖2來說 開始日寸,處理為2 1執行初始步驟( ,^ ^ 中,初始步驟包括定義另 、 v驟1)。本貝訑例 出頭值係多樣地使用於該個相差出頭值。相差 刀析方法中,且亦稱作直方圖 478083 五、發明說明(5) m)初始化之後,所有直方圖H(d)的初始值均為 儲存於記憶體22中。 口、^日]初始值均為零,且 (半赞If裔21從測試器1 〇的記憶體11中讀取位元對映資料 元;立^^ 故障位- ^對映貝料會有相對於故障元件的故障位元。各 或故r 2白、位置係藉由位元對映資料中的故障位元的位址 位元二的ί標而被指定。為在下面的步驟中使用故障 、主軚,處理器2 1會將所有故障位元的座桿 憶體22中。 丄知值冩入5己 一接著,處理器2 1從所有故障的位元中選擇一對故障位 兀’並計算該對故障位元的位址之間的相差值,該故障位 凡的位址係參照被寫入記憶體22的座標值(步驟3)。相差 值以『d』表示,亦稱作『距離』。計算相差值的方法有 各種分析方式。例如,在X-位址的故障分析中,相差值係 被計算為該對故障位元的X-座標值之間相差量的絕對值y 若X-座標值的故障位元係a(x)及b(x),相差量係 。同樣地,在Y—位址的故障分析中,若γ_座 標值的故障位元係a(y)及b(y) ’相差量係|j。 處理器21將直方圖H(d)加一,H(d)係與相差值^有關 (步驟4 ) ’例如,若d= 3則直方圖Η ( 3 )增力口『1 ^ 1』。直方圖 H (d)係被更新並被儲存至3己1思體2 2中。 步驟4後,處理器U將判斷是否所有對的故障位元係 在步驟3及步驟4(步驟5)中皆係被處理。若所有對的故障
位元未處理完,則處理器2 1回丨 去*、— +1 口主】步驟3。因此,虑哭91 重後執行步驟3及4直到所有所 處理态21 田 i 丨巧尸斤有對的故障位元皆姑步栩办 畢。該重複步驟的結果,直太闰1 白被處理凡 , 直方圖H(d)係指於步驟3中 + 异相差值^』出現的次數。 〆千之a十 若所有對的故障位元皆被處理完畢,則處理 驟6,且從所有的Η⑷中導出一期望值函數T(f);期望 函數T⑴表示該故障位元的分佈區域及包括作為因子的公 約數,其係包括在對應於直方圖H(d)的各相差值d。 為導出期望值函數τ(〇,本較佳實施例係利用已揭露 於日本專利公開公報第2000-200814號之方法。期望值函 數T(f)係定義為: ’ ^ T(f) = f Σπι(ί) / (N-ux) 其中 Σ m ( f )係故障位元的組合數,由相差值所導出的組合 中的各函數具有『f』的公約數; N係故障位元的組合總數目;以及 ιιχ係故障位元的組合數,由相差值所導出的組合中的 各函數等於零,在本實施例中ux係等於Η ( 〇)。 若故障位元的數目係『η』,則故障位元的組合總數 『Ν』係nC2。亦即,Ν = η X (n-Ι) /2。若該相差值的最大者 係『max(d)』,且計數值係『j』,則相差值『d』係被 表示成『f j』,且期望值函數T (f)之定義改為:
478083
五、發明說明(7) 其中總加Σ H( f j)的範圍係從卜1至:i =a
蠢麵I 某數『k』係符合f j $ m a X ( d ),即_ (:微 導出根據上述定義的期望值函數τ (f)之後,處理器2 基於期望值函數(步驟7)判斷是否該故障位元的分饰區"域1 是否具具有規則形狀。 2 若故障位元的分佈區域具有規則形狀’則處理2 1 步驟8,且基於期望值函數T ( f )計算該規則性的週期。若Μ 故障位元的分佈區域不具規則形狀,則處理器2 1不執行 何步驟,並且結束分析。 圖3為一例子,其係顯示故障位元的一維分佈。在本 例的分佈區域中,故障位元係存在於位置『0』到位置 『1 000』之間·的任何座標位置上。又,故障位元係存在於 位置『 1 0 0 0』到位置『 5 0 0 0 0』之間每十個的位置上。故 障位元的總數係5 9 0 0個。 處理器2 1從記憶體11中讀入相對於一維分佈的故障位 元之位元對映資料,且導出如圖4所示之期望值函數 T(f )。上述的期望值函數T(f)係藉由考量因子『f』的範 圍,其係從2到6 4。接著,處理器2 1判斷上述之期望值函 數T ( f )具有規則性,且基於該期望值函數計算規則性的週 _ 期為1 0。 以下,將以本實施例的具體的例子來說明,並請參照 圖5到圖9。特別是,該具體的例子係與圖2中的步驟7與步 驟8有關。
第11頁 478083 五、發明說明(8) " ^ 本貫施例的第一例子中,期望值函數具有複數個峰 值’且當判斷出該故障位元的分佈區域具有規則性時,處 理器21使用最大的峰值。 請參考圖5,處理器2 1於步驟7 1中,從期望值函數 T( f)的該等峰值中識別出一最大的峰值。該最大的峰值係 以八犯表示。在識別步驟之後,處理器2丨判斷Tmax是否大 (Tmax > 1 ) °若最大的峰值係大於1,則處理器2 1認定 該分佈區域具有規則性(步驟7 ),並到圖6中的步驟81。 在圖4的例子中,最大的峰值丁_係7.2〇72且大於1,故處 理器2 1可認定該分佈區域具有規則性。 圖6的步驟81中,處理器21計算出一第一因子之以,其 使期望值函數T(f)具有最大峰值Tmax,接/ 著’處理器21輸出第一因子fist為規則性的週期,亦即, 處,器21在期望值函數T(f )具有最大峰值'η的因子時 计异出規則性的週期。在圖4的例子中,第一因子& t係 1 〇 ’使處理器2 1輸出『1 0』為該規則性的週期。 第二例子係本實施例的第一例子的變化型式,第 '二例 子令,計算該規則性週期的係實現於圖7,且將圖6取代。 洋吕之,處理器2 1根據Tmax (步驟83 )計算出第一因 子flst。亦即,圖7中的步驟83與圖6中的步驟81係相同 的。接著,處理器2 1從期望值函數τ ( f )的峰值找出下個最 大峰值。該下個最大的峰值係為該最大的峰值^以的下一 個最大的峰值,且以T2nd表示。處理器獲得第二^子f , /、使期望值函數T ( f )具有下一個最大峰值T2nd,即
第12頁 478083
五、發明說明(9) T(f2nd)=T2nd (步驟84 )。處理器21計算出第一因子匕“與第 二因子Ld之間相差量的絕對值,即丨flst- fy | 。^著, 處理器21輸出絕對值| flst-f2nd |為規則性的週期(步驟85 )。換έ之,處理态2 1計真出規則性的週期為絕對值丨 flst — f2nd I 。圖4中的例子中,當第二因子f2nd係2〇 (f_ = 2〇 )時’期望值函數T ( f )係該下個最大的峰值T2nd,7 2 0 7 2 (T2nd= 7 · 2 0 7 2 )。因第一因子f lst係1 〇,故該規則性的週期 為 10。 ’ 第三個例子中,處理器21執行步驟7及8,如圖8及9所 示〇 圖8的步驟7 3中,處理器2 1將各因子『f』的期望值函 數T( f )平均’以獲得平均值Ave( f )。若計數值係『]·』, 則平均值Ave(f)以下面的方程式來表示··
其中’總和 ET(fj)係從 j = i 至 j = [max(f)/f],即 。 [max ( f ) / f ]為不超過max (f/ ^的最大整數。圖4的例子
中’因子的最大值係64。在此情況下,Ave(2)及Ave(3)取 下面的值:
麵歸
第13頁 478083 五、發明說明(ίο) 同樣地,步驟73中計算Ave(4)至Ave(64)。 接著,處理器2 1識別出該平均值中的最大一個(步驟 74 )。圖4的例子中,Amax係Ave(l〇)。 备處理器21判斷最大的平均值Afflax是否大於l(Amax >1)。 若最大的平均值Amax係大於丨,則處理器2丨認定該分佈區域 具有規則性,並到圖9的步驟86。圖4的例子中,最大的平 均值Amax係7 · 2 0 3且大於1,使處理器2 1認定該分佈區域且 有規則性。 〃
圖9的步驟86中,處理器21獲得一預定因子f ,豆係 使平均函數Ave(f)具有最大平均值 _ 一 。 W 丨11<1λ V x ayg / Amax 接者♦處理器21輸出預定因子fmax為規則性的週期。換言 5之C計算出規則性的週期為與最大平均值A_有 、疋因子fmax。圖4的例子中,預定因子f 理器21輸出『ln u目曰丨^ max係10,使處 平刖1 〇』為規則性的週期。 中,ί Ϊ實施例及變化的型式可被實施於電腦程式產品 甲係於下面說明。
腦系統;勃二:?可被提供在種變化類型的媒體中,使電 識別方式明的識別方式及運作。此外,本發明的 處理器'執j作H撰寫的程式語言來實際實施。當電腦 作。另外丁 :,该處理15係依程式敘述的實際内容來運 供於任何开心腦系統依照本發明以執行之軟體係可被揭 形式中,係非限制性的。如原始程式碼、組入箱
第14頁 478083 ~一圓 五、發明說明(II) ^碼、電腦語言、機械程式 — 態,及任何等效的設備。 &、、、值或編成密蝎的變化型 熟悉此項技術者需明瞭此 可讀取之媒體』不只是包括上斤用的『媒體』或『電腦 路、硬碟機、或軟碟、磁帶、 圮憶體,其他如積體電 通訊電路如區域網路電纜的遠距離查=光碟、卡匣、藉由 腦之相似媒體等。例如,使電 别,或其他可用於電 軟體,其係可儲存於磁片或藉由網::::本發明運作之 儘管軟體可被『寫入』至磁二、,『,的形式來傳送。 路,或『持續存在』於通訊電路中,’五子入』至積體電 案的目的係使電腦可用之媒體能:人J明白,本申請 邢有』一 b係扣包括所有電腦可 口此, 效的方式。 之媒體使用上述及等 為達簡明的目的,因此,『裎彳 口 上定義的電腦可用之媒體,其以任;形:^ ::J用如 使電腦系統可依據上述識別的發明執行^分::車人體, 本發明亦係於帶有該軟體的程式產品二 可使電腦運作上述故障分析的方法。 馬 μ軟體 藉由參考於20 0 0年1月21曰申請的曰本專利 第200 0- 1 2753號,包括說明書、申請專利範圍、圖式γ 明概要的全部揭露書係併入參考。 ^ 例 以上所述者,僅為了用於方便說明本發明之較佳實於 而並非將本發明狹義地限制於該較佳實施例。凡依^ 範圍 比 Μ 士又;^ Η日由德宙 n __ 發明所做的任何變更,皆屬本發明申請專利之
478083 圖式簡單說明 圖1為一方塊略圖,顯示依本發明較佳實施例之故障 分析裝置。 圖2為一流程圖,顯示由圖1所示之故障分析裝置所實 現之分析方法。 圖3為顯示故障位元排列之例子的圖。 圖4為顯示與圖3所示之故障位元排列有關之期望值函 數的圖。 圖5為一流程圖,顯示圖2中的步驟7之具體例子的流 程。 圖6為一流程圖,顯示圖2中的步驟8之具體例子的流 程。 圖7為一流程圖,顯示圖2中的步驟8之具體例子的流 程。 圖8為一流程圖,顯示圖2中的步驟7之另一具體例子 的流程。 圖9為一流程圖,顯示圖2中的步驟8之另一具體例子 的流程。 【符號說明】 10 測試器 11 記憶體 20 故障分析裝置 21 處理器 22 記憶體
第16頁

Claims (1)

  1. 478083 ι"·ιιι 丨――——— 六'申請專利範圍 1 · 一種半導體裝置中發生之故障的分析方法,係藉由使 =了測試器所產生之一測試結果之位元對映資料,該測試 器係用於半導體裝置中且包含一第一記憶體,該半導體裝 置包含規則排列於半導體裝置中的電路元件,該電路元件 所對應的位元係於該位元對映資料中具有各自的位址,該 位凡對映貧料係儲存於該測試器的該第一記憶體中,且該 位TG對映貧料包含對應於故障電路元件之故障位元,該方 法係實施於包含有一第二記憶體的電腦系統中,該分析方 法包含: 定義及初始化複數個相差出頭值,俾使該等相差出頭 值的初始值為零,且儲存至該第二記憶體中; 一,從該第一記憶體中讀出該位元對映資料並將包含在位 ^對映資料中的該等故障位元之座標值寫入該第二記憶體 失昭^擇步驟’從該等故障位元中選擇一對故障值元,以 寫入該第二記憶體中的座標值’而計算該對故障位 疋的位址之間的一相差值; 位 如一步驟,將該相差出頭值加一,兮 從該選擇步驟中所#的計算結果之該相; 碩值係與 :差出頭值更新,且將該相差出:J 俾使該 中; 貝值儲存於该第二記憶體 重覆執行該選擇步驟及該加一步驟畫5张士 c里完•,俾使該相差出頭值斤::的故障 擇ν驟的計算結果出現該相差值的次數;重设執行該選 第17頁 478083
    從該等相差出頭值中導出一亡夕 等故障位元之一分佈區域; /王函數,其係表示該 判斷步驟,基於該期望值函數判斷唁 分佈區域是否具有規則性;以及 ^專支p早位兀的。玄 計算步驟,當該分佈區域具有規則性 值函數計算該規則性的一週期。 、土; v /主 中發生之故障的分 2·如申請專利範圍第1項之半導體裝置 析方法,其中 等峰值中識別出 最大峰值係大於
    該期望值函數具有複數個峰值;以及 該判斷步驟包含在該期望值函數的該 一最大的峰值,俾使當該期望值函數的該 一時,該分佈區域被判斷具有規則性。 3 ·如申請專利範圍第2項之半導體裝置中發生之故障的分 析方法’其中該期望值函數包含作為因子的公約數,其ς 包含在對應於該相差出頭值的各該等相差值中,俾使藉由 使用該期望值函數的因子之計算步驟能實現。 4 ·如申請專利範圍第3項之半導體裝置中發生之故障的分 析方法’其中該計算步驟包含計算該規則性的週期係該= 子的值’該因子係使該期望值函數具有該最大的峰值。 5 ·如申請專利範圍第3項之半導體裝置中發生之故障的八
    下個最大峰值,該下個 個最大的峰值;以及 子的值之間的一相差量 數分別具有該最大峰值 申請專利範圍 析方法,其中該計算步驟包含: 從期望值函數的峰值中獲得一 最大的峰值係該最大的峰值的下一 汁算出該規則性的週期係該因 絕對值’該等因子係使該期望值函 及該下個最大的峰值。 6析Λ申ΥΛ範圍第1項之半導體裝置中發生之故障的分 析方法,其中該判斷步驟包含: j刀 平均各該等因子中的該期望值 一平均數值;以及 蚁之谷歎偎以仵到 於該平均數值中識別出一最大 平均值大於-時,該分佈區域係被判斷具有二"Γ大 7析方如/請範圍第6項之半導體裴置中#生之故障的分 計算步驟包含計算出該規則性的週期為今 因子的值,該因子係與該 /為。亥
    8姑产種/故/早分析裝置,其用以分析半導體裝置中發生之 G料=用一測試器所產生之-測試結果之位元到 =體;係用於半導體裝置中且包含-記憶體, 兮雷牧I置匕3規則排列於半導體裝置中的電路元件, 2 ' t^所對應的位元係於位元對映資料中具有各自的 μ位元對映資料係儲存於該測試器的該記憶體中,
    第19頁 478083 六、申請專利範圍 且該位元對映資料包含對應於故 該故障分析裝置包含:p 早電路i件之故障位元, 一處理器;以及 一記憶體,其包含軟體指今,田# ^ 故障分析裝置執行下列動作:用於使該處理器促使該 定義及初始化複數個相差出頭值,俾使該等 值的初始值為零,且儲存至該故障' 中; 早刀析I置的该記憶體 從該第-記憶體中讀取該位元對映 元對映資料中的該等故障位元之座栌匕3在位 置的該記憶體中; “值寫入该故障分析裝 選擇步驟,從該等故障位元中選擇一 參照被寫入該故障分析裝置的該纪e 早位兀,以 該對故障位元的位址之間的一相差值· 、值而计# 加一步驟,將該相差出頭值加一,嗲 從該選擇步驟中所得的計算結果之該=出碩值係與 相差出頭值更新,且將該相差出頭值儲存俾使該 置的該記憶體中; &卩早分析裝 重覆執行該選擇步驟及該加一步驟 位元皆處理完#,俾使該相差出頭 =的故障 擇步驟的計算結果出現該相差值的文數.社董後執行該選 從該等相差出頭值中導出一期望值函數, 等故障位元之一分佈區域; /、1糸表示該 基於該期望值函數判斷該等故障位 J茨刀佈區域是 4"8〇83
    八·如申請專利範圍第1 Ο項之故障分析裝置,其中該故障 t折骏置的該記憶體更包含可使該故障分析裝置進一步執 ,邊計算步驟的軟體指令,包含··計算該規則性的週期係 5亥因子的值,該因子係使該期望值函數具有該最大的峰 值。 12 ·如申請專利範圍第1 0項之故障分析裴置,其中該故障
    478083 六、申請專利範圍 分析裝置的該記憶體更包含可佶哕姑p 行該計算步驟的軟體指令早分析裝置進-步執 從期望值函數的峰值中獲得一下個最大峰值,該 最大的峰值係該最大的峰值的下—個最大的峰值;以及 計算出該規則性的週期係該因子的值之間的一相差 絕對值,該等因子係使該期望值函數 及該下個最大的峰值。 π /取入掌值 請專利範圍第8項之故障分析裝置,其中該故障 刀析装置的該記憶體更包含可使該故障分析裝 行該判斷步驟的軟體指令,包含: 〃 m ::句各該等因+中㈣期望值函數之各數i, 一平均數值;以及 =平均數值中識別出一最大平均值,俾使當該最大 千均值大於一時,該分佈區域係被判斷具有規則性。 1 上二請專利範圍第13項之故障分析裝置,&中該故障 :的該記憶體更包含可使該故障分析裝置進-步執 :::异步驟的軟體指♦,包含:計算出該規則性的週期 為该因子的值,該因子係與該最大平均值有關。 ’ ®種電腦程式產品,其用於包含有一處理器及一記情 系統中,1亥電腦程式產品用於使該處理器作為: 故Ρ早刀析裝置來執行’用以分析半導體裝置中發生之故
    第22頁 478083 六、申請專利範圍 障’藉由使用一測試器所產生之一測試結果之位元對映資 料,該測試器係用於半導體裝置中且包含一記憶體,該半 導體裝置包含規則排列於半導體裝置中的電路元件,該電 路元件所對應的位元係於位元對映資料中具有各自的位 址’該位元對映資料係儲存於該測試器的該記憶體中,且 該位元對映資料包含對應於故障電路元件之故障位元,該 電腦程式產品包含: 軟體指令,其用以使該處理器執行預定運作;以及 一電腦可讀取的媒體,其帶有該軟體指令; 該預定運作包含: 定義及初始化複數個相差出頭值,俾使該等相差出頭 值的初始值為零,且儲存至該電腦系統的該記憶體中; 一、,從该第一.記憶體中項取該位元對映資料並將包含在位 =對映資料中的該等故障位元之座標值寫入該電腦系統的 该記憶體中; 泉選擇步驟,從該等故障位元中選擇一對故障位元,以 妨f被寫入該電腦系統的該記憶體中的座標值而計算該對 早位元的位址之間的一相差值; 加—步驟’將該相差出頭值加一,該相差出頭值係與 C步驟中所得的計算結果之該相差值有㈣,俾使該 出頭值更# ’且將該相差出頭值儲存於該系統的 邊把憶體中;
    478083 六、申請專利範圍 ^ --—- 擇步驟的計算結果出現該相差值的次數; 從該等相差出頭值中導出一期望值函數, 等故障位元之一分佈區域; 係表不该 判斷步驟,基於該期望值函數判斷該等 ^ 分佈區域是否具有規則性;以及 # π的该 計算步驟,當該分佈區域具有規則性時, 值函數計算該規則性的一週期。 土、“ ^望 16·如申請專利範圍第1 5項之電腦程式產品,其 該期望值函數具有複數個峰值;以及 、 該判斷步驟的執行係包含在該期望值函數 中識別出一最大的峰值,俾使當該期望值函數的=铲 值係大於一時·,該分佈區域被判斷具有規則性。μ 峰 17·如申請專利範圍第16項之電腦程式產品,其中該期 值函數包含作為因子的公約數,其係包含在對應於該相差 出頭值的各該等相差值中,俾使藉由使用該期望值函數 因子之計算步驟能實現。 18·如申請專利範圍第1 7項電腦程式產品,其中該計算步 驟係的執行係包含計算該規則性的週期係該因子的值,^ 因子係使該期望值函數具有該最大的峰值。 Λ 19·如申請專利範圍第1 7項之電腦程式產品,其中該計算
    第24頁 六、申請專利範圍 步驟的執行係包含: 2望值函數的峰值中獲得—下個下 的峰值係該最大的峰值的下一個最大的峰值;二個最大 計算出該規則性的週期係該 絕對值,料因子係使該期望值函數目ί量 及該下個最大的峰值。 〃、有。亥取大峰值 l如中§t專利範圍第15項之電腦程式產品,1中$ #齡 步驟的執行係包含: /、〒3判斷 平均各該等因子中的緯细亡夕处π 1 均數值;以及中的…值函數之各數值’以得到—平 於省平均數值中識別出一大, h ^ ^ 平均值大於一拄,分八α 1平使田δ亥取大 、守5玄刀佈區域係被判斷具有規則性。 2j.如申請專利範圍第2〇項之電腦 步驟的執行句冬尨▲丄# , 八Y ^汁异 係5十异出該規則性的週期為該因子的值, §亥因子係與該最大平均值有關。 22. —種半導體裝置中發生之故障的分析方法, 用於該:導體裝置中的一測試器所產生之一測試結二:: 元對、資料4半導體裝置包含規則排列於半導體裝置 的電路元件’ $電路元件所對應的位元係於位元對映資料 中具有各自的位址,該位元對映資料包含應於 元件之故障值元,該分析方法包含: 早電路
    478083 六、申請專利範圍 藉由使用產生於該測試器的位元對映資料建立一期望 值函數,該期望值函數表示該故障位元的一分佈區域,且 具有包含一預定因子的多個因子; 基於該期望值函數判斷該等故障位元的該分佈區域是 否具有規則性;以及 當該分佈區域具有規則性時,基於該期望值函數計算 該規則性的一週期。
    第26頁
TW090101385A 2000-01-21 2001-01-19 Method of analyzing fault occurring in semiconductor device TW478083B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012753A JP2001202795A (ja) 2000-01-21 2000-01-21 メモリlsi不良解析装置および解析方法

Publications (1)

Publication Number Publication Date
TW478083B true TW478083B (en) 2002-03-01

Family

ID=18540431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090101385A TW478083B (en) 2000-01-21 2001-01-19 Method of analyzing fault occurring in semiconductor device

Country Status (4)

Country Link
US (1) US20010010087A1 (zh)
JP (1) JP2001202795A (zh)
KR (1) KR20010076417A (zh)
TW (1) TW478083B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037844A (zh) * 2019-06-04 2020-12-04 长鑫存储技术有限公司 可变保持时间模式分析方法、装置、设备及可读存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050194A (ja) * 2000-08-01 2002-02-15 Nec Corp メモリlsi不良解析装置およびメモリlsi不良解析方法
KR100429116B1 (ko) * 2001-05-14 2004-04-28 삼성전자주식회사 반도체 ic 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법
US11360840B2 (en) 2020-01-20 2022-06-14 Samsung Electronics Co., Ltd. Method and apparatus for performing redundancy analysis of a semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828778A (en) * 1995-07-13 1998-10-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus for analyzing failure of semiconductor wafer
JP2907146B2 (ja) * 1996-09-11 1999-06-21 日本電気株式会社 メモリlsiの特定箇所探索方法および探索装置
JPH1167853A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp ウェーハマップ解析補助システムおよびウェーハマップ解析方法
JP4249285B2 (ja) * 1998-03-25 2009-04-02 株式会社アドバンテスト フィジカル変換定義編集装置
JP3262092B2 (ja) * 1999-01-07 2002-03-04 日本電気株式会社 不良分布解析システム、方法及び記録媒体
US6564346B1 (en) * 1999-12-07 2003-05-13 Infineon Technologies Richmond, Lp. Advanced bit fail map compression with fail signature analysis
US6499120B1 (en) * 1999-12-30 2002-12-24 Infineon Technologies Richmond, Lp Usage of redundancy data for displaying failure bit maps for semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037844A (zh) * 2019-06-04 2020-12-04 长鑫存储技术有限公司 可变保持时间模式分析方法、装置、设备及可读存储介质

Also Published As

Publication number Publication date
KR20010076417A (ko) 2001-08-11
US20010010087A1 (en) 2001-07-26
JP2001202795A (ja) 2001-07-27

Similar Documents

Publication Publication Date Title
CN108073519B (zh) 测试用例生成方法和装置
US9569288B2 (en) Application pattern discovery
US20110131551A1 (en) Graphical user interface input element identification
TWI534643B (zh) 用於合併覆蓋率資料的電子設計自動化(eda)覆蓋率記錄的方法和裝置
CN106709318B (zh) 一种用户设备唯一性的识别方法、装置和计算设备
TWI630400B (zh) 用於判定電路故障率之方法及系統
TW201019149A (en) Method and apparatus for merging EDA coverage logs of coverage data
CN108207119B (zh) 对损坏网络连接的基于机器学习的识别
US7721245B2 (en) System and method for electromigration tolerant cell synthesis
Rodopoulos et al. Atomistic pseudo-transient BTI simulation with inherent workload memory
CN110245684B (zh) 数据处理方法、电子设备和介质
TW478083B (en) Method of analyzing fault occurring in semiconductor device
US8813036B2 (en) Visual representation of a difference between Cartesian product models
CN113946983A (zh) 产品可靠性薄弱环节评估方法、装置和计算机设备
TW200809222A (en) Method and apparatus for automatically formatting data based on a best match test result type
Abandah et al. Call graph based metrics to evaluate software design quality
US10733081B2 (en) Automatically establishing significance of static analysis results
JP6257373B2 (ja) 障害抽出支援装置
Tam et al. An efficient approximate node merging with an error rate guarantee
US11442839B2 (en) Runtime metrics based test ordering
US10984159B1 (en) Hardware verification based on relations between coverage events
JPWO2013105404A1 (ja) 信頼度計算装置、信頼度計算方法、及びプログラム
León et al. Functional form diagnostics for Cox's proportional hazards model
US8838639B2 (en) Management device and management method for managing constituent elements of an information technology system
US7650579B2 (en) Model correspondence method and device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees