CN113917305A - 一种测试方法、测试系统、电子设备和可读存储介质 - Google Patents
一种测试方法、测试系统、电子设备和可读存储介质 Download PDFInfo
- Publication number
- CN113917305A CN113917305A CN202111191886.9A CN202111191886A CN113917305A CN 113917305 A CN113917305 A CN 113917305A CN 202111191886 A CN202111191886 A CN 202111191886A CN 113917305 A CN113917305 A CN 113917305A
- Authority
- CN
- China
- Prior art keywords
- unit
- test
- failure
- units
- determined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 375
- 238000010998 test method Methods 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 129
- 238000000034 method Methods 0.000 claims description 18
- 238000012216 screening Methods 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000002950 deficient Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 238000000692 Student's t-test Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012353 t test Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种测试方法、测试系统、电子设备和可读存储介质，其中测试方法包括：对所述半导体器件进行第一测试；根据所述第一测试的第一测试结果，将所述多个功能单元分为有效单元和失效单元；判断所述半导体器件上具有所述失效单元的区域是否为特定失效区域；若是，将部分有效单元标记为待定单元，所述部分有效单元邻近所述特定失效区域内的失效单元，并确定所述待定单元中是否具有早期失效单元，进而可以快速地筛选出半导体器件上的早期失效单元，进而不必通过对每个有效单元进行可靠性测试，来筛选出半导体器件上的早期失效单元，不仅缩短了筛选时间、提高了筛选效率，而且降低了筛选成本。
Description
技术领域
本发明实施例涉及半导体制造技术领域，具体涉及一种测试方法、测试系统、电子设备和可读存储介质。
背景技术
半导体制造是在半导体衬底上制作集成电路的过程。制作完成之后，会在半导体衬底上形成阵列排布的功能单元。其中，半导体衬底可以是晶圆，功能单元可以是芯片。而后对半导体器件进行WS(Wafer sorting，晶圆分选)测试，以对其上的各功能单元进行品质等级的区分，进而挑选出其中失效的功能单元。
虽然有一些功能单元的测试结果是有效的，但是，并不代表其在后续的应用过程中不会出现早期失效。其中，早期失效是指功能单元如芯片在初始使用时性能正常，但在经过一段时间使用后失效的情况。基于此，如何快速地筛选出半导体器件上可能会出现早期失效的功能单元，是本领域技术人员亟待解决的问题之一。
发明内容
有鉴于此，本发明实施例提供了一种测试方法、测试系统、电子设备和可读存储介质，以快速地筛选出半导体器件上可能会出现早期失效的功能单元。
为解决上述问题，本发明实施例提供如下技术方案：
本发明第一方面提供了一种测试方法，所述测试方法应用于半导体器件，所述半导体器件包括多个功能单元，所述测试方法包括：
对所述半导体器件进行第一测试；
根据所述第一测试的第一测试结果，将所述多个功能单元分为有效单元和失效单元；
判断所述半导体器件上具有所述失效单元的区域是否为特定失效区域；
若是，将部分有效单元标记为待定单元，所述部分有效单元邻近所述特定失效区域内的失效单元，并确定所述待定单元中是否具有早期失效单元。
本发明第二方面提供了一种测试系统，所述测试系统应用于半导体器件，所述半导体器件包括多个功能单元，所述测试系统包括：
测试模块，用于对所述半导体器件进行第一测试；
分类模块，用于根据所述第一测试的第一测试结果，将所述多个功能单元分为有效单元和失效单元；
标记模块，用于判断所述半导体器件上具有所述失效单元的区域是否为特定失效区域，若是，将部分有效单元标记为待定单元，所述部分有效单元邻近所述特定失效区域内的失效单元；
判定模块，用于确定所述待定单元中是否具有早期失效单元。
本发明第三方面提供了一种电子设备，包括：
存储器，存储至少一组指令；
处理器，执行所述至少一组指令执行如上任一项所述的测试方法。
本发明第四方面提供了一种可读存储介质，所述可读存储介质存储至少一组指令，所述至少一组指令用于使处理器执行如上任一项所述的测试方法。
本发明实施例提供的测试方法、测试系统、电子设备和可读存储介质，通过判断半导体器件上具有失效单元的区域是否为特定失效区域，即可判断半导体器件是否包括具有早期失效风险的有效单元。并且，在判定半导体器件包括具有早期失效风险的有效单元之后，将具有早期失效风险的有效单元，即邻近特定失效区域内失效单元的有效单元标记为待定单元，即可通过可靠性测试等，确定待定单元中是否具有早期失效单元，进而可以快速地筛选出半导体器件上的早期失效单元，进而不必通过对每个有效单元进行可靠性测试，来筛选出半导体器件上的早期失效单元，不仅缩短了筛选时间、提高了筛选效率，而且降低了筛选成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明一个实施例提供的半导体器件的结构示意图；
图2为本发明一个实施例提供的测试方法的流程图；
图3为本发明一个实施例提供的圆环状图形的示意图；
图4为本发明一个实施例提供的重复的线条状图形的示意图；
图5为本发明一个实施例提供的团簇状图形的示意图；
图6为本发明一个实施例提供的标记待定单元之后的圆环状图形的示意图；
图7为本发明一个实施例提供的标记待定单元之后的重复的线条状图形的示意图；
图8为本发明一个实施例提供的标记待定单元之后的团簇状图形的示意图；
图9为本发明另一个实施例提供的测试方法的流程图；
图10为本发明另一个实施例提供的测试方法的流程图；
图11为本发明一个实施例提供的测试系统的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在半导体制造的过程中，不可避免地会引入各种污染，导致制造出的半导体器件存在缺陷。有一些缺陷在对半导体器件进行WS测试时，会被激发出来，导致一些功能单元失效。但是有一些缺陷在进行WS测试时，并不会被激发出来，而是在使用一段时间后被激发出来，导致功能单元早期失效。
由于功能单元的早期失效会严重影响半导体器件的使用，因此，需要在功能单元投入使用之前，筛选出其中早期失效的功能单元。目前，大多是采用对WS测试中每个有效的功能单元进行可靠性测试的方式，来筛选出半导体器件上的早期失效的功能单元。但是，这种方式的筛选效率太低，不利于半导体器件生产效率的提高。
发明人研究发现，大多数半导体器件在生产过程中的工艺质量是稳定可控的，进行WS测试之后，功能单元在半导体器件上的统计表现是正常的正态分布。但是，若半导体器件上具有特定失效区域，则半导体器件上的统计表现并不是正常的正态分布。即，若半导体器件上不具有特定失效区域，则半导体器件上具有早期失效的功能单元的风险较低；若半导体器件上具有特定失效区域，则半导体器件上具有早期失效的功能单元的风险较高，并且，早期失效的功能单元大多邻近特定失效区域内的失效的功能单元分布。其中，特定失效区域是指失效的功能单元的密度大于预设值的区域。
基于此，为了提高筛选效率，本发明实施例中，先判断半导体器件上是否具有特定失效区域，若具有特定失效区域，再通过判断邻近特定失效区域的有效的功能单元中是否具有早期失效的功能单元，来筛选出半导体器件上的早期失效的功能单元。
基于上述发明构思，本发明实施例提供了一种测试方法，该测试方法应用于半导体器件，如图1所示，图1为本发明一个实施例提供的半导体器件的结构示意图，该半导体器件包括半导体衬底10以及制作在半导体衬底10上的阵列排布的多个功能单元11。其中，半导体衬底10包括晶圆即硅晶圆，功能单元11包括芯片，且该芯片为未进行封装的裸芯。
如图2所示，图2为本发明一个实施例提供的测试方法的流程图，该测试方法包括：
S201：对半导体器件进行第一测试；
在半导体衬底上制作阵列排布的多个功能单元形成半导体器件之后，对该半导体器件进行第一测试。可选地，第一测试为WS测试中的任意一种测试，其中，WS测试包括低温测试、高温测试和智能老化测试等。
S202：根据第一测试的第一测试结果，将多个功能单元分为有效单元和失效单元；
第一测试完成之后，根据第一测试的第一测试结果，对多个功能单元进行分选分类，以对各个功能单元进行品质等级的区分。之后从中挑选出失效的功能单元即失效单元，其他功能单元则为有效的功能单元即有效单元。
S203：判断半导体器件上具有失效单元的区域是否为特定失效区域；若是，进入S204；
对多个功能单元进行分类之后，会记录各个功能单元的坐标，各个功能单元的分类类别，各个功能单元的在第一测试中的测试参数名和测试参数值等。将多个功能单元分为有效单元和失效单元之后，可以根据失效单元的坐标，获得半导体器件上具有失效单元的区域。该区域可以是覆盖整个半导体器件的区域，也可以是覆盖部分半导体器件的区域。判断具有失效单元的区域是否为特定失效区域，若是，则判定半导体器件上具有特定失效区域，并进入S204。其中，特定失效区域内失效单元的密度大于第一预设值，或者说，特定失效区域为失效单元的密度大于第一预设值的区域。
S204：将部分有效单元标记为待定单元，该部分有效单元邻近特定失效区域内失效单元，并确定待定单元中是否具有早期失效单元。
若半导体器件上具有失效单元的区域为特定失效区域，则说明该半导体器件上具有早期失效单元的风险较高。其中，早期失效单元即早期失效的功能单元。由于早期失效单元大多邻近特定失效区域内的失效单元分布，因此，将邻近特定失效区域内失效单元的有效单元标记为待定单元，并确定待定单元中是否具有早期失效单元，即可筛选出半导体器件上的早期失效单元。其中，邻近特定失效区域内失效单元的有效单元，为与特定失效区域内失效单元相邻的有效单元，或者说，为位于特定失效区域内失效单元预设距离内的有效单元。
也就是说，本发明实施例中，通过判断半导体器件上具有失效单元的区域是否为特定失效区域，即可判断半导体器件是否包括具有早期失效风险的有效单元。并且，在判定半导体器件包括具有早期失效风险的有效单元之后，将具有早期失效风险的有效单元标记为待定单元，即邻近特定失效区域内失效单元的有效单元标记为待定单元，即可通过可靠性测试等确定待定单元中是否具有早期失效单元，进而可以快速地筛选出半导体器件上的早期失效单元，进而不必通过对每个有效单元进行可靠性测试，来筛选出半导体器件上的早期失效单元，不仅缩短了筛选时间、提高了筛选效率，而且降低了筛选成本。
并且，由于WS测试是半导体器件制造完成之后的第一道测试，因此，在WS测试阶段进行筛选，可以尽早地筛选出早期失效单元，并反馈到制造工厂，对制造环境或制造参数进行改善，避免后续半导体器件仍存在早期失效单元。
由于特定失效区域内失效单元的密度大于第一预设值，因此，本发明一些实施例中，可以通过判断半导体器件上任一区域内失效单元的密度是否大于第一预设值，来判断该区域是否为特定失效区域。其中，第一预设值可以根据半导体器件的实际生产经验获得。当失效单元的密度大于第一预设值时，失效单元所在区域的缺陷面积较大，失效单元相邻的有效单元的早期失效风险较大；当失效单元的密度小于第一预设值时，失效单元所在区域的缺陷面积较小，失效单元相邻的有效单元的早期失效风险较小。
当然，本发明并不仅限于此，在另一些实施例中，还可以通过判断半导体器件上具有失效单元的区域的图形是否为特定失效区域的图形的方式，来判断该区域是否为特定失效区域。本发明一些实施例中，判断半导体器件上具有失效单元的区域是否为特定失效区域包括：
判断半导体器件上具有失效单元的区域的图形是否为第一失效图形，第一失效图形包括圆环状图形和重复的线条状图形；
若否，判断半导体器件上具有失效单元的区域图形是否为第二失效图形，第二失效图形包括团簇状图形。
其中，图3为本发明一个实施例提供的圆环状图形的示意图，该圆环状图形由多个失效单元30构成。图4为本发明一个实施例提供的重复的线条状图形的示意图，该重复的线条状图形由多个失效单元40构成。图5为本发明一个实施例提供的团簇状图形的示意图，该团簇状图形由多个失效单元50构成。
也就是说，本发明一些实施例中，在判断半导体器件上具有失效单元的区域是否为特定失效区域时，首先判断半导体器件上具有失效单元的区域的图形是否为第一失效图形中的任一图形，如判断是否为圆环状图形，若是圆环状图形，则如图6所示，图6为本发明一个实施例提供的标记待定单元之后的圆环状图形的示意图，将邻近圆环状图形内失效单元30的有效单元31标记为待定单元，若不是圆环状图形，判断是否为重复的线条状图形，若是重复的线条状图形，则如图7所示，图7为本发明一个实施例提供的标记待定单元之后的重复的线条状图形的示意图，将邻近重复的线条状图形内失效单元40的有效单元41标记为待定单元。
若不是第一失效图形中的任一图形，则判断是否为第二失效图形，即判断是否为团簇状图形，若是，则如图8所示，图8为本发明一个实施例提供的标记待定单元之后的团簇状图形的示意图，将邻近团簇状图形内失效单元50的有效单元51标记为待定单元。若不是第二失效图形，则说明半导体器件上具有失效单元的区域不是特定失效区域，说明该半导体器件具有早期失效单元的风险较低，从而可以跳过该半导体器件，对下一半导体器件进行测试。
需要说明的是，由于圆环状图形和重复的线条状图形的形状比较特殊，因此，可以通过将具有失效单元的区域的图形与圆环状图形或重复的线条状图形进行比较，来判断是否为圆环状图形或重复的线条状图形。但是，由于团簇状图形没有统一的形状，其可以是圆形、方形或三角形等；同时，团簇状图形也没有确定的位置，因此，需要根据失效单元的坐标拓扑关系，来判断是否为团簇状图形。
一种判断是否为团簇状图形的方法为：提取失效单元组中的一个失效单元，根据该失效单元的坐标判断其近邻和次近邻的失效单元的总数是否大于指定值，若是，标记该失效单元及其近邻的失效单元，若否，从失效单元组中去除该失效单元。提取失效单元组中的下一个失效单元，判断该下一个失效单元是否已经被标记，若是，重新提取，若否，重复根据该失效单元的坐标判断其近邻和次近邻的失效单元的总数是否大于指定值的步骤。直到提取失效单元组中的最后一个失效单元，之后，判断标记的失效单元是否大于指定数量，若否，则失效单元不构成团簇图形，若是，失效单元构成了团簇图形，之后将邻近团簇状图形内失效单元的有效单元标记为待定单元。
需要说明的是，本发明一些实施例中，可以通过对特定失效区域内失效单元的X坐标和/或Y坐标加减1，来找到邻近特定失效区域内失效单元的有效单元。如图6至图8所示，都是通过对特定失效区域内失效单元的X坐标加1或减1，来找到邻近特定失效区域内失效单元的有效单元的。当然，本发明并不仅限于此，在另一些实施例中，还可以通过对特定失效区域内失效单元的X坐标和/或Y坐标加减2，来找到邻近特定失效区域内失效单元的有效单元，在此不再一一赘述。
找到邻近特定失效区域内失效单元的有效单元之后，可以通过可靠性测试等方式，确定待定单元中是否具有早期失效单元。本发明一些实施例中，确定待定单元中是否具有早期失效单元包括：对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元。
当然，本发明并不仅限于此，在另一些实施例中，还可以通过对待定单元的第一测试结果进行分析，来预估待定单元中具有早期失效单元的风险是否较高。若风险较低，则说明待定单元中不具有早期失效单元，或者，待定单元中具有早期失效单元的几率较低，则不对待定单元进行可靠性测试，直接对下一半导体器件进行测试；若风险较高，则对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元。
即，本发明的另一些实施例中，确定待定单元中是否具有早期失效单元包括：
判断第一测试结果中待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值是否超出预设范围；
若是，则对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元。
对多个功能单元进行分类之后，记录了各个功能单元的在第一测试中的测试参数名和测试参数值，这些测试参数中包括可靠性参数，该可靠性参数包括影响可靠性的漏电测试和频率测试等测试的参数，以及表征器件测试传输特性的参数等。
获得待定单元的可靠性参数值以及其他有效单元的可靠性参数值之后，将待定单元的可靠性参数值与其他有效单元的可靠性参数值进行比较，判断二者的差值是否超出预设范围，若没有超出预设范围，则确定待定单元中不具有早期失效单元，可以对下一个半导体器件进行测试；若超出预设范围，则对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元。
其中，可靠性测试包括高频测试、高压测试和湿热测试等测试中的一种或几种。此外，其他有效单元是指多个功能单元中的有效单元中，除待定单元之外的有效单元。
本发明一些实施例中，可以采用双样本的t检验方法，来对待定单元和其他有效单元这两组单元的可靠性参数值的差异进行判断，得到P value，若Pvalue<0.05，则说明二者具有显著差异，即二者的差值超出预设范围，若Pvalue>0.05，则说明二者没有显著差异，即二者的差值没有超出预设范围。
在上述任一实施例的基础上，本发明一些实施例中，对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元包括：
对待定单元进行第一可靠性测试；
确定待定单元中是否具有在第一可靠性测试中失效的单元；
若是，则确定待定单元中具有早期失效单元，早期失效单元为第一可靠性测试中失效的单元。
在此基础上，本发明一些实施例中，如图9所示，图9为本发明另一个实施例提供的测试方法的流程图，该测试方法包括：
S901：对半导体器件进行第一测试；
S902：根据第一测试的第一测试结果，将多个功能单元分为有效单元和失效单元；
S903：判断半导体器件上具有失效单元的区域是否为特定失效区域，若是，进入S904，若否，进入S906；
S904：将部分有效单元标记为待定单元，该部分有效单元邻近特定失效区域内的失效单元；
S905：判断第一测试结果中待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值是否超出预设范围，若否，则进入S906，若是，则进入S907；
S906：对下一个半导体器件进行测试；
S907：对待定单元进行第一可靠性测试；
S908：确定待定单元中是否具有在第一可靠性测试中失效的单元，若否，则进入S906，若是，则进入S909；
S909：确定待定单元中具有早期失效单元，早期失效单元为第一可靠性测试中失效的单元。
其中，S901至S903可参照S201至S203部分的描述，在此不再赘述。将邻近特定失效区域内失效单元的有效单元标记为待定单元之后，对待定单元进行第一可靠性测试，第一可靠性测试包括高频测试、高压测试和湿热测试等测试中的一种或几种。第一可靠性测试完成之后，根据第一可靠性测试的测试结果，对待定单元进行分类，并从中挑选出失效的待定单元。
也就是说，第一可靠性测试完成之后，根据第一可靠性测试的测试结果，确定待定单元中是否具有在第一可靠性测试中失效的单元，若不具有在第一可靠性测试中失效的单元，则说明待定单元中不具有早期失效单元，或具有早期失效单元的几率较低，可以对下一半导体器件进行测试，若具有在第一可靠性测试中失效的单元，则确定待定单元中具有早期失效单元，早期失效单元即为第一可靠性测试中失效的单元，从而可以筛选出待定单元中的早期失效单元，进而可以筛选出半导体器件中的早期失效单元。
当然，为了提高筛选的准确度，本发明另一些实施例中，可以对半导体器件进行多次测试，并根据多次测试的结果，筛选出待定单元中的早期失效单元。如，本发明另一些实施例中，对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元包括：
对待定单元进行第一可靠性测试，获得第一可靠性测试的测试结果；
对半导体器件进行第二测试，获得第二测试的第二测试结果；
根据第二测试结果以及第一可靠性测试的测试结果，确定待定单元中是否具有早期失效单元。
可选地，第二测试也为WS测试中的任意一种测试。当然，第二测试与第一测试为不同的测试。并且，第一测试为WS测试中依次执行的多个测试中的两个测试。第一测试为这两个测试中先执行的测试，第二测试为这两个测试中后执行的测试。可选地，本发明一些实施例中，第一测试为低温测试，第二测试为高温测试。需要说明的是，第二测试完成之后，也会根据第二测试的第二测试结果，对多个功能单元进行分选分类，以对各个功能单元进行品质等级的区分。之后从中挑选出失效的功能单元即失效单元，其他功能单元则为有效的功能单元即有效单元。
若功能单元在这两个极端温度环境下，都能保持有效，则在常温环境下，仍会保持有效，因此，可以进一步提高早期失效单元筛选的准确度。但是，为了避免缺陷在第二测试环境下被激发，但并未被检测出来，在第二测试之后，还可以进一步通过第二可靠性测试，来确定待定单元中是否具有早期失效单元。
在上述实施例的基础上，本发明一些实施例中，根据第二测试结果以及第一可靠性测试的测试结果，确定待定单元中是否具有早期失效单元包括：
若三个条件满足任一条件，则对待定单元进行第二可靠性测试，确定待定单元中是否具有在第一可靠性测试中失效和/或在第二可靠性测试中失效的单元；
若是，则确定待定单元中具有早期失效单元，早期失效单元为在第一可靠性测试中失效和/或在第二可靠性测试中失效的单元；
其中，三个条件包括：第二测试结果中待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值超出预设范围、待定单元的良率比其他有效单元的良率低出第二预设值、待定单元具有在第一可靠性测试中失效的单元。
在此基础上，本发明一些实施例中，如图10所示，图10为本发明另一个实施例提供的测试方法的流程图，该测试方法包括：
S1001：对半导体器件进行第一测试；
S1002：根据第一测试的第一测试结果，将多个功能单元分为有效单元和失效单元；
S1003：判断半导体器件上具有失效单元的区域是否为特定失效区域，若是，进入S1004；
S1004：将部分有效单元标记为待定单元，该部分有效单元邻近特定失效区域内的失效单元；
S1005：判断第一测试结果中待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值是否超出预设范围，若否，则进入S1006，若是，则进入S1007；
S1006：对下一半导体器件进行测试；
S1007：对待定单元进行第一可靠性测试，获得第一可靠性测试的测试结果；
S1008：对半导体器件进行第二测试，获得第二测试的第二测试结果；
S1009：判断是否满足三个条件中的任一条件，若否，则进入S1006，若是，则进入S1010；
S1010：对待定单元进行第二可靠性测试；
S1011：确定待定单元中是否具有在第一可靠性测试中失效和/或在第二可靠性测试中失效的单元，若否，则进入S1006，若是，则进入S1012；
S1012：确定待定单元中具有早期失效单元，早期失效单元为在第一可靠性测试中失效和/或在第二可靠性测试中失效的单元。
其中，S1001至S1007可参照S901至S907部分的描述，在此不再赘述。对半导体器件进行第二测试，获得第二测试的第二测试结果之后，若第二测试结果中待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值超出预设范围、待定单元的良率比其他有效单元的良率低出第二预设值、待定单元具有在第一可靠性测试中失效的单元这三个条件都不满足，则说明待定单元中不具有早期失效单元，或，具有早期失效单元的几率较低，可以对下一半导体器件进行测试。
若第二测试结果中待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值超出预设范围、待定单元的良率比其他有效单元的良率低出第二预设值、待定单元具有在第一可靠性测试中失效的单元这三个条件满足任一条件，则说明待定单元中可能具有早期失效单元，需要对待定单元进行第二可靠性测试。其中，第二可靠性测试包括高频测试、高压测试和湿热测试等测试中的一种或几种。第二可靠性测试的测试种类可以与第一可靠性测试相同，也可以不同。
之后，确定待定单元中是否具有在第一可靠性测试中失效和/或在第二可靠性测试中失效的单元，若否，说明待定单元中不具有早期失效单元，可以对下一半导体器件进行测试，若是，说明待定单元中具有早期失效单元，且早期失效单元为在第一可靠性测试中失效和/或在第二可靠性测试中失效的单元。即，本实施例中，不是仅根据第一可靠性测试的测试结果，来判断待定单元中是否具有早期失效单元，而是根据第一可靠性测试的测试结果和第二可靠性测试的测试结果，来判断待定单元中是否具有早期失效单元，从而提高了早期失效单元判断的准确度，进而提高了筛选的准确度。
需要说明的是，本发明一些实施例中，也可以采用双样本的t检验方法，判断第二测试结果中待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值是否超出预设范围。即，采用双样本的t检验方法，对待定单元和其他有效单元这两组单元的可靠性参数值的差异进行判断，得到P value，若Pvalue<0.05，则说明二者具有显著差异，即二者的差值超出预设范围，若Pvalue>0.05，则说明二者没有显著差异，即二者的差值没有超出预设范围。其中，其他有效单元是指进行第二测试的单元中，除待定单元之外的其他有效单元。
同样，第二测试的测试参数中也包括可靠性参数，该可靠性参数包括影响可靠性的漏电测试和频率测试等测试的参数，以及表征器件测试传输特性的参数等。
还需要说明的是，由于第二测试之后，也按照品质对功能单元进行了分类，因此，待定单元的良率可以是品质最优的待定单元的数量与待定单元的总数量的比值，其他有效单元的良率可以是其中品质最优的有效单元的数量与其他有效单元的总数量的比值。其中，待定单元的良率比其他有效单元的良率低出第二预设值可以是待定单元的良率比其他有效单元的良率低出至少二分之一。
本发明一些实施例中，半导体器件为晶圆，功能单元为芯片；芯片至少用于存储待定标记，待定标记用于标记对应的芯片为待定单元，以便在对半导体器件进行第二测试之后，根据待定标记从多个功能单元中选出待定单元，并进行后续的筛选。
当然，本发明并不仅限于此，在另一些实施例中，芯片还用于存储第一失效标记，第一失效标记表示在第一可靠性测试中失效的待定单元，以便在对半导体器件进行第二测试之后，根据第一失效标记从多个待定单元中选出在第一可靠性测试中失效的单元。当然，芯片还用于第二失效标记等，在此不再赘述，第二失效标记表示在第二可靠性测试中失效的待定单元。
当然，在本发明的另一些实施例中，还可以以晶圆分选图或特殊文本的形式存储待定单元以及待定标记，以便在后续筛选流程中调用。
作为本发明实施例公开内容的另一种可选实现，本发明实施例还提供了一种测试系统，该测试系统应用于半导体器件，该半导体器件包括多个功能单元，如图11所示，图11为本发明一个实施例提供的测试系统的结构示意图，该测试系统包括：
测试模块110，用于对半导体器件进行第一测试；
分类模块111，用于根据第一测试的第一测试结果，将多个功能单元分为有效单元和失效单元；
标记模块112，用于判断半导体器件上具有失效单元的区域是否包括特定失效区域，若是，将部分有效单元标记为待定单元，该部分有效单元邻近特定失效区域内的失效单元；
判定模块113，用于确定待定单元中是否具有早期失效单元。
本发明一些实施例中，标记模块112判断半导体器件上具有失效单元的区域是否为特定失效区域包括：
判断半导体器件上具有失效单元的区域内失效单元的密度是否大于第一预设值。
本发明另一些实施例中，标记模块112判断半导体器件上具有失效单元的区域是否包括特定失效区域包括：
判断半导体器件上具有失效单元的区域的图形是否包括第一失效图形，第一失效图形包括圆环状图形和重复的线条状图形；
若否，判断半导体器件上具有失效单元的区域图形是否包括第二失效图形，第二失效图形包括团簇状图形。
本发明一些实施例中，判定模块113确定待定单元中是否具有早期失效单元包括：
对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元。
本发明另一些实施例中，判定模块113确定待定单元中是否具有早期失效单元包括：
判断第一测试结果中待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值是否超出预设范围；
若否，则确定待定单元中不具有早期失效单元；
若是，则对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元。
本发明一些实施例中，判定模块113对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元包括：
对待定单元进行第一可靠性测试；
判断待定单元中是否具有在第一可靠性测试中失效的单元；
若否，则确定待定单元中不具有早期失效单元；
若是，则确定待定单元中具有早期失效单元，早期失效单元为第一可靠性测试中失效的单元。
本发明另一些实施例中，判定模块113对待定单元进行可靠性测试，并根据可靠性测试的测试结果，确定待定单元中是否具有早期失效单元包括：
对待定单元进行第一可靠性测试，获得第一可靠性测试的测试结果；
对半导体器件进行第二测试，获得第二测试的第二测试结果；
根据第二测试结果以及第一可靠性测试的测试结果，确定待定单元中是否具有早期失效单元。
本发明另一些实施例中，判定模块113根据第二测试结果以及第一可靠性测试的测试结果，确定待定单元中是否具有早期失效单元包括：
若三个条件都不满足，则确定待定单元中不具有早期失效单元；
若三个条件满足任一条件，则对待定单元进行第二可靠性测试，判断待定单元中是否具有在第一可靠性测试中失效和/或在第二可靠性测试中失效的单元；
若是，则确定待定单元中具有早期失效单元，早期失效单元为在第一可靠性测试中失效和/或在第二可靠性测试中失效的单元；
其中，三个条件包括：第二测试结果中待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值超出预设范围、待定单元的良率比其他有效单元的良率低出第二预设值、待定单元具有在第一可靠性测试中失效的单元。
本发明一些实施例中，第一测试为低温测试，第二测试为高温测试；第一可靠性测试和第二可靠性测试包括高频测试、高压测试和湿热测试中的一种或几种。
本发明一些实施例中，半导体器件为晶圆，功能单元为芯片；标定模块与芯片连接，至少用于将待定标记存储至芯片，待定标记用于标记对应的芯片为待定单元。
作为本发明实施例公开内容的另一种可选实现，本发明实施例还提供了一种电子设备，包括：
存储器，存储至少一组指令；
处理器，执行至少一组指令执行如上任一实施例提供的测试方法。
本发明实施例的电子设备包括但不仅限于移动通信设备、超移动个人计算机设备、便携式娱乐设备、服务器和其他具有数据交互功能的电子设备，其中，移动通信设备包括但不仅限于智能手机和多媒体手机，超移动个人计算机设备包括不仅限于平板电脑，便携式娱乐设备包括但不仅限于电子书和掌上游戏机，服务器包括但不仅限于计算机设备。
作为本发明实施例公开内容的另一种可选实现，本发明实施例还提供了一种可读存储介质，可读存储介质存储至少一组指令，至少一组指令用于使处理器执行如上任一实施例提供的测试方法。
本发明实施例的可读存储介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是主机可读指令、数据结构、程序的模块或其他数据。主机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (21)
1.一种测试方法，其特征在于，所述测试方法应用于半导体器件，所述半导体器件包括多个功能单元，所述测试方法包括：
对所述半导体器件进行第一测试；
根据所述第一测试的第一测试结果，将所述多个功能单元分为有效单元和失效单元；
判断所述半导体器件上具有所述失效单元的区域是否为特定失效区域；
若是，将部分有效单元标记为待定单元，所述部分有效单元邻近所述特定失效区域内的失效单元，并确定所述待定单元中是否具有早期失效单元。
2.根据权利要求1所述的测试方法，其特征在于，判断所述半导体器件上具有所述失效单元的区域是否为特定失效区域包括：
判断所述半导体器件上具有所述失效单元的区域内失效单元的密度是否大于第一预设值。
3.根据权利要求1所述的测试方法，其特征在于，判断所述半导体器件上具有所述失效单元的区域是否为特定失效区域包括：
判断所述半导体器件上具有所述失效单元的区域的图形是否为第一失效图形，所述第一失效图形包括圆环状图形和重复的线条状图形；
若否，判断所述半导体器件上具有所述失效单元的区域图形是否包括第二失效图形，所述第二失效图形包括团簇状图形。
4.根据权利要求1所述的测试方法，其特征在于，确定所述待定单元中是否具有早期失效单元包括：
对所述待定单元进行可靠性测试，并根据所述可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元。
5.根据权利要求1所述的测试方法，其特征在于，确定所述待定单元中是否具有早期失效单元包括：
判断所述第一测试结果中所述待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值是否超出预设范围；
若是，则对所述待定单元进行可靠性测试，并根据所述可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元。
6.根据权利要求4或5所述的测试方法，其特征在于，所述对所述待定单元进行可靠性测试，并根据所述可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元包括：
对所述待定单元进行第一可靠性测试；
判断所述待定单元中是否具有在所述第一可靠性测试中失效的单元；
若是，则确定所述待定单元中具有早期失效单元，所述早期失效单元为所述第一可靠性测试中失效的单元。
7.根据权利要求4或5所述的测试方法，其特征在于，所述对所述待定单元进行可靠性测试，并根据所述可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元包括：
对所述待定单元进行第一可靠性测试，获得第一可靠性测试的测试结果；
对所述半导体器件进行第二测试，获得所述第二测试的第二测试结果；
根据所述第二测试结果以及所述第一可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元。
8.根据权利要求7所述的测试方法，其特征在于，所述根据所述第二测试结果以及所述第一可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元包括：
若满足如下三个条件中的任一条件，则对所述待定单元进行第二可靠性测试；所述三个条件包括：所述第二测试结果中所述待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值超出预设范围、所述待定单元的良率比其他有效单元的良率低出第二预设值、所述待定单元具有在所述第一可靠性测试中失效的单元；
判断所述待定单元中是否具有在所述第一可靠性测试中失效和/或在所述第二可靠性测试中失效的单元；
若是，则确定所述待定单元中具有早期失效单元，所述早期失效单元为在所述第一可靠性测试中失效和/或在所述第二可靠性测试中失效的单元。
9.根据权利要求7所述的测试方法，其特征在于，所述第一测试为低温测试，所述第二测试为高温测试；
所述第一可靠性测试和所述第二可靠性测试包括高频测试、高压测试和湿热测试中的一种或几种。
10.根据权利要求1所述的测试方法，其特征在于，所述半导体器件为晶圆，所述功能单元为芯片；所述芯片至少用于存储待定标记，所述待定标记用于标记所述芯片为所述待定单元。
11.一种测试系统，其特征在于，所述测试系统应用于半导体器件，所述半导体器件包括多个功能单元，所述测试系统包括：
测试模块，用于对所述半导体器件进行第一测试；
分类模块，用于根据所述第一测试的第一测试结果，将所述多个功能单元分为有效单元和失效单元；
标记模块，用于判断所述半导体器件上具有所述失效单元的区域是否为特定失效区域，若是，将部分有效单元标记为待定单元，所述部分有效单元邻近所述特定失效区域内的失效单元；
判定模块，用于确定所述待定单元中是否具有早期失效单元。
12.根据权利要求11所述的测试系统，其特征在于，所述标记模块判断所述半导体器件上具有所述失效单元的区域是否为特定失效区域包括：
判断所述半导体器件上具有所述失效单元的区域内失效单元的密度是否大于第一预设值。
13.根据权利要求11所述的测试系统，其特征在于，所述标记模块判断所述半导体器件上具有所述失效单元的区域是否为特定失效区域包括：
判断所述半导体器件上具有所述失效单元的区域的图形是否为第一失效图形，所述第一失效图形包括圆环状图形和重复的线条状图形；
若否，判断所述半导体器件上具有所述失效单元的区域图形是否包括第二失效图形，所述第二失效图形包括团簇状图形。
14.根据权利要求11所述的测试系统，其特征在于，所述判定模块确定所述待定单元中是否具有早期失效单元包括：
对所述待定单元进行可靠性测试，并根据所述可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元。
15.根据权利要求11所述的测试系统，其特征在于，所述判定模块确定所述待定单元中是否具有早期失效单元包括：
判断所述第一测试结果中所述待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值是否超出预设范围；
若是，则对所述待定单元进行可靠性测试，并根据所述可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元。
16.根据权利要求14或15所述的测试系统，其特征在于，所述判定模块对所述待定单元进行可靠性测试，并根据所述可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元包括：
对所述待定单元进行第一可靠性测试；
判断所述待定单元中是否具有在所述第一可靠性测试中失效的单元；
若是，则确定所述待定单元中具有早期失效单元，所述早期失效单元为所述第一可靠性测试中失效的单元。
17.根据权利要求14或15所述的测试系统，其特征在于，所述判定模块对所述待定单元进行可靠性测试，并根据所述可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元包括：
对所述待定单元进行第一可靠性测试，获得第一可靠性测试的测试结果；
对所述半导体器件进行第二测试，获得所述第二测试的第二测试结果；
根据所述第二测试结果以及所述第一可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元。
18.根据权利要求17所述的测试系统，其特征在于，所述判定模块根据所述第二测试结果以及所述第一可靠性测试的测试结果，确定所述待定单元中是否具有早期失效单元包括：
若满足如下三个条件中的任一条件，则对所述待定单元进行第二可靠性测试；所述三个条件包括：所述第二测试结果中所述待定单元的可靠性参数值与其他有效单元的可靠性参数值的差值超出预设范围、所述待定单元的良率比其他有效单元的良率低出第二预设值、所述待定单元具有在所述第一可靠性测试中失效的单元；
判断所述待定单元中是否具有在所述第一可靠性测试中失效和/或在所述第二可靠性测试中失效的单元；
若是，则确定所述待定单元中具有早期失效单元，所述早期失效单元为在所述第一可靠性测试中失效和/或在所述第二可靠性测试中失效的单元。
19.根据权利要求11所述的测试系统，其特征在于，所述半导体器件为晶圆，所述功能单元为芯片；所述标定模块与所述芯片连接，至少用于将待定标记存储至所述芯片，所述待定标记用于标记所述芯片为所述待定单元。
20.一种电子设备，其特征在于，包括：
存储器，存储至少一组指令；
处理器，执行所述至少一组指令执行如权利要求1至10任一项所述的测试方法。
21.一种可读存储介质，其特征在于，所述可读存储介质存储至少一组指令，所述至少一组指令用于使处理器执行如权利要求1至10任一项所述的测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111191886.9A CN113917305A (zh) | 2021-10-13 | 2021-10-13 | 一种测试方法、测试系统、电子设备和可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111191886.9A CN113917305A (zh) | 2021-10-13 | 2021-10-13 | 一种测试方法、测试系统、电子设备和可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113917305A true CN113917305A (zh) | 2022-01-11 |
Family
ID=79240162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111191886.9A Pending CN113917305A (zh) | 2021-10-13 | 2021-10-13 | 一种测试方法、测试系统、电子设备和可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113917305A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116540059A (zh) * | 2023-07-07 | 2023-08-04 | 长鑫存储技术有限公司 | 半导体芯片测试方法、装置、设备及存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102749569A (zh) * | 2012-07-23 | 2012-10-24 | 西安永电电气有限责任公司 | Igbt模块早期失效检测方法 |
| CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
| CN112588617A (zh) * | 2020-11-25 | 2021-04-02 | 海光信息技术股份有限公司 | 一种分等级筛选芯片的方法、装置及电子设备 |
| US20210181253A1 (en) * | 2019-12-16 | 2021-06-17 | Texas Instruments Incorporated | Fail Density-Based Clustering for Yield Loss Detection |
| CN113130342A (zh) * | 2021-04-15 | 2021-07-16 | 筏渡(上海)科技有限公司 | 一种晶圆低可靠性失效管芯的标注方法和装置 |
| CN113223978A (zh) * | 2021-04-21 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 晶圆团簇失效报警方法和报警系统 |
-
2021
- 2021-10-13 CN CN202111191886.9A patent/CN113917305A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102749569A (zh) * | 2012-07-23 | 2012-10-24 | 西安永电电气有限责任公司 | Igbt模块早期失效检测方法 |
| CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
| US20210181253A1 (en) * | 2019-12-16 | 2021-06-17 | Texas Instruments Incorporated | Fail Density-Based Clustering for Yield Loss Detection |
| CN112588617A (zh) * | 2020-11-25 | 2021-04-02 | 海光信息技术股份有限公司 | 一种分等级筛选芯片的方法、装置及电子设备 |
| CN113130342A (zh) * | 2021-04-15 | 2021-07-16 | 筏渡(上海)科技有限公司 | 一种晶圆低可靠性失效管芯的标注方法和装置 |
| CN113223978A (zh) * | 2021-04-21 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 晶圆团簇失效报警方法和报警系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116540059A (zh) * | 2023-07-07 | 2023-08-04 | 长鑫存储技术有限公司 | 半导体芯片测试方法、装置、设备及存储介质 |
| CN116540059B (zh) * | 2023-07-07 | 2023-11-14 | 长鑫存储技术有限公司 | 半导体芯片测试方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7676775B2 (en) | Method to determine the root causes of failure patterns by using spatial correlation of tester data | |
| US6553329B2 (en) | System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list | |
| US7739065B1 (en) | Inspection plan optimization based on layout attributes and process variance | |
| US10146036B2 (en) | Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects | |
| US8724408B2 (en) | Systems and methods for testing and assembling memory modules | |
| Tam et al. | Systematic defect identification through layout snippet clustering | |
| US20090106614A1 (en) | System and method for signature-based systematic condition detection and analysis | |
| US20130016895A1 (en) | Method and system for defect-bitmap-fail patterns matching analysis including peripheral defects | |
| CN113917305A (zh) | 一种测试方法、测试系统、电子设备和可读存储介质 | |
| CN115798559A (zh) | 失效单元预测方法、装置、设备及存储介质 | |
| Dhotre et al. | Machine learning based test pattern analysis for localizing critical power activity areas | |
| CN112037844B (zh) | 可变保持时间模式分析方法、装置、设备及可读存储介质 | |
| CN113488401B (zh) | 一种芯片测试方法及装置 | |
| US9880550B2 (en) | Updating of a recipe for evaluating a manufacturing stage of an electrical circuit | |
| CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
| US20120110531A1 (en) | Defect and yield prediction for segments of an integrated circuit | |
| US20130252350A1 (en) | System and method for generating care areas for defect inspection | |
| CN116259351B (zh) | 一种存储器的测试方法 | |
| US11378620B2 (en) | Method and system for detecting abnormal die | |
| US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
| KR100893157B1 (ko) | 반도체 디바이스의 불량 분석 방법 및 불량 분석 시스템 | |
| JP2003045922A (ja) | デバイス不良解析装置 | |
| US9548136B2 (en) | Method to identify extrinsic SRAM bits for failure analysis based on fail count voltage response | |
| JP7422893B2 (ja) | 検査対象欠陥パターンの優先順位付け装置、順位付け方法及び記憶媒体 | |
| Kim et al. | Kernel Smoothing Technique Based on Multiple-Coordinate System for Screening Potential Failures in NAND Flash Memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |