JPH104128A - エミッション顕微鏡による半導体層の故障解析方法及び半導体装置故障解析システム - Google Patents
エミッション顕微鏡による半導体層の故障解析方法及び半導体装置故障解析システムInfo
- Publication number
- JPH104128A JPH104128A JP8154015A JP15401596A JPH104128A JP H104128 A JPH104128 A JP H104128A JP 8154015 A JP8154015 A JP 8154015A JP 15401596 A JP15401596 A JP 15401596A JP H104128 A JPH104128 A JP H104128A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- emission
- semiconductor
- map
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Abstract
(57)【要約】
【課題】 電流リークの解析を容易に行うことができる
エミッション顕微鏡による半導体装置の故障解析方法を
得る。 【解決手段】 Ｘ／Ｙメモリ空間１６上にＺ方向は発光
強度として発光情報が格納される。発光情報中の発光あ
りビット１７は、発光ありと判定されたビットを意味
し、そのビット数は発光強度に基づき決定される。すな
わち、画像メモリ１１は発光箇所の平面位置をＸ／Ｙ空
間とし、発光強度をＺ空間とした３次元的なメモリ空間
を有する。そして、画像メモリ１１内に格納された発光
情報を検索することにより、発光の位置、強度を検出し
て故障解析を行う。
エミッション顕微鏡による半導体装置の故障解析方法を
得る。 【解決手段】 Ｘ／Ｙメモリ空間１６上にＺ方向は発光
強度として発光情報が格納される。発光情報中の発光あ
りビット１７は、発光ありと判定されたビットを意味
し、そのビット数は発光強度に基づき決定される。すな
わち、画像メモリ１１は発光箇所の平面位置をＸ／Ｙ空
間とし、発光強度をＺ空間とした３次元的なメモリ空間
を有する。そして、画像メモリ１１内に格納された発光
情報を検索することにより、発光の位置、強度を検出し
て故障解析を行う。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等の半導
体装置の故障解析に利用するエミッション顕微鏡の故障
解析方法及び半導体装置故障解析システムに関する。
体装置の故障解析に利用するエミッション顕微鏡の故障
解析方法及び半導体装置故障解析システムに関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置において、素子の
微細化、多層化に伴い電流リーク故障の発生が深刻化し
ている。これは、微細化に伴うプロセス／構造的マージ
ンの縮小、製造工程の増加に伴うパーティクルやパター
ン欠陥の増加等に起因する。電流リーク故障は回路設計
から製造プロセスの各段階における不具合を如実に反映
する。したがって、その原因は多岐にわたり、時にして
その原因究明に時間を要する場合があった。
微細化、多層化に伴い電流リーク故障の発生が深刻化し
ている。これは、微細化に伴うプロセス／構造的マージ
ンの縮小、製造工程の増加に伴うパーティクルやパター
ン欠陥の増加等に起因する。電流リーク故障は回路設計
から製造プロセスの各段階における不具合を如実に反映
する。したがって、その原因は多岐にわたり、時にして
その原因究明に時間を要する場合があった。
【０００３】電流リークの原因解消はまずリーク箇所を
特定することから始まるが、リーク箇所の特定には従来
からエミッション顕微鏡（以下、「ＥＭＳ」と略す。）
が使われている。
特定することから始まるが、リーク箇所の特定には従来
からエミッション顕微鏡（以下、「ＥＭＳ」と略す。）
が使われている。
【０００４】ＥＭＳは、光子レベルの非常に微弱な光を
捕らえることができる光検出器であり、リーク箇所で発
生する微細な光を検出し、その位置と強度とを二次元的
な像として出力する。この発光像は、パターン像と重ね
合わせた状態で出力することが可能であり、これにより
リーク箇所を特定することができる。
捕らえることができる光検出器であり、リーク箇所で発
生する微細な光を検出し、その位置と強度とを二次元的
な像として出力する。この発光像は、パターン像と重ね
合わせた状態で出力することが可能であり、これにより
リーク箇所を特定することができる。
【０００５】図８はＥＭＳ装置の構成を模式的に示した
説明図である。同図に示すように、半導体装置である試
料チップ１に動作用の電圧を印加して試料チップ１を動
作状態にして、試料チップ１に生じる電流リーク箇所２
から発生した光３（あるいは光子）を、光学レンズ４を
通過させて光電子増倍管５に入射する。
説明図である。同図に示すように、半導体装置である試
料チップ１に動作用の電圧を印加して試料チップ１を動
作状態にして、試料チップ１に生じる電流リーク箇所２
から発生した光３（あるいは光子）を、光学レンズ４を
通過させて光電子増倍管５に入射する。
【０００６】光電子増倍管５は光電面６、ＭＰＣ（マイ
クロチャネルプレート）８及び蛍光面９を有し、光３は
光電面６で光電子７に変換され、光電子７はＭＰＣ８で
電子増倍される。ＭＰＣ８には数μ〜数１０μｍ径程度
の微細孔が無数に存在し、その穴を通過する過程で電子
増倍が行われる。ため、発光の二次元的な位置が保存さ
れる。増倍された電子は再度蛍光面９で光に変換され、
変換された光は固体撮像素子１０に入力される。固体撮
像素子１０は、光の発光位置、強度を検出してその検出
データを画像メモリ１１に格納する。
クロチャネルプレート）８及び蛍光面９を有し、光３は
光電面６で光電子７に変換され、光電子７はＭＰＣ８で
電子増倍される。ＭＰＣ８には数μ〜数１０μｍ径程度
の微細孔が無数に存在し、その穴を通過する過程で電子
増倍が行われる。ため、発光の二次元的な位置が保存さ
れる。増倍された電子は再度蛍光面９で光に変換され、
変換された光は固体撮像素子１０に入力される。固体撮
像素子１０は、光の発光位置、強度を検出してその検出
データを画像メモリ１１に格納する。
【０００７】画像メモリ１１に格納されたデータは画像
処理装置１２により、予め準備されている同一視野のパ
ターン像（光学反射像）と重ね合わせられたりしてモニ
タ１３に像として出力される。
処理装置１２により、予め準備されている同一視野のパ
ターン像（光学反射像）と重ね合わせられたりしてモニ
タ１３に像として出力される。
【０００８】
【発明が解決しようとする課題】電流リークの位置及び
ウェハ面内における発生の傾向は、電流リークの原因を
反映して現れる。例えば、マスクの欠陥や構造的欠陥が
存在した場合、全チップにおいて同一箇所で電流リーク
が発生する。
ウェハ面内における発生の傾向は、電流リークの原因を
反映して現れる。例えば、マスクの欠陥や構造的欠陥が
存在した場合、全チップにおいて同一箇所で電流リーク
が発生する。
【０００９】また、製造プロセス中のある処理における
パーティクルまたはパターン欠陥が原因する場合、リッ
プ内の電流リーク発生位置はランダムになり、ウェハ面
内には、その処理特有のリーク分布が現れる。特有のリ
ーク分布とはウェハの中央部にリークが集中する、周辺
部に集中する等がある。したがって、ＥＭＳ解析では、
チップ内の発光位置を詳細に検出することと同時に、同
一ウェハ内の他のチップの状況及びウェハ面内の発光分
布を捉え、チップ内／ウェハ面内における発光箇所の位
置的な特徴を見いだすことが電流リークの原因を特定す
る上で重要である。
パーティクルまたはパターン欠陥が原因する場合、リッ
プ内の電流リーク発生位置はランダムになり、ウェハ面
内には、その処理特有のリーク分布が現れる。特有のリ
ーク分布とはウェハの中央部にリークが集中する、周辺
部に集中する等がある。したがって、ＥＭＳ解析では、
チップ内の発光位置を詳細に検出することと同時に、同
一ウェハ内の他のチップの状況及びウェハ面内の発光分
布を捉え、チップ内／ウェハ面内における発光箇所の位
置的な特徴を見いだすことが電流リークの原因を特定す
る上で重要である。
【００１０】しかしながら、従来のＥＭＳ解析では、オ
ペレータがモニタやプリント出力された写真を見て１チ
ップ毎に発光箇所を確認していたため、非常に効率、精
度が低く、チップ間／ウェハ面内での発光箇所の位置的
な特徴、分布を見いだすことが困難であるという問題点
があった。特に、ウェハの大口径化に伴うチップ数の増
加傾向の中では、今後益々ウェハレベルでの電流リーク
の解析が困難になってしまう。
ペレータがモニタやプリント出力された写真を見て１チ
ップ毎に発光箇所を確認していたため、非常に効率、精
度が低く、チップ間／ウェハ面内での発光箇所の位置的
な特徴、分布を見いだすことが困難であるという問題点
があった。特に、ウェハの大口径化に伴うチップ数の増
加傾向の中では、今後益々ウェハレベルでの電流リーク
の解析が困難になってしまう。
【００１１】この発明は上記問題点を解決するためにな
されたもので、電流リークの解析を容易に行うことがで
きるエミッション顕微鏡による半導体装置の故障解析方
法及び半導体装置解析システムを得ることを目的とす
る。
されたもので、電流リークの解析を容易に行うことがで
きるエミッション顕微鏡による半導体装置の故障解析方
法及び半導体装置解析システムを得ることを目的とす
る。
【００１２】
【課題を解決するための手段】この発明に係る請求項１
記載のエミッション顕微鏡による半導体層の故障解析方
法は、半導体装置をエミッション顕微鏡で走査して得ら
れる画像イメージに基づき、前記半導体装置の故障解析
を行う方法であって、(a)前記画像イメージの２次元位
置と該２次元位置に関連づけられた発光強度とを含む発
光情報を画像メモリ中に記憶させるステップと、(b)前
記画像メモリにアクセスして前記発光情報を認識し、該
発光情報に基づき前記半導体装置の故障解析を行うステ
ップと、備えて構成される。
記載のエミッション顕微鏡による半導体層の故障解析方
法は、半導体装置をエミッション顕微鏡で走査して得ら
れる画像イメージに基づき、前記半導体装置の故障解析
を行う方法であって、(a)前記画像イメージの２次元位
置と該２次元位置に関連づけられた発光強度とを含む発
光情報を画像メモリ中に記憶させるステップと、(b)前
記画像メモリにアクセスして前記発光情報を認識し、該
発光情報に基づき前記半導体装置の故障解析を行うステ
ップと、備えて構成される。
【００１３】また、請求項２記載のエミッション顕微鏡
による半導体層の故障解析方法のように、前記ステップ
(a)は、(a-1)前記画像イメージを所定の単位走査領域ご
とに分割して前記画像メモリに記憶させるステップを含
み、前記ステップ(b)は、(b-1)前記発光情報に基づき前
記単位走査領域ごとに前記半導体装置の故障解析を行う
ステップを含んでもよい。
による半導体層の故障解析方法のように、前記ステップ
(a)は、(a-1)前記画像イメージを所定の単位走査領域ご
とに分割して前記画像メモリに記憶させるステップを含
み、前記ステップ(b)は、(b-1)前記発光情報に基づき前
記単位走査領域ごとに前記半導体装置の故障解析を行う
ステップを含んでもよい。
【００１４】また、請求項３記載のエミッション顕微鏡
による半導体層の故障解析方法のように、前記ステップ
(b)は、(b-1)前記画像イメージに対し、最大の発光強度
から順次低下しながら各発光強度ごとの発光分布を検出
して、前記半導体装置の故障解析を行うステップを含ん
でもよい。
による半導体層の故障解析方法のように、前記ステップ
(b)は、(b-1)前記画像イメージに対し、最大の発光強度
から順次低下しながら各発光強度ごとの発光分布を検出
して、前記半導体装置の故障解析を行うステップを含ん
でもよい。
【００１５】また、請求項４記載のエミッション顕微鏡
による半導体層の故障解析方法のように、前記半導体装
置は各々が同一の形状の平面を有する複数の半導体装置
を含み、前記ステップ(b)は、(b-1)前記発光情報に基づ
き前記複数の半導体装置それぞれの発光状況を集計し、
所定の発光強度以上の発光箇所の度数分布を前記平面上
に表示した度数マップを生成するステップと、(b-2)前
記度数マップに基づき前記複数の半導体装置の故障解析
を行うステップとを含んでもよい。
による半導体層の故障解析方法のように、前記半導体装
置は各々が同一の形状の平面を有する複数の半導体装置
を含み、前記ステップ(b)は、(b-1)前記発光情報に基づ
き前記複数の半導体装置それぞれの発光状況を集計し、
所定の発光強度以上の発光箇所の度数分布を前記平面上
に表示した度数マップを生成するステップと、(b-2)前
記度数マップに基づき前記複数の半導体装置の故障解析
を行うステップとを含んでもよい。
【００１６】また、請求項５記載の記載のエミッション
顕微鏡による半導体層の故障解析方法のように、前記半
導体装置は複数の半導体装置を含み、前記複数の半導体
装置は所定のウェハ上に設けられ、前記エミッション顕
微鏡は前記複数の半導体装置それぞれの前記所定のウェ
ハ上における位置を認識可能であり、前記ステップ(b)
は、(b-1)前記発光情報に基づき前記複数の半導体装置
それぞれの発光状況を前記所定のウェハ上に一括表示す
る発光ウェハマップを生成するステップと、(b-2)前記
発光ウェハマップに基づき前記複数の半導体装置の故障
解析を行うステップとを含んでもよい。
顕微鏡による半導体層の故障解析方法のように、前記半
導体装置は複数の半導体装置を含み、前記複数の半導体
装置は所定のウェハ上に設けられ、前記エミッション顕
微鏡は前記複数の半導体装置それぞれの前記所定のウェ
ハ上における位置を認識可能であり、前記ステップ(b)
は、(b-1)前記発光情報に基づき前記複数の半導体装置
それぞれの発光状況を前記所定のウェハ上に一括表示す
る発光ウェハマップを生成するステップと、(b-2)前記
発光ウェハマップに基づき前記複数の半導体装置の故障
解析を行うステップとを含んでもよい。
【００１７】また、請求項６記載のエミッション顕微鏡
による半導体層の故障解析方法のように、前記ステップ
(b-2)は、(b-2-1)各製造工程ごとの欠陥をそれぞれ前記
所定のウェハ上に一括表示する複数の欠陥ウェハマップ
を生成するステップと、(b-2-2)該複数の欠陥ウエハマ
ップそれぞれと前記発光ウェハマップとを比較して、前
記複数の半導体装置の故障解析を行うステップとを含ん
でもよい。
による半導体層の故障解析方法のように、前記ステップ
(b-2)は、(b-2-1)各製造工程ごとの欠陥をそれぞれ前記
所定のウェハ上に一括表示する複数の欠陥ウェハマップ
を生成するステップと、(b-2-2)該複数の欠陥ウエハマ
ップそれぞれと前記発光ウェハマップとを比較して、前
記複数の半導体装置の故障解析を行うステップとを含ん
でもよい。
【００１８】また、請求項７記載のエミッション顕微鏡
による半導体層の故障解析方法のように、前記複数の半
導体装置は複数の半導体記憶装置を含み、前記ステップ
(b-2)は、(b-2-1)前記複数の半導体記憶装置の不良ビッ
トをウェハ上に一括表示するフェイルビットマップを生
成するステップと、(b-2-1)前記フェイルビットマップ
と前記発光ウェハマップとを比較して、前記複数の半導
体記憶装置の故障解析を行うステップとを含んでもよ
い。
による半導体層の故障解析方法のように、前記複数の半
導体装置は複数の半導体記憶装置を含み、前記ステップ
(b-2)は、(b-2-1)前記複数の半導体記憶装置の不良ビッ
トをウェハ上に一括表示するフェイルビットマップを生
成するステップと、(b-2-1)前記フェイルビットマップ
と前記発光ウェハマップとを比較して、前記複数の半導
体記憶装置の故障解析を行うステップとを含んでもよ
い。
【００１９】この発明に係る請求項８記載のエミッショ
ン顕微鏡による半導体層の故障解析方法は、(a) 所定の
ウェハ上に形成された複数の半導体装置をエミッション
顕微鏡で走査して前記複数の半導体装置それぞれの発光
状況をウェハ上に一括表示する発光ウェハマップを生成
するステップと、(b) 各製造工程ごとの欠陥をウェハ上
に一括表示する欠陥ウェハマップを生成するステップ
と、(c) 前記複数の半導体記憶装置の不良ビットをウェ
ハ上に一括表示するフェイルビットマップを生成するス
テップと、(d) ネットワークにより、前記発光ウェハマ
ップ、欠陥ウェハマップ及び前記フェイルビットマップ
のデータ管理及び上記３つのマップのうち２つのマップ
間の照合処理行い、前記複数の半導体装置の故障解析を
行うステップとを備えている。
ン顕微鏡による半導体層の故障解析方法は、(a) 所定の
ウェハ上に形成された複数の半導体装置をエミッション
顕微鏡で走査して前記複数の半導体装置それぞれの発光
状況をウェハ上に一括表示する発光ウェハマップを生成
するステップと、(b) 各製造工程ごとの欠陥をウェハ上
に一括表示する欠陥ウェハマップを生成するステップ
と、(c) 前記複数の半導体記憶装置の不良ビットをウェ
ハ上に一括表示するフェイルビットマップを生成するス
テップと、(d) ネットワークにより、前記発光ウェハマ
ップ、欠陥ウェハマップ及び前記フェイルビットマップ
のデータ管理及び上記３つのマップのうち２つのマップ
間の照合処理行い、前記複数の半導体装置の故障解析を
行うステップとを備えている。
【００２０】この発明に係る請求項９記載の半導体装置
故障解析システムは、エミッション顕微鏡を有し、所定
のウェハ上に形成された複数の半導体装置を走査して前
記複数の半導体装置それぞれの発光状況をウェハ上に一
括表示する発光ウェハマップが出力可能なＥＭＳ解析装
置と、各製造工程ごとの欠陥をウェハ上に一括表示する
欠陥ウェハマップが出力可能な欠陥検査装置と、前記複
数の半導体記憶装置の不良ビットをウェハ上に一括表示
するフェイルビットマップが出力可能なテスタと、前記
発光ウェハマップ、欠陥ウェハマップ及び前記フェイル
ビットマップのデータ管理及び上記３つのマップのうち
２つのマップ間の照合処理が可能なコンピュータとを備
え、前記エミッション顕微鏡、前記ＥＭＳ解析装置、前
記欠陥検査装置、前記テスタ及び前記コンピュータでネ
ットワークを構築している。
故障解析システムは、エミッション顕微鏡を有し、所定
のウェハ上に形成された複数の半導体装置を走査して前
記複数の半導体装置それぞれの発光状況をウェハ上に一
括表示する発光ウェハマップが出力可能なＥＭＳ解析装
置と、各製造工程ごとの欠陥をウェハ上に一括表示する
欠陥ウェハマップが出力可能な欠陥検査装置と、前記複
数の半導体記憶装置の不良ビットをウェハ上に一括表示
するフェイルビットマップが出力可能なテスタと、前記
発光ウェハマップ、欠陥ウェハマップ及び前記フェイル
ビットマップのデータ管理及び上記３つのマップのうち
２つのマップ間の照合処理が可能なコンピュータとを備
え、前記エミッション顕微鏡、前記ＥＭＳ解析装置、前
記欠陥検査装置、前記テスタ及び前記コンピュータでネ
ットワークを構築している。
【００２１】
＜実施の形態１＞図１はこの発明の実施の形態１である
エミッション顕微鏡による半導体層の故障解析方法を示
す説明図である。図１(a)はモニタ上での発光像のイメ
ージを示し、図１(b)は画像メモリ中のデータ格納状況
を示している。なお、ハードウェア構成は図８で示した
従来構成と同様である。
エミッション顕微鏡による半導体層の故障解析方法を示
す説明図である。図１(a)はモニタ上での発光像のイメ
ージを示し、図１(b)は画像メモリ中のデータ格納状況
を示している。なお、ハードウェア構成は図８で示した
従来構成と同様である。
【００２２】同図に示すように、Ｘ／Ｙメモリ空間１６
上にＺ方向は発光強度として発光情報が格納される。発
光情報中の発光ありビット１７は、発光ありと判定され
たビットを意味し、そのビット数は発光強度に基づき決
定される。すなわち、画像メモリ１１は発光箇所の平面
位置をＸ／Ｙ空間とし、発光強度をＺ空間とした３次元
的なメモリ空間を有する。すなわち、発光情報は、図１
(b)に示すように、発光の形状、強度に応じて３次元的
な広がりをもって画像メモリ１１内に格納される。
上にＺ方向は発光強度として発光情報が格納される。発
光情報中の発光ありビット１７は、発光ありと判定され
たビットを意味し、そのビット数は発光強度に基づき決
定される。すなわち、画像メモリ１１は発光箇所の平面
位置をＸ／Ｙ空間とし、発光強度をＺ空間とした３次元
的なメモリ空間を有する。すなわち、発光情報は、図１
(b)に示すように、発光の形状、強度に応じて３次元的
な広がりをもって画像メモリ１１内に格納される。
【００２３】また、画像メモリ１１上の平面位置（Ｘ，
Ｙ）のビット座標は、モニタ表示領域１４における
（Ｘ，Ｙ）の画素位置と対応し、強度を表すＺ方向の情
報は濃淡あるいは疑似色で表現される発光イメージ１５
となる。
Ｙ）のビット座標は、モニタ表示領域１４における
（Ｘ，Ｙ）の画素位置と対応し、強度を表すＺ方向の情
報は濃淡あるいは疑似色で表現される発光イメージ１５
となる。
【００２４】従来方法では、図１(a)に示すような発光
イメージ１５から、オペレータが視覚的に発光の有無、
位置及び強度を認識していたが、実施の形態１では、画
像メモリ１１を直接検索することにより発光箇所の位置
及び強度を数値として正確に知ることができる。
イメージ１５から、オペレータが視覚的に発光の有無、
位置及び強度を認識していたが、実施の形態１では、画
像メモリ１１を直接検索することにより発光箇所の位置
及び強度を数値として正確に知ることができる。
【００２５】例えば、画像メモリ１１内の発光情報のＸ
／Ｙ空間を５ビット目のデータで１ビット単位で走査し
た場合、図１(b)に示すように、２カ所に強度が５ビッ
ト以上の発光位置が存在することを認識し、各発光箇所
において中心座標を求めることにより、（ｘ１，ｙ１）
と（ｘ２，ｙ２）という２つの座標を自動的に得ること
ができる。また、最大強度については、検出された
（Ｘ，Ｙ）座標についてＺ方向を検索することにより、
各発光箇所における最大強度を自動的に特定することが
できる。
／Ｙ空間を５ビット目のデータで１ビット単位で走査し
た場合、図１(b)に示すように、２カ所に強度が５ビッ
ト以上の発光位置が存在することを認識し、各発光箇所
において中心座標を求めることにより、（ｘ１，ｙ１）
と（ｘ２，ｙ２）という２つの座標を自動的に得ること
ができる。また、最大強度については、検出された
（Ｘ，Ｙ）座標についてＺ方向を検索することにより、
各発光箇所における最大強度を自動的に特定することが
できる。
【００２６】なお、画像メモリ１１のメモリアドレスを
物理位置座標に変換する際には、予め像の視野内で指定
した原点のメモリ座標（モニタの画素座標（メモリ座標
と相関あり））及び測定時の光学倍率で決まる１アドレ
ス当たりの距離（１画素当たりの距離）を用いることに
より、画像メモリ１１のアドレスとモニタ表示領域１４
の画素座標との対応関係から発光位置を物理位置座標と
して検出することができる。
物理位置座標に変換する際には、予め像の視野内で指定
した原点のメモリ座標（モニタの画素座標（メモリ座標
と相関あり））及び測定時の光学倍率で決まる１アドレ
ス当たりの距離（１画素当たりの距離）を用いることに
より、画像メモリ１１のアドレスとモニタ表示領域１４
の画素座標との対応関係から発光位置を物理位置座標と
して検出することができる。
【００２７】このように、実施の形態１の故障解析方法
では、画像メモリ１１内に格納された発光情報を検索す
ることにより、発光の位置、強度を容易（オペレータに
よる詳細な観察を行うことなく）、かつ高精度に検出す
ることができる。
では、画像メモリ１１内に格納された発光情報を検索す
ることにより、発光の位置、強度を容易（オペレータに
よる詳細な観察を行うことなく）、かつ高精度に検出す
ることができる。
【００２８】＜実施の形態２＞図２はこの発明の実施の
形態２であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
形態２であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
【００２９】同図に示すように、画像メモリ１１に格納
された発光情報として、Ｘ／Ｙメモリ空間１６上に発光
ありビット１７が格納される。そして、１０×１０ビッ
ト単位で単位走査領域１８が設定される。実施の形態２
では、単位走査領域１８ごとに予め設定したビット数を
越える発光ありビット１７が存在したとき、当該単位走
査領域１８を「発光あり」領域と自動的に判定する。
された発光情報として、Ｘ／Ｙメモリ空間１６上に発光
ありビット１７が格納される。そして、１０×１０ビッ
ト単位で単位走査領域１８が設定される。実施の形態２
では、単位走査領域１８ごとに予め設定したビット数を
越える発光ありビット１７が存在したとき、当該単位走
査領域１８を「発光あり」領域と自動的に判定する。
【００３０】このように、実施の形態２の故障解析方法
では、画像メモリ１１に格納された発光情報に基づき１
０×１０ビット構成の単位走査領域１８ごとに探索走査
することにより、実施の形態１が行った中心位置の計算
処理等が省略されるため、処理時間を大幅に短縮するこ
とができる。
では、画像メモリ１１に格納された発光情報に基づき１
０×１０ビット構成の単位走査領域１８ごとに探索走査
することにより、実施の形態１が行った中心位置の計算
処理等が省略されるため、処理時間を大幅に短縮するこ
とができる。
【００３１】加えて、発光箇所の誤認識が低減される。
これは以下の理由による。通常、１箇所から出た発光の
画像メモリ上の発光情報は、図２に示すように発光あり
ビット１７は疎らに点在する。すなわち、試料チップ１
の１点から発した光はある広がりをもって検出され、発
光の中心部では発光ありビット１７が密に詰まっている
が、周囲には発光ありビット１７の存在しない領域がで
る。
これは以下の理由による。通常、１箇所から出た発光の
画像メモリ上の発光情報は、図２に示すように発光あり
ビット１７は疎らに点在する。すなわち、試料チップ１
の１点から発した光はある広がりをもって検出され、発
光の中心部では発光ありビット１７が密に詰まっている
が、周囲には発光ありビット１７の存在しない領域がで
る。
【００３２】このような場合、実際には１箇所の発光に
も関わらず、実施の形態１のように１ビット単位で検索
走査すると、発光ありビット１７の有る／無しが１ビッ
ト単位で認識されるため、発光が複数箇所存在すると誤
認識する可能性がある。
も関わらず、実施の形態１のように１ビット単位で検索
走査すると、発光ありビット１７の有る／無しが１ビッ
ト単位で認識されるため、発光が複数箇所存在すると誤
認識する可能性がある。
【００３３】これに対して、実施の形態２の故障解析方
法では、発光情報に基づき１０×１０ビットの単位走査
領域１８ごとに発光ありビット１７の有無を判定するこ
とにより、発光箇所が複数個存在すると誤認識する危険
性を大幅に低減することができる。
法では、発光情報に基づき１０×１０ビットの単位走査
領域１８ごとに発光ありビット１７の有無を判定するこ
とにより、発光箇所が複数個存在すると誤認識する危険
性を大幅に低減することができる。
【００３４】＜実施の形態３＞図３はこの発明の実施の
形態３であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
形態３であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
【００３５】同図に示すように、Ｘ／Ｙメモリ空間１６
上に発光ありビット１７が格納される。
上に発光ありビット１７が格納される。
【００３６】実施の形態３の故障解析方法は、最深ビッ
ト（発光データ領域におけるＺ方向の最上位ビット）か
らＺ方向のビット数を順次下げながら、発光ありビット
１７を検出していくという方法である。図３の例にして
実施の形態３の故障解析方法を実行すると、まず、最深
発光ありビット１９（Ｚ方向のビット数ＭＺ）が検出さ
れる。その後、Ｚ方向のビット数を“５”に下げた段階
で、５ビット深さ発光ありビット２０が検出されること
になる。なお、重複検出を避けるため、一度、検出され
た平面位置（ｘ，ｙ）は検索対象から消す。
ト（発光データ領域におけるＺ方向の最上位ビット）か
らＺ方向のビット数を順次下げながら、発光ありビット
１７を検出していくという方法である。図３の例にして
実施の形態３の故障解析方法を実行すると、まず、最深
発光ありビット１９（Ｚ方向のビット数ＭＺ）が検出さ
れる。その後、Ｚ方向のビット数を“５”に下げた段階
で、５ビット深さ発光ありビット２０が検出されること
になる。なお、重複検出を避けるため、一度、検出され
た平面位置（ｘ，ｙ）は検索対象から消す。
【００３７】このように実施の形態３の故障解析方法で
は、最深ビットから順次上位ビットから下位ビットにか
けて、画像メモリ１１のＸ／Ｙメモリ空間を検索走査す
るため、発光強度の高い箇所から順次検出される。した
がって、１箇所の発光データ領域の中の最高発光強度の
ビットが検出されるため、発光箇所を領域ではなく点と
して検出することができる。
は、最深ビットから順次上位ビットから下位ビットにか
けて、画像メモリ１１のＸ／Ｙメモリ空間を検索走査す
るため、発光強度の高い箇所から順次検出される。した
がって、１箇所の発光データ領域の中の最高発光強度の
ビットが検出されるため、発光箇所を領域ではなく点と
して検出することができる。
【００３８】その結果、検出された発光ありビット１７
の平面位置（ｘ，ｙ）とＺ方向のビット数が、それぞれ
発光箇所の中心座標及び発光強度となり、検索処理効率
を向上させることができる。
の平面位置（ｘ，ｙ）とＺ方向のビット数が、それぞれ
発光箇所の中心座標及び発光強度となり、検索処理効率
を向上させることができる。
【００３９】＜実施の形態４＞図４はこの発明の実施の
形態４であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
形態４であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
【００４０】実施の形態４の故障解析方法は、ウェハチ
ップ単位の発光箇所の表示を行う方法である。図４(a)
に示すように、発光測定視野２１内に表示されたチップ
パターン像２２のパターン像（光学反射像）の領域を指
定することができる。なお、２３は表示対象領域領域で
ある。なお、各チップパターン像２２のウェハ上の位置
はエミッション顕微鏡で走査時に認識することができ
る。
ップ単位の発光箇所の表示を行う方法である。図４(a)
に示すように、発光測定視野２１内に表示されたチップ
パターン像２２のパターン像（光学反射像）の領域を指
定することができる。なお、２３は表示対象領域領域で
ある。なお、各チップパターン像２２のウェハ上の位置
はエミッション顕微鏡で走査時に認識することができ
る。
【００４１】そして、図４(b)に示すように、領域指定
された各チップパターン像２２をチップ単位で縮小表示
することにより、ウェハ上に複数のチップパターン像２
２がすべて表示され、各チップパターン像２２上に発光
箇所２５が表示された発光ウェハマップ２４を出力する
ことができる。なお、発光箇所２５の表示は、発光強度
に応じて表示サイズまたは色を変化させて行う。
された各チップパターン像２２をチップ単位で縮小表示
することにより、ウェハ上に複数のチップパターン像２
２がすべて表示され、各チップパターン像２２上に発光
箇所２５が表示された発光ウェハマップ２４を出力する
ことができる。なお、発光箇所２５の表示は、発光強度
に応じて表示サイズまたは色を変化させて行う。
【００４２】このように、実施の形態４の故障解析方法
では、画像メモリ１１に格納された発光情報に基づき発
光ウェハマップ２４を出力し、発光ウェハマップ２４に
基づき電流リーク解析を行っている。したがって、ウェ
ハ面内における発光箇所及び強度の分布を明確に認識す
ることができる。ウェハ面内における発光箇所の分布
は、電流リークの原因を推定する上で非常に有効な情報
となる。
では、画像メモリ１１に格納された発光情報に基づき発
光ウェハマップ２４を出力し、発光ウェハマップ２４に
基づき電流リーク解析を行っている。したがって、ウェ
ハ面内における発光箇所及び強度の分布を明確に認識す
ることができる。ウェハ面内における発光箇所の分布
は、電流リークの原因を推定する上で非常に有効な情報
となる。
【００４３】チップ毎に自動的に検出された発光箇所に
基づき発光ウェハマップ２４に出力し、発光ウェハマッ
プ２４に基づいて行う実施の形態４の故障解析方法は、
従来の１チップ単位の発光分布では把握が困難であった
ウェハ面内の発光分布状況の認識を大幅に向上させるこ
とができる。
基づき発光ウェハマップ２４に出力し、発光ウェハマッ
プ２４に基づいて行う実施の形態４の故障解析方法は、
従来の１チップ単位の発光分布では把握が困難であった
ウェハ面内の発光分布状況の認識を大幅に向上させるこ
とができる。
【００４４】＜実施の形態５＞図５はこの発明の実施の
形態５であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
形態５であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
【００４５】実施の形態５の故障解析方法は、複数のウ
ェハチップの発光箇所の度数表示を行う方法である。す
なわち、各チップの発光位置をチップ間で重ね合わせ、
複数のチップにおける発光箇所の度数分布を一括表示し
て解析を行う方法である。なお、複数のチップはそれぞ
れ同一形状の平面を有している。
ェハチップの発光箇所の度数表示を行う方法である。す
なわち、各チップの発光位置をチップ間で重ね合わせ、
複数のチップにおける発光箇所の度数分布を一括表示し
て解析を行う方法である。なお、複数のチップはそれぞ
れ同一形状の平面を有している。
【００４６】図４で示した実施の形態４と同様にして、
１チップに相当する領域で表示対象領域領域２３を指定
し、全測定チップに対してその領域内で検出された発光
箇所をその平面位置座標毎に累積することにより、図５
に示すようなすべてのチップの発光箇所の度数分布であ
る度数マップ３６を得ることができる。
１チップに相当する領域で表示対象領域領域２３を指定
し、全測定チップに対してその領域内で検出された発光
箇所をその平面位置座標毎に累積することにより、図５
に示すようなすべてのチップの発光箇所の度数分布であ
る度数マップ３６を得ることができる。
【００４７】この累積処理は際、画像メモリ１１を利用
することもできる。すなわち、チップ単位で、発光が検
出された位置座標に対応するＸ／ＹメモリアドレスにＺ
方向座標をインクリメントして書き込んで行けば、同じ
平面位置に発光が検出されたチップ数をＺ方向のデータ
として格納することができる。
することもできる。すなわち、チップ単位で、発光が検
出された位置座標に対応するＸ／ＹメモリアドレスにＺ
方向座標をインクリメントして書き込んで行けば、同じ
平面位置に発光が検出されたチップ数をＺ方向のデータ
として格納することができる。
【００４８】図５に示す度数マップ３６は、測定した全
チップにおけるチップ内の発光箇所の分布状況を表して
おり、発光箇所の位置的な特徴を一見して認識すること
ができる。複数のチップにおけるチップ内での発光箇所
の位置的な特徴を見いだすことは、電流リーク原因を特
定する上で非常に重要である。
チップにおけるチップ内の発光箇所の分布状況を表して
おり、発光箇所の位置的な特徴を一見して認識すること
ができる。複数のチップにおけるチップ内での発光箇所
の位置的な特徴を見いだすことは、電流リーク原因を特
定する上で非常に重要である。
【００４９】例えば、度数マップ３６で示す度数分布が
チップ内でランダムであればパーティクル等の原因を推
定することができ、ある特異な分布があればチップの構
造、回路的な原因を推定することができる。
チップ内でランダムであればパーティクル等の原因を推
定することができ、ある特異な分布があればチップの構
造、回路的な原因を推定することができる。
【００５０】このように実施の形態５の故障解析方法
は、発光位置を全測定チップについて集計し、その集計
結果を一括表示する度数マップ３６を生成し、この度数
マップ３６の度数分布を解析することにより、非常に容
易に電流リーク箇所の位置的な特徴を認識することがで
きる。
は、発光位置を全測定チップについて集計し、その集計
結果を一括表示する度数マップ３６を生成し、この度数
マップ３６の度数分布を解析することにより、非常に容
易に電流リーク箇所の位置的な特徴を認識することがで
きる。
【００５１】＜実施の形態６＞図６はこの発明の実施の
形態６であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
形態６であるエミッション顕微鏡による半導体層の故障
解析方法を示す説明図である。なお、ハードウェア構成
は図８で示した従来構成と同様である。
【００５２】実施の形態６の故障解析方法は、実施の形
態４の故障解析方法で用いた発光ウエハマップと製造工
程単位の欠陥ウエハマップとの比較解析を行う方法であ
る。すなわち、図６(a)に示す発光ウエハマップ２４
と、図６(b)で示す欠陥ウエハマップ２６との比較解析
を行う。発光ウエハマップ２４は既存の欠陥検査装置に
より検出された各製造工程（工程ａ，工程ｂ，工程ｃ
…）のパーティクルまたはパターン欠陥を含む“欠陥”
を表示したウェハマップである。通常同一ウェハに対し
複数の製造工程で欠陥検査装置により欠陥の検査が製造
工程中に行われ、個々の欠陥に対しその位置座標、サイ
ズ等のデータが保存されており、これらのデータに基づ
き欠陥ウエハマップ２６を表示することができる。
態４の故障解析方法で用いた発光ウエハマップと製造工
程単位の欠陥ウエハマップとの比較解析を行う方法であ
る。すなわち、図６(a)に示す発光ウエハマップ２４
と、図６(b)で示す欠陥ウエハマップ２６との比較解析
を行う。発光ウエハマップ２４は既存の欠陥検査装置に
より検出された各製造工程（工程ａ，工程ｂ，工程ｃ
…）のパーティクルまたはパターン欠陥を含む“欠陥”
を表示したウェハマップである。通常同一ウェハに対し
複数の製造工程で欠陥検査装置により欠陥の検査が製造
工程中に行われ、個々の欠陥に対しその位置座標、サイ
ズ等のデータが保存されており、これらのデータに基づ
き欠陥ウエハマップ２６を表示することができる。
【００５３】このように、実施の形態６の故障解析方法
は発光ウエハマップ２４と欠陥ウエハマップ２６との比
較解析を行うため、電流リークの原因が製造工程中の欠
陥に起因する可能性がある場合には、発光ウエハマップ
２４の発光の位置座標と欠陥ウエハマップ２６の各工程
の欠陥の位置座標を照合することにより、どの製造工程
の欠陥が原因で電流リークを引き起こしたのかを容易に
認識することができる。
は発光ウエハマップ２４と欠陥ウエハマップ２６との比
較解析を行うため、電流リークの原因が製造工程中の欠
陥に起因する可能性がある場合には、発光ウエハマップ
２４の発光の位置座標と欠陥ウエハマップ２６の各工程
の欠陥の位置座標を照合することにより、どの製造工程
の欠陥が原因で電流リークを引き起こしたのかを容易に
認識することができる。
【００５４】なお、照合の際、発光ウエハマップ２４の
発光位置、欠陥ウエハマップ２６の欠陥位置の位置に誤
差が生じること、特に発光位置は必ずしも電流リーク位
置と対応しないことを考慮し、検出座標を中心として照
合範囲を設定して、照合範囲に基づく解析を行う方が望
ましい。
発光位置、欠陥ウエハマップ２６の欠陥位置の位置に誤
差が生じること、特に発光位置は必ずしも電流リーク位
置と対応しないことを考慮し、検出座標を中心として照
合範囲を設定して、照合範囲に基づく解析を行う方が望
ましい。
【００５５】＜実施の形態７＞図７はこの発明の実施の
形態７であるエミッション顕微鏡を利用した半導体層解
析システムを示す説明図である。なお、ハードウェア構
成は図８で示した従来構成と同様である。
形態７であるエミッション顕微鏡を利用した半導体層解
析システムを示す説明図である。なお、ハードウェア構
成は図８で示した従来構成と同様である。
【００５６】実施の形態７の解析システムは、図７に示
すように、コンピュータ２９、発光箇所の自動検出機能
を有するＥＭＳ解析装置３１、テスタ３２、欠陥検査装
置３３、物理解析装置３４等を通信ケーブル３０を用い
てオンライン接続し、相互にデータの授受を行うように
ネットワークを構成して、半導体装置の電流リークにつ
いて総合的な解析を行うシステムである。
すように、コンピュータ２９、発光箇所の自動検出機能
を有するＥＭＳ解析装置３１、テスタ３２、欠陥検査装
置３３、物理解析装置３４等を通信ケーブル３０を用い
てオンライン接続し、相互にデータの授受を行うように
ネットワークを構成して、半導体装置の電流リークにつ
いて総合的な解析を行うシステムである。
【００５７】図７に示すように、ＥＭＳ解析装置３１は
発光ウエハマップ２４が出力可能であり、テスタ３２は
フェイルビットマップ２７を出力可能である。フェイル
ビットマップ（ＦＢＭ）２７は、メモリのテスタ３２に
より検出される不良ビットの位置を示している。不良ビ
ットは、各チップにおいて、１ビット不良４１、Ｘライ
ン不良４２、Ｙライン不良４３、ブロック不良４４とし
て検出される。
発光ウエハマップ２４が出力可能であり、テスタ３２は
フェイルビットマップ２７を出力可能である。フェイル
ビットマップ（ＦＢＭ）２７は、メモリのテスタ３２に
より検出される不良ビットの位置を示している。不良ビ
ットは、各チップにおいて、１ビット不良４１、Ｘライ
ン不良４２、Ｙライン不良４３、ブロック不良４４とし
て検出される。
【００５８】欠陥検査装置３３は欠陥ウエハマップ２６
を出力可能であり、物理解析装置３４は光学顕微鏡、Ｓ
ＥＭ（走査型電子顕微鏡），ＦＩＢ（集束イオンビーム
装置）等を含んでいる。コンピュータ２９は各装置３１
〜３４間のデータ（発光ウエハマップ２４、欠陥ウエハ
マップ２６、フェイルビットマップ２７を含む）の管理
機能、照合処理との解析機能、マップ２４，２６，２７
の表示機能等を備えており、外部記憶装置３５に直接接
続される。通信ケーブル３０はイーサネット等のネット
ワーク構築が可能なケーブルであり、例えば、各装置２
９、３１〜２４間をイーサネットで接続し、ＴＣＰ−Ｉ
Ｐをプロトコルとしてネットワークを構築する。
を出力可能であり、物理解析装置３４は光学顕微鏡、Ｓ
ＥＭ（走査型電子顕微鏡），ＦＩＢ（集束イオンビーム
装置）等を含んでいる。コンピュータ２９は各装置３１
〜３４間のデータ（発光ウエハマップ２４、欠陥ウエハ
マップ２６、フェイルビットマップ２７を含む）の管理
機能、照合処理との解析機能、マップ２４，２６，２７
の表示機能等を備えており、外部記憶装置３５に直接接
続される。通信ケーブル３０はイーサネット等のネット
ワーク構築が可能なケーブルであり、例えば、各装置２
９、３１〜２４間をイーサネットで接続し、ＴＣＰ−Ｉ
Ｐをプロトコルとしてネットワークを構築する。
【００５９】通信ケーブル３０を介してやり取りを行う
データは各装置の検出結果として得られるマップ上の位
置座標であり、データの形式、座標系を共通にすること
により位置座標の共通化を図ることができる。これらの
データはコンピュータ２９により外部記憶装置３５に格
納して一括管理されるとともに、コンピュータ２９上で
データの照合他の解析がなされる。
データは各装置の検出結果として得られるマップ上の位
置座標であり、データの形式、座標系を共通にすること
により位置座標の共通化を図ることができる。これらの
データはコンピュータ２９により外部記憶装置３５に格
納して一括管理されるとともに、コンピュータ２９上で
データの照合他の解析がなされる。
【００６０】従来、テスタ３２、欠陥検査装置３３及び
物理解析装置３４からなるネットワークの構築例はある
が、これはメモリＬＳＩの動作不良の解析を効率化する
ものであった。
物理解析装置３４からなるネットワークの構築例はある
が、これはメモリＬＳＩの動作不良の解析を効率化する
ものであった。
【００６１】しかし、実施の形態７では、発光箇所の自
動検出機能を有し発光ウエハマップ２４が出力可能なＥ
ＭＳ解析装置３１をネットワークに加えることにより、
実施の形態６のように発光ウエハマップ２４と欠陥ウエ
ハマップ２６との比較検証、物理解析装置３４における
発光座標への自動的視野移動（ステージ移動）が実現
し、電流リーク不良の解析が大幅に向上する。
動検出機能を有し発光ウエハマップ２４が出力可能なＥ
ＭＳ解析装置３１をネットワークに加えることにより、
実施の形態６のように発光ウエハマップ２４と欠陥ウエ
ハマップ２６との比較検証、物理解析装置３４における
発光座標への自動的視野移動（ステージ移動）が実現
し、電流リーク不良の解析が大幅に向上する。
【００６２】また、従来はテスタ３２から得られるフェ
イルビットマップ２７の不良ビットの座標と欠陥検査装
置３３の欠陥検査で得られた欠陥ウエハマップ２６の欠
陥座標とを照合してメモリＬＳＩの動作不良の解析を行
っていたが、厳密に両者の座標を照合する必要があるた
め、メモリ動作不良として、１ビット不良４１、Ｘライ
ン不良４２、Ｙライン不良４３等の領域を持たない不良
のみが検査対象とされており、ブロック不良４４、全ビ
ット不良４５等の所定の領域を有し位置座標の限定が不
可能な不良は検査対象から外されていた。
イルビットマップ２７の不良ビットの座標と欠陥検査装
置３３の欠陥検査で得られた欠陥ウエハマップ２６の欠
陥座標とを照合してメモリＬＳＩの動作不良の解析を行
っていたが、厳密に両者の座標を照合する必要があるた
め、メモリ動作不良として、１ビット不良４１、Ｘライ
ン不良４２、Ｙライン不良４３等の領域を持たない不良
のみが検査対象とされており、ブロック不良４４、全ビ
ット不良４５等の所定の領域を有し位置座標の限定が不
可能な不良は検査対象から外されていた。
【００６３】しかしながら、実施の形態７の解析システ
ムにおける故障解析方法では、発光ウエハマップ２４と
フェイルビットマップ２７との比較解析を行うことがで
きる。したがって、ブロック不良４４、全ビット不良４
５等の不良に対しては、発光ウエハマップ２４とフェイ
ルビットマップ２７との比較を行うことにより、ブロッ
ク不良４４及び全ビット不良４５による電流リーク原因
を比較的容易に検出することができる。
ムにおける故障解析方法では、発光ウエハマップ２４と
フェイルビットマップ２７との比較解析を行うことがで
きる。したがって、ブロック不良４４、全ビット不良４
５等の不良に対しては、発光ウエハマップ２４とフェイ
ルビットマップ２７との比較を行うことにより、ブロッ
ク不良４４及び全ビット不良４５による電流リーク原因
を比較的容易に検出することができる。
【００６４】このように、実施の形態７の解析システム
における故障解析方法では、電流リーク不良の解析効率
が向上すると共に、メモリＬＳＩの動作不良の解析にお
いても効力を発揮する。
における故障解析方法では、電流リーク不良の解析効率
が向上すると共に、メモリＬＳＩの動作不良の解析にお
いても効力を発揮する。
【００６５】
【発明の効果】この発明における請求項１記載のエミッ
ション顕微鏡による半導体層の故障解析方法は、画像イ
メージの２次元位置と該２次元位置に関連づけられた発
光強度とを含む発光情報を画像メモリに記憶させなが
ら、画像メモリにアクセスして発光情報に基づき半導体
装置の故障解析を行うため、オペレータによる詳細な観
察を行うことなく、発光の位置、強度を高精度に検出す
ることができる。
ション顕微鏡による半導体層の故障解析方法は、画像イ
メージの２次元位置と該２次元位置に関連づけられた発
光強度とを含む発光情報を画像メモリに記憶させなが
ら、画像メモリにアクセスして発光情報に基づき半導体
装置の故障解析を行うため、オペレータによる詳細な観
察を行うことなく、発光の位置、強度を高精度に検出す
ることができる。
【００６６】請求項２記載のエミッション顕微鏡による
半導体層の故障解析方法によれば、発光情報に基づき単
位走査領域ごとに半導体装置の故障解析を行うため、発
光位置の認識を容易にして処理時間の短縮を図るととも
に、発光箇所が複数個存在すると誤認識する危険性を大
幅に低減することができる。
半導体層の故障解析方法によれば、発光情報に基づき単
位走査領域ごとに半導体装置の故障解析を行うため、発
光位置の認識を容易にして処理時間の短縮を図るととも
に、発光箇所が複数個存在すると誤認識する危険性を大
幅に低減することができる。
【００６７】請求項３記載のエミッション顕微鏡による
半導体層の故障解析方法によれば、最大の発光強度から
順次低下ながら各発光強度ごとの発光分布を検出して、
半導体装置の故障解析を行うため、発光強度の高い箇所
から順次検出される。
半導体層の故障解析方法によれば、最大の発光強度から
順次低下ながら各発光強度ごとの発光分布を検出して、
半導体装置の故障解析を行うため、発光強度の高い箇所
から順次検出される。
【００６８】したがって、１箇所の発光データ領域の中
の最高発光強度の２次元位置が検出されるため、発光箇
所を領域ではなく点として検出することができ、検索処
理効率を向上させることができる。
の最高発光強度の２次元位置が検出されるため、発光箇
所を領域ではなく点として検出することができ、検索処
理効率を向上させることができる。
【００６９】請求項４記載にエミッション顕微鏡による
半導体層の故障解析方法によれば、発光情報に基づき複
数の半導体装置それぞれの発光状況を集計しれ得られ
る、所定の発光強度以上の発光箇所の度数分布を平面上
に表示した度数マップに基づき複数の半導体装置の故障
解析を行うため、複数の半導体装置における装置内での
発光箇所の位置的な特徴を見いだすことができ、電流リ
ーク箇所の位置的な特徴を容易に認識することができ
る。
半導体層の故障解析方法によれば、発光情報に基づき複
数の半導体装置それぞれの発光状況を集計しれ得られ
る、所定の発光強度以上の発光箇所の度数分布を平面上
に表示した度数マップに基づき複数の半導体装置の故障
解析を行うため、複数の半導体装置における装置内での
発光箇所の位置的な特徴を見いだすことができ、電流リ
ーク箇所の位置的な特徴を容易に認識することができ
る。
【００７０】請求項５記載のエミッション顕微鏡による
半導体層の故障解析方法によれば、複数の半導体装置そ
れぞれの発光状況を所定のウェハ上に一括表示する発光
ウェハマップに基づき複数の半導体装置の故障解析を行
うため、１つの半導体装置の発光分布では把握が困難で
あった所定のウェハ面内の発光分布状況の認識を大幅に
向上させることができる。
半導体層の故障解析方法によれば、複数の半導体装置そ
れぞれの発光状況を所定のウェハ上に一括表示する発光
ウェハマップに基づき複数の半導体装置の故障解析を行
うため、１つの半導体装置の発光分布では把握が困難で
あった所定のウェハ面内の発光分布状況の認識を大幅に
向上させることができる。
【００７１】請求項６記載のエミッション顕微鏡による
半導体層の故障解析方法によれば、各製造工程ごとの欠
陥をそれぞれ所定のウェハ上に一括表示する複数の欠陥
ウェハマップそれぞれと発光ウェハマップとを比較し
て、複数の半導体装置の故障解析を行うため、電流リー
クの原因が製造工程中の欠陥に起因する可能性がある場
合には、発光ウエハマップの発光の位置座標と欠陥ウエ
ハマップの各工程の欠陥の位置座標を照合することによ
り、どの製造工程の欠陥が原因で電流リークを引き起こ
したのかを容易に認識することができる。
半導体層の故障解析方法によれば、各製造工程ごとの欠
陥をそれぞれ所定のウェハ上に一括表示する複数の欠陥
ウェハマップそれぞれと発光ウェハマップとを比較し
て、複数の半導体装置の故障解析を行うため、電流リー
クの原因が製造工程中の欠陥に起因する可能性がある場
合には、発光ウエハマップの発光の位置座標と欠陥ウエ
ハマップの各工程の欠陥の位置座標を照合することによ
り、どの製造工程の欠陥が原因で電流リークを引き起こ
したのかを容易に認識することができる。
【００７２】請求項７記載のエミッション顕微鏡による
半導体層の故障解析方法によれば、複数の半導体記憶装
置の不良ビットをウェハ上に一括表示するフェイルビッ
トマップと発光ウェハマップとを比較して、複数の半導
体記憶装置の故障解析を行うため、ブロック不良及び全
ビット不良等による電流リーク原因を比較的容易に検出
することができる。
半導体層の故障解析方法によれば、複数の半導体記憶装
置の不良ビットをウェハ上に一括表示するフェイルビッ
トマップと発光ウェハマップとを比較して、複数の半導
体記憶装置の故障解析を行うため、ブロック不良及び全
ビット不良等による電流リーク原因を比較的容易に検出
することができる。
【００７３】この発明における請求項８記載のエミッシ
ョン顕微鏡による半導体層の故障解析方法によれば、発
光ウエハマップとフェイルビットマップとの比較解析を
行うことにより、ブロック不良及び全ビット不良による
電流リーク原因を比較的容易に検出することができる。
ョン顕微鏡による半導体層の故障解析方法によれば、発
光ウエハマップとフェイルビットマップとの比較解析を
行うことにより、ブロック不良及び全ビット不良による
電流リーク原因を比較的容易に検出することができる。
【００７４】加えて、発光ウエハマップと複数の欠陥ウ
エハマップそれぞれとの比較検証等、半導体装置の電流
リークについて総合的な解析を行うことができる。
エハマップそれぞれとの比較検証等、半導体装置の電流
リークについて総合的な解析を行うことができる。
【００７５】この発明における請求項９記載の半導体装
置故障解析システムによれば、エミッション顕微鏡、前
記ＥＭＳ解析装置、前記欠陥検査装置、前記テスタ及び
前記コンピュータでネットワークを構築して得られる。
置故障解析システムによれば、エミッション顕微鏡、前
記ＥＭＳ解析装置、前記欠陥検査装置、前記テスタ及び
前記コンピュータでネットワークを構築して得られる。
【００７６】したがって、発光ウエハマップが出力可能
なＥＭＳ解析装置がネットワーク上に存在することによ
り、発光ウエハマップと複数の欠陥ウエハマップそれぞ
れとの比較検証等、半導体装置の電流リークについて総
合的な解析をコンピュータの管理下で容易に行うことが
できる。
なＥＭＳ解析装置がネットワーク上に存在することによ
り、発光ウエハマップと複数の欠陥ウエハマップそれぞ
れとの比較検証等、半導体装置の電流リークについて総
合的な解析をコンピュータの管理下で容易に行うことが
できる。
【図１】 この発明の実施の形態１のエミッション顕微
鏡による半導体層の故障解析方法を示す説明図である。
鏡による半導体層の故障解析方法を示す説明図である。
【図２】 この発明の実施の形態２のエミッション顕微
鏡による半導体層の故障解析方法を示す説明図である。
鏡による半導体層の故障解析方法を示す説明図である。
【図３】 この発明の実施の形態３のエミッション顕微
鏡による半導体層の故障解析方法を示す説明図である。
鏡による半導体層の故障解析方法を示す説明図である。
【図４】 この発明の実施の形態４のエミッション顕微
鏡による半導体層の故障解析方法を示す説明図である。
鏡による半導体層の故障解析方法を示す説明図である。
【図５】 この発明の実施の形態５のエミッション顕微
鏡による半導体層の故障解析方法を示す説明図である。
鏡による半導体層の故障解析方法を示す説明図である。
【図６】 この発明の実施の形態６のエミッション顕微
鏡による半導体層の故障解析方法を示す説明図である。
鏡による半導体層の故障解析方法を示す説明図である。
【図７】 この発明の実施の形態７のエミッション顕微
鏡を利用した半導体層故障解析システムを示す説明図で
ある。
鏡を利用した半導体層故障解析システムを示す説明図で
ある。
【図８】 ＥＭＳ装置の構成を模式的に示した説明図で
ある。
ある。
１６ Ｘ／Ｙメモリ空間、１７ 発光ありビット、１８
単位走査領域、１９最深発光ありビット、２４ 発光
ウェハマップ、２７ フェイルビットマップ、３６ 度
数マップ。
単位走査領域、１９最深発光ありビット、２４ 発光
ウェハマップ、２７ フェイルビットマップ、３６ 度
数マップ。
Claims (9)
- 【請求項１】 半導体装置をエミッション顕微鏡で走査
して得られる画像イメージに基づき、前記半導体装置の
故障解析を行う方法であって、 (a)前記画像イメージの２次元位置と該２次元位置に関
連づけられた発光強度とを含む発光情報を画像メモリ中
に記憶させるステップと、 (b)前記画像メモリにアクセスして前記発光情報を認識
し、該発光情報に基づき前記半導体装置の故障解析を行
うステップと、を備えるエミッション顕微鏡による半導
体層の故障解析方法。 - 【請求項２】 前記ステップ(a)は、 (a-1)前記画像イメージを所定の単位走査領域ごとに分
割して前記画像メモリに記憶させるステップを含み、前
記ステップ(b) は、 (b-1)前記発光情報に基づき前記単位走査領域ごとに前
記半導体装置の故障解析を行うステップを含む、請求項
１記載のエミッション顕微鏡による半導体層の故障解析
方法。 - 【請求項３】 前記ステップ(b)は、 (b-1)前記画像イメージに対し、最大の発光強度から順
次低下しながら各発光強度ごとの発光分布を検出して、
前記半導体装置の故障解析を行うステップを含む、請求
項１記載のエミッション顕微鏡による半導体層の故障解
析方法。 - 【請求項４】 前記半導体装置は各々が同一の形状の平
面を有する複数の半導体装置を含み、 前記ステップ(b)は、 (b-1)前記発光情報に基づき前記複数の半導体装置それ
ぞれの発光状況を集計し、所定の発光強度以上の発光箇
所の度数分布を前記平面上に表示した度数マップを生成
するステップと、 (b-2)前記度数マップに基づき前記複数の半導体装置の
故障解析を行うステップとを含む、請求項１記載のエミ
ッション顕微鏡による半導体層の故障解析方法。 - 【請求項５】 前記半導体装置は複数の半導体装置を含
み、前記複数の半導体装置は所定のウェハ上に設けら
れ、前記エミッション顕微鏡は前記複数の半導体装置そ
れぞれの前記所定のウェハ上における位置を認識可能で
あり、 前記ステップ(b)は、 (b-1)前記発光情報に基づき前記複数の半導体装置それ
ぞれの発光状況を前記所定のウェハ上に一括表示する発
光ウェハマップを生成するステップと、 (b-2)前記発光ウェハマップに基づき前記複数の半導体
装置の故障解析を行うステップとを含む、請求項１記載
のエミッション顕微鏡による半導体層の故障解析方法。 - 【請求項６】 前記ステップ(b-2)は、(b-2-1)各製造工
程ごとの欠陥をそれぞれ前記所定のウェハ上に一括表示
する複数の欠陥ウェハマップを生成するステップと、(b
-2-2)該複数の欠陥ウエハマップそれぞれと前記発光ウ
ェハマップとを比較して、前記複数の半導体装置の故障
解析を行うステップとを含む、請求項５記載のエミッシ
ョン顕微鏡による半導体層の故障解析方法。 - 【請求項７】 前記複数の半導体装置は複数の半導体記
憶装置を含み、 前記ステップ(b-2)は、(b-2-1)前記複数の半導体記憶装
置の不良ビットをウェハ上に一括表示するフェイルビッ
トマップを生成するステップと、(b-2-1)前記フェイル
ビットマップと前記発光ウェハマップとを比較して、前
記複数の半導体記憶装置の故障解析を行うステップとを
含む、請求項５記載のエミッション顕微鏡による半導体
層の故障解析方法。 - 【請求項８】 (a) 所定のウェハ上に形成された複数の
半導体装置をエミッション顕微鏡で走査して前記複数の
半導体装置それぞれの発光状況をウェハ上に一括表示す
る発光ウェハマップを生成するステップと、 (b) 各製造工程ごとの欠陥をウェハ上に一括表示する欠
陥ウェハマップを生成するステップと、 (c) 前記複数の半導体記憶装置の不良ビットをウェハ上
に一括表示するフェイルビットマップを生成するステッ
プと、 (d) ネットワークにより、前記発光ウェハマップ、欠陥
ウェハマップ及び前記フェイルビットマップのデータ管
理及び上記３つのマップのうち２つのマップ間の照合処
理行い、前記複数の半導体装置の故障解析を行うステッ
プと、を備えるエミッション顕微鏡による半導体層の故
障解析方法。 - 【請求項９】 エミッション顕微鏡を有し、所定のウェ
ハ上に形成された複数の半導体装置を走査して前記複数
の半導体装置それぞれの発光状況をウェハ上に一括表示
する発光ウェハマップが出力可能なＥＭＳ解析装置と、 各製造工程ごとの欠陥をウェハ上に一括表示する欠陥ウ
ェハマップが出力可能な欠陥検査装置と、 前記複数の半導体記憶装置の不良ビットをウェハ上に一
括表示するフェイルビットマップが出力可能なテスタ
と、 前記発光ウェハマップ、欠陥ウェハマップ及び前記フェ
イルビットマップのデータ管理及び上記３つのマップの
うち２つのマップ間の照合処理が可能なコンピュータと
を備え、 前記エミッション顕微鏡、前記ＥＭＳ解析装置、前記欠
陥検査装置、前記テスタ及び前記コンピュータでネット
ワークを構築して得られる半導体装置故障解析システ
ム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401596A JP3436456B2 (ja) | 1996-06-14 | 1996-06-14 | エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム |
| TW085113036A TW386274B (en) | 1996-06-14 | 1996-10-24 | Method of analyzing failure of semiconductor device by using electron emission microscope and system for analyzing failure of semiconductor device |
| KR1019960061537A KR100249630B1 (ko) | 1996-06-14 | 1996-12-04 | 이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체 장치 고장 해석 시스템 |
| US08/767,640 US5760892A (en) | 1996-06-14 | 1996-12-17 | Method of analyzing failure of semiconductor device by using emission microscope and system for analyzing failure of semiconductor device |
| DE19702862A DE19702862A1 (de) | 1996-06-14 | 1997-01-27 | Verfahren und System zur Fehleranalyse eines Halbleiterbauelements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401596A JP3436456B2 (ja) | 1996-06-14 | 1996-06-14 | エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104128A true JPH104128A (ja) | 1998-01-06 |
| JP3436456B2 JP3436456B2 (ja) | 2003-08-11 |
Family
ID=15575052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15401596A Expired - Fee Related JP3436456B2 (ja) | 1996-06-14 | 1996-06-14 | エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5760892A (ja) |
| JP (1) | JP3436456B2 (ja) |
| KR (1) | KR100249630B1 (ja) |
| DE (1) | DE19702862A1 (ja) |
| TW (1) | TW386274B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553546B1 (en) | 1999-11-10 | 2003-04-22 | Kabushiki Kaisha Toshiba | Failure analyzing apparatus and failure analyzing method for semiconductor integrated circuit |
| US6678623B2 (en) | 2001-02-09 | 2004-01-13 | Renesas Technology Corp. | Failure analysis device and failure analysis method |
| US6801049B2 (en) | 2000-04-04 | 2004-10-05 | Advantest Corporation | Method and apparatus for defect analysis of semiconductor integrated circuit |
| WO2007144969A1 (ja) * | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| US7752594B2 (en) | 2005-06-22 | 2010-07-06 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, failure analysis program, and failure analysis system |
| US7805691B2 (en) | 2006-06-14 | 2010-09-28 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, and failure analysis program |
| US7865012B2 (en) | 2006-06-14 | 2011-01-04 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus which acquires a failure observed image, failure analysis method, and failure analysis program |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940545A (en) * | 1996-07-18 | 1999-08-17 | International Business Machines Corporation | Noninvasive optical method for measuring internal switching and other dynamic parameters of CMOS circuits |
| US5962862A (en) * | 1997-08-12 | 1999-10-05 | Micron Technology, Inc. | Method and apparatus for verifying the presence or absence of a component |
| JPH11202022A (ja) * | 1998-01-19 | 1999-07-30 | Canon Inc | 半導体装置の故障解析方法および半導体装置の特性測定法 |
| TW402769B (en) * | 1998-06-13 | 2000-08-21 | Samsung Electronics Co Ltd | Apparatus and method for contact failure inspection in semiconductor devices |
| JP3369494B2 (ja) * | 1998-12-24 | 2003-01-20 | 台湾茂▲せき▼電子股▲ふん▼有限公司 | ウェハーテストの不良パターン自動識別装置と方法 |
| US7259688B2 (en) * | 2000-01-24 | 2007-08-21 | Shell Oil Company | Wireless reservoir production control |
| JP2001284425A (ja) | 2000-04-03 | 2001-10-12 | Mitsubishi Electric Corp | 故障解析方法及び故障解析装置 |
| DE10200092A1 (de) * | 2002-01-03 | 2003-07-17 | Zf Lenksysteme Gmbh | Servolenksystem für Fahrzeuge |
| US6894518B1 (en) * | 2002-03-29 | 2005-05-17 | Advanced Micro Devices, Inc. | Circuit analysis and manufacture using electric field-induced effects |
| US6891363B2 (en) * | 2002-09-03 | 2005-05-10 | Credence Systems Corporation | Apparatus and method for detecting photon emissions from transistors |
| US6943572B2 (en) * | 2002-09-03 | 2005-09-13 | Credence Systems Corporation | Apparatus and method for detecting photon emissions from transistors |
| US7319935B2 (en) * | 2003-02-12 | 2008-01-15 | Micron Technology, Inc. | System and method for analyzing electrical failure data |
| JP4347751B2 (ja) * | 2004-06-07 | 2009-10-21 | 株式会社アドバンテスト | 不良解析システム及び不良箇所表示方法 |
| TWI247376B (en) * | 2004-12-29 | 2006-01-11 | Powerchip Semiconductor Corp | Method and system for semiconductor defect detection |
| JP2010133929A (ja) * | 2008-10-28 | 2010-06-17 | Toshiba Corp | 欠陥解析装置，および欠陥解析方法 |
| US9075106B2 (en) * | 2009-07-30 | 2015-07-07 | International Business Machines Corporation | Detecting chip alterations with light emission |
| KR101711193B1 (ko) * | 2010-06-04 | 2017-02-28 | 삼성전자 주식회사 | 웨이퍼 검사 방법 및 웨이퍼 검사 시스템 |
| JP6049991B2 (ja) * | 2011-09-20 | 2016-12-21 | 株式会社日立ハイテクサイエンス | 複合荷電粒子ビーム装置 |
| US9052356B2 (en) | 2012-02-15 | 2015-06-09 | International Business Machines Corporation | Embedded photon emission calibration (EPEC) |
| US9406330B1 (en) * | 2013-06-19 | 2016-08-02 | WD Media, LLC | Method for HDD disk defect source detection |
| CN103645197B (zh) * | 2013-11-08 | 2015-12-02 | 上海华力微电子有限公司 | 芯片缺陷的检测方法 |
| CN113075532A (zh) * | 2021-03-25 | 2021-07-06 | 长鑫存储技术有限公司 | 芯片检测方法及芯片检测装置 |
| CN114646638A (zh) * | 2022-04-12 | 2022-06-21 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 芯片失效分析定位方法、装置、设备及存储介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391885A (en) * | 1991-04-26 | 1995-02-21 | Sharp Kabushiki Kaisha | Method of detecting and analyzing defective portion of semiconductor element and apparatus for detecting and analyzing the same |
| US5301006A (en) * | 1992-01-28 | 1994-04-05 | Advanced Micro Devices, Inc. | Emission microscope |
| US5240866A (en) * | 1992-02-03 | 1993-08-31 | At&T Bell Laboratories | Method for characterizing failed circuits on semiconductor wafers |
| US5377003A (en) * | 1992-03-06 | 1994-12-27 | The United States Of America As Represented By The Department Of Health And Human Services | Spectroscopic imaging device employing imaging quality spectral filters |
| JP2863374B2 (ja) * | 1992-06-17 | 1999-03-03 | シャープ株式会社 | 半導体素子不良解析装置 |
| JPH0714899A (ja) * | 1993-06-23 | 1995-01-17 | Seiko Instr Inc | 半導体装置のスタンバイ電流不良の解析方法 |
-
1996
- 1996-06-14 JP JP15401596A patent/JP3436456B2/ja not_active Expired - Fee Related
- 1996-10-24 TW TW085113036A patent/TW386274B/zh not_active IP Right Cessation
- 1996-12-04 KR KR1019960061537A patent/KR100249630B1/ko not_active IP Right Cessation
- 1996-12-17 US US08/767,640 patent/US5760892A/en not_active Expired - Fee Related
-
1997
- 1997-01-27 DE DE19702862A patent/DE19702862A1/de not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553546B1 (en) | 1999-11-10 | 2003-04-22 | Kabushiki Kaisha Toshiba | Failure analyzing apparatus and failure analyzing method for semiconductor integrated circuit |
| US6801049B2 (en) | 2000-04-04 | 2004-10-05 | Advantest Corporation | Method and apparatus for defect analysis of semiconductor integrated circuit |
| US6678623B2 (en) | 2001-02-09 | 2004-01-13 | Renesas Technology Corp. | Failure analysis device and failure analysis method |
| US7752594B2 (en) | 2005-06-22 | 2010-07-06 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, failure analysis program, and failure analysis system |
| WO2007144969A1 (ja) * | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP2007335602A (ja) * | 2006-06-14 | 2007-12-27 | Renesas Technology Corp | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| US7805691B2 (en) | 2006-06-14 | 2010-09-28 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, and failure analysis program |
| US7865012B2 (en) | 2006-06-14 | 2011-01-04 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus which acquires a failure observed image, failure analysis method, and failure analysis program |
Also Published As
| Publication number | Publication date |
|---|---|
| TW386274B (en) | 2000-04-01 |
| KR980005981A (ko) | 1998-03-30 |
| DE19702862A1 (de) | 1997-12-18 |
| US5760892A (en) | 1998-06-02 |
| KR100249630B1 (ko) | 2000-03-15 |
| JP3436456B2 (ja) | 2003-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH104128A (ja) | エミッション顕微鏡による半導体層の故障解析方法及び半導体装置故障解析システム | |
| CN108352063B (zh) | 用于区域自适应缺陷检测的系统及方法 | |
| US11774373B2 (en) | Smart coordinate conversion and calibration system in semiconductor wafer manufacturing | |
| US10726192B2 (en) | Semiconductor Fab's defect operating system and method thereof | |
| JP6629934B2 (ja) | 試験方策を生成する方法およびそのシステム | |
| JP4791267B2 (ja) | 欠陥検査システム | |
| US6334097B1 (en) | Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods | |
| CN108062558B (zh) | 使用位故障和虚拟检查产生一种晶片检查过程 | |
| TWI515813B (zh) | Charged particle - ray device | |
| US5561293A (en) | Method of failure analysis with CAD layout navigation and FIB/SEM inspection | |
| JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
| JP2000208575A (ja) | 形状特徴に基づく欠陥検出方法及び装置 | |
| JP2001159616A (ja) | パターン検査方法及びパターン検査装置 | |
| JP2003240731A (ja) | 欠陥検査方法及びその装置 | |
| KR100289271B1 (ko) | 메모리 엘에스아이 용 특정 부분 검색방법 및 장치 | |
| CN104916559A (zh) | 结合实体坐标的位失效侦测方法 | |
| US20240331132A1 (en) | Method and system for anomaly-based defect inspection | |
| KR102579578B1 (ko) | 반도체 적용을 위한 참조 이미지 생성 | |
| US9880550B2 (en) | Updating of a recipe for evaluating a manufacturing stage of an electrical circuit | |
| JP2001203248A (ja) | エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 | |
| JPH1062502A (ja) | 被測定デバイスの故障解析方法、故障解析装置及び故障解析システム | |
| TW201840968A (zh) | 串級式缺陷檢測 | |
| WO2020179397A1 (ja) | 画像生成装置 | |
| JP2002134569A (ja) | テストデータ解析装置、テストデータ解析方法および記録媒体 | |
| JP2001319955A (ja) | 発光解析方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |