WO2020179397A1 - 画像生成装置 - Google Patents

画像生成装置 Download PDF

Info

Publication number
WO2020179397A1
WO2020179397A1 PCT/JP2020/005621 JP2020005621W WO2020179397A1 WO 2020179397 A1 WO2020179397 A1 WO 2020179397A1 JP 2020005621 W JP2020005621 W JP 2020005621W WO 2020179397 A1 WO2020179397 A1 WO 2020179397A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
defects
arithmetic system
image
pattern
Prior art date
Application number
PCT/JP2020/005621
Other languages
English (en)
French (fr)
Inventor
田中　和人
Original Assignee
Ｔａｓｍｉｔ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｔａｓｍｉｔ株式会社 filed Critical Ｔａｓｍｉｔ株式会社
Publication of WO2020179397A1 publication Critical patent/WO2020179397A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]

Definitions

  • the present invention relates to an image generating apparatus equipped with a scanning electron microscope, and more particularly to a technique for classifying defects on wirings forming an LSI (Large Scale Integrated Circuit) or the like according to the wirings.
  • LSI Large Scale Integrated Circuit
  • Defects that can occur in the wiring that makes up an LSI include disconnection and short circuit. In order to prevent defects on the wiring, it is necessary to identify the position of the defect and implement a correction method suitable for the defect.
  • the first correction method is to change the design of the defective wiring. For example, when the defect is a disconnection of the wiring, the disconnection can be made less likely to occur by increasing the width of the wiring.
  • the second correction method is to change the path (or position) of the wiring in which the defect has occurred. For example, when a large number of short circuits occur in a certain wiring, the short circuits can be made less likely to occur by changing the route (position) of the wiring.
  • the wiring layout (netlist) including the wiring layout information is highly confidential, and it is difficult to obtain the wiring layout at the stage of defect inspection.
  • the present invention provides an image generator capable of identifying the position of a defect on the wiring from the pattern design data and the image of the pattern and classifying the defect according to the wiring without using a wiring layout diagram (netlist). provide.
  • a scanning electron microscope that generates a plurality of images of a plurality of sections of wiring constituting the pattern, and a plurality of images generated in the plurality of sections based on the plurality of images and a CAD pattern on design data.
  • an image generation apparatus including a calculation system that detects a defect and groups the plurality of defects.
  • the arithmetic system is configured to assign a common identifier to the plurality of grouped defects. In one aspect, the arithmetic system is configured to count the number of the plurality of defects grouped together. In one aspect, the arithmetic system is configured to display the plurality of grouped defects on a display screen. In one aspect, the arithmetic system colors a wiring of the CAD pattern corresponding to the wiring having the plurality of defects, and displays the CAD pattern including the colored wiring on the display screen. It is configured to display.
  • the wiring is a multilayer wiring having an upper layer wiring and a lower layer wiring connected to each other by a contact hole, and the scanning electron microscope generates a first reference image of the contact hole connected to the upper layer wiring. It is configured to generate a second reference image of the contact hole connected to the lower layer wiring.
  • a plurality of images of a plurality of sections of each wiring are generated. Since the position information of each division can be obtained from the design data of the wiring, the arithmetic system can identify the position of the defect generated on each wiring even if there is no wiring layout (net list), and further, each wiring. The number of defects above can be counted. The user can determine whether to change the design of the wiring in which these defects occur or to change the wiring route (arrangement) based on the position of the defects appearing on the display screen.
  • FIG. 1 is a schematic diagram showing an embodiment of an image generating apparatus.
  • the image generator includes a scanning electron microscope 50 and an arithmetic system 150.
  • the scanning electron microscope 50 is connected to the arithmetic system 150, and the operation of the scanning electron microscope 50 is controlled by the arithmetic system 150.
  • the calculation system 150 includes a storage device 162 in which a database 161 and a program are stored, a processing device 163 that executes a calculation according to an instruction included in the program, and a display screen 165 that displays an image and a GUI (graphical user interface).
  • the processing device 163 includes a CPU (central processing unit) or a GPU (graphic processing unit) that performs an operation in accordance with an instruction included in a program stored in the storage device 162.
  • the storage device 162 includes a main storage device (for example, a random access memory) accessible to the processing device 163 and an auxiliary storage device (for example, a hard disk drive or a solid state drive) for storing data and programs.
  • the computing system 150 has at least one computer.
  • the arithmetic system 150 may be an edge server connected to the scanning electron microscope 50 by a communication line, or a cloud server connected to the scanning electron microscope 50 by a communication network such as the Internet or a local network.
  • it may be a fog computing device (gateway, fog server, router, etc.) installed in a network connected to the scanning electron microscope 50.
  • the computing system 150 may be a combination of multiple servers.
  • the arithmetic system 150 may be a combination of an edge server and a cloud server connected to each other by a communication network such as the Internet or a local network.
  • the computing system 150 may include a plurality of servers (computers) that are not connected by a network.
  • the scanning electron microscope 50 includes an electron gun 111 that emits an electron beam composed of primary electrons (charged particles), a focusing lens 112 that focuses the electron beam emitted from the electron gun 111, and an X deflector that deflects the electron beam in the X direction. It includes 113, a Y deflector 114 that deflects the electron beam in the Y direction, and an objective lens 115 that focuses the electron beam on the sample wafer 124.
  • the focusing lens 112 and the objective lens 115 are connected to the lens control device 116, and the operation of the focusing lens 112 and the objective lens 115 is controlled by the lens control device 116.
  • the lens controller 116 is connected to the arithmetic system 150.
  • the X deflector 113 and the Y deflector 114 are connected to the deflection control device 117, and the deflection operation of the X deflector 113 and the Y deflector 114 is controlled by the deflection control device 117.
  • This deflection control device 117 is also connected to the arithmetic system 150.
  • the secondary electron detector 130 and the backscattered electron detector 131 are connected to the image acquisition device 118.
  • the image acquisition device 118 is configured to convert the output signals of the secondary electron detector 130 and the backscattered electron detector 131 into an image.
  • the image acquisition device 118 is similarly connected to the arithmetic system 150.
  • the sample stage 121 arranged in the sample chamber 120 is connected to the stage control device 122, and the position of the sample stage 121 is controlled by the stage control device 122.
  • the stage controller 122 is connected to the arithmetic system 150.
  • a wafer transfer device 140 for mounting the wafer 124 on the sample stage 121 in the sample chamber 120 is also connected to the arithmetic system 150.
  • the electron beam emitted from the electron gun 111 is focused by the focusing lens 112, then focused by the objective lens 115 while being deflected by the X deflector 113 and the Y deflector 114, and is irradiated on the surface of the wafer 124.
  • the wafer 124 is irradiated with primary electrons of the electron beam, secondary electrons and reflected electrons are emitted from the wafer 124.
  • Secondary electrons are detected by the secondary electron detector 130, and reflected electrons are detected by the reflected electron detector 131.
  • the detected secondary electron signal and the reflected electron signal are input to the image acquisition device 118 and converted into an image.
  • the image is transmitted to the arithmetic system 150.
  • the design data of the pattern formed on the wafer 124 is stored in the storage device 162 in advance.
  • the design data includes pattern design information such as the coordinates of the vertices of the pattern formed on the wafer 124, the position, shape, and size of the pattern, and the layer number to which the pattern belongs.
  • a database 161 is built in the storage device 162. Pattern design data is stored in advance in the database 161.
  • the arithmetic system 150 can read pattern design data from the database 161 stored in the storage device 162.
  • the wafer pattern is formed based on design data (also referred to as CAD data).
  • CAD is an abbreviation for computer-aided design.
  • the design data is data including design information of the pattern formed on the wafer.
  • the design data includes the coordinates of the vertices of the pattern, the position, shape, and size of the pattern, and the number of the layer to which the pattern belongs. Includes design information.
  • the CAD pattern on the design data is a virtual pattern defined by the design information of the pattern included in the design data. In the following description, the pattern already formed on the wafer may be referred to as an actual pattern.
  • the scanning electron microscope 50 generates images 210A and 210B of a plurality of divisions 200a and 200b of the wiring 200 forming the actual pattern formed on the wafer, respectively.
  • Each of the sections 200a and 200b is a pre-designated part of the wiring 200.
  • images 210A and 210B of two sections 200a and 200b are shown in FIG. 2, a plurality of images of three or more sections may be generated by the scanning electron microscope 50.
  • the actual pattern including the wiring 200 appearing in the images 210A and 210B is created based on the design data stored in the storage device 162.
  • the wiring 200 appearing in the images 210A and 210B corresponds to a part of the CAD pattern 300 on the design data. Therefore, the arithmetic system 150 can acquire information such as the positions of the sections 200a and 200b of the wiring 200 appearing in the images 210A and 210B from the design data.
  • the arithmetic system 150 can determine from the design data that the two divisions 200a and 200b appearing in the two images 210A and 210B shown in FIG. 2 are different divisions of the same wiring 200.
  • the arithmetic system 150 detects defects 220a and 220b generated in the plurality of divisions 200a and 200b based on the images 210A and 210B of the plurality of divisions 200a and 200b and the CAD pattern 300 on the design data.
  • the detection of these defects 220a and 220b is carried out using a known defect detection technique. For example, a portion that does not match the shape of the CAD pattern 300 is detected as a defect.
  • the two defects 220a and 220b shown in FIG. 2 are defects on the same wiring 200. Therefore, the arithmetic system 150 groups these two defects 220a and 220b.
  • the computing system 150 assigns a common identifier to the two grouped defects 220a and 220b. Examples of the identifier include a numerical value, a name, a symbol, and the like, but the identifier is not particularly limited as long as it has an identification function.
  • the arithmetic system 150 further searches for defects that have occurred in other sections of the same wiring 200. When a new defect is detected, the arithmetic system 150 incorporates the newly detected defect into the group of the above two defects 220a and 220b. The arithmetic system 150 assigns a common identifier to a plurality of grouped defects. In this way, the arithmetic system 150 searches for the wiring 200 designated in advance, detects a plurality of defects, and groups the detected plurality of defects. The arithmetic system 150 counts the number of a plurality of defects on the wiring 200 designated in advance, stores the number of defects and the identifier in the storage device 162 in association with the wiring 200.
  • the arithmetic system 150 searches for defects on other wiring.
  • the arithmetic system 150 groups the defects on the other wiring, counts the number of defects, and gives a common identifier to the defects.
  • the arithmetic system 150 groups a plurality of defects on a plurality of wirings forming a pattern according to the wirings.
  • the image of the defect on each wiring, the position of the defect on each wiring, the number of defects on each wiring, and the identifier attached to the defect on each wiring are stored in the storage device 162.
  • the arithmetic system 150 displays on the display screen 165 the image of a plurality of defects grouped, the position of the defect, the identifier attached to the wiring, and the number of defects on the wiring.
  • the defects 220a and 220b on the wiring 200 are displayed on the display screen 165 together with the positions of the defects 220a and 220b, the identifiers given to the defects 220a and 220b, and the number of the defects 220a and 220b. ..
  • a plurality of images of a plurality of sections of each wiring are generated. Since the position information of each division can be obtained from the design data of the wiring, the arithmetic system 150 identifies the position of the defect generated on each wiring even if there is no wiring layout (net list), and further each The number of defects on the wiring can be counted. The user can determine whether to change the design of the wiring in which these defects occur or to change the wiring route (arrangement) based on the position of the defects appearing on the display screen 165.
  • the arithmetic system 150 colors the wiring 300a of the CAD pattern 300 corresponding to the wiring 200 having defects 220a and 220b, and displays the CAD pattern 300 including the colored wiring 300a on the display screen. It may be displayed on 165. By visually recognizing the colored wiring 300a on the display screen 165, the user can identify the position of the wiring 300a where defects are likely to occur.
  • FIG. 4 is a diagram showing another embodiment for detecting defects on wiring constituting a pattern formed on a wafer. Since the details of the present embodiment not particularly described are the same as those of the above-described embodiment described with reference to FIGS. 2 and 3, the duplicate description thereof will be omitted.
  • the wiring 400 which is one of the plurality of wirings constituting the pattern, is a multi-layer wiring.
  • the multilayer wiring 400 has an upper layer wiring 400a and a lower layer wiring 400b connected by a contact hole 401.
  • the scanning electron microscope 50 includes an image 440A of the first section 410a of the upper layer wiring 400a, an image 440B of the second section 410b of the lower layer wiring 400b, and a first reference image 450A of the contact hole 401 connected to the upper layer wiring 400a.
  • a second reference image 450B of the contact hole 401 connected to the lower layer wiring 400b is generated.
  • the arithmetic system 150 acquires the image 440A of the first division 410a, the image 440B of the second division 410b, the first reference image 450A of the contact hole 401, and the second reference image 450B of the contact hole 401 from the scanning electron microscope 50.
  • the first section 410a and the second section 410b are the same wiring based on the first reference image 450A, the second reference image 450B, the upper layer CAD pattern 500a and the lower layer CAD pattern 500b on the design data. It is determined that there are 400 divisions. More specifically, the arithmetic system 150 acquires the position of the contact hole 401 appearing in the first reference image 450A and the position information of the contact hole 401 appearing in the second reference image 450B from the design data. It is determined based on the position information of the contact hole 401 that the contact holes 401 appearing in these two reference images 450A and 450B are the same.
  • the fact that the contact hole 401 appearing in the first reference image 450A and the contact hole 401 appearing in the second reference image 450B are the same means that the upper layer wiring 400a on the first reference image 450A and the second reference image are the same.
  • the lower layer wiring 400b on 450B constitutes one wiring 400 connected by the contact hole 401.
  • the upper layer wiring and the lower layer wiring connected to each other by the contact hole are regarded as one wiring.
  • the design data includes that the upper layer wiring 400a constituting the first division 410a on the image 440A and the upper layer wiring 400a extending from the contact hole 401 on the first reference image 450A are the same wiring in the arithmetic system 150. It can be determined from the position information of the first section 410a and the contact hole 401. Similarly, in the design data, the arithmetic system 150 indicates that the lower layer wiring 400b constituting the second division 410b on the image 440B and the lower layer wiring 400b extending from the contact hole 401 on the second reference image 450B are the same wiring. It can be determined from the position information of the second section 410b and the contact hole 401 included.
  • the design data of the arithmetic system 150 includes that the upper layer wiring 400a extending from the contact hole 401 on the first reference image 450A and the lower layer wiring 400b extending from the contact hole 401 on the second reference image 450B are the same wiring. It can be determined from the position information of the contact hole 401. Therefore, the arithmetic system 150 includes an upper layer wiring 400a constituting the first division 410a on the image 440A, a lower layer wiring 400b forming the second division 410b on the image 440B, and an upper layer extending from the contact hole 401 on the first reference image 450A. It is determined that the wiring 400a and the lower layer wiring 400b extending from the contact hole 401 on the second reference image 450B are the same wiring 400.
  • the arithmetic system 150 uses the image 440A of the first section 410a, the image 440B of the second section 410b, and the CAD patterns 500a and 500b on the design data to generate a plurality of images generated in the first section 410a and the second section 410b. Defects 480a and 480b are detected. Detection of these defects 480a and 480b is performed using a known defect detection technique. In the example shown in FIG. 4, two defects 480a and 480b are shown, but there are cases where three or more defects occur. The two defects 480a and 480b shown in FIG. 4 are defects on the same wiring 400. Accordingly, computing system 150 groups these two defects 480a, 480b. More specifically, the arithmetic system 150 assigns a common identifier to the two grouped defects 480a and 480b.
  • the arithmetic system 150 further searches for defects that have occurred in other sections of the same wiring 400. When a new defect is detected, the arithmetic system 150 incorporates the newly detected defect into the group of the two defects 480a and 480b. The arithmetic system 150 assigns a common identifier to a plurality of grouped defects. In this way, the arithmetic system 150 searches for the wiring 400 specified in advance, detects a plurality of defects, and groups the detected plurality of defects. The arithmetic system 150 counts the number of a plurality of defects on the wiring 400 designated in advance, associates the number of defects and the identifier with the wiring 400, and stores them in the storage device 162.
  • the arithmetic system 150 colors the wiring 501 of the CAD patterns 500a and 500b corresponding to the wiring 400 having the defects 480a and 480b, and the CAD pattern 500a, which includes the colored wiring 501, 500b may be displayed on the display screen 165.
  • FIG. 6 is a diagram showing a list of defects displayed on the display screen 165.
  • the “defect No.” is a number for identifying the defect
  • the “defect type” indicates whether the defect is open (disconnection) or bridge (short circuit)
  • the “wiring name” is The name of the wiring in which the defect has occurred is shown, and "short-circuited wiring” shows whether or not a short circuit has occurred.
  • Defect No. 2 is a bridge generated between the wiring a and the wiring b.
  • the two wires a and b are written together in the "wiring name". Further, the wirings a and b in which the bridge has occurred are described as “short-circuited wiring” as wiring in which a short circuit has occurred.
  • the arithmetic system 150 may display a list of wirings as shown in FIG. 7 on the display screen 165.
  • wiring No. represents the number of the wiring obtained from the netlist
  • number of defects represents the number of defects on each wiring
  • short-circuited wiring represents a short circuit.
  • Connected MOS represents all MOS (Metal Oxide Semiconductor) connected to each wiring.
  • the symbols M1 to M6 are names that specify the MOS.
  • the arithmetic system 150 can search the connection relation between the MOS and each wiring from the netlist.
  • a plurality of defects generated in the plurality of divisions are detected based on a plurality of images and a CAD pattern on the design data, the plurality of defects are grouped, and the detected plurality of defects are detected.
  • the operation to be displayed is executed by the processing device 163 according to the instruction included in the program stored in the storage device 162 of the arithmetic system 150.
  • the present invention can be used in a technique for classifying defects on wiring constituting an LSI (Large Scale Integrated Circuit) or the like according to wiring.
  • LSI Large Scale Integrated Circuit

Abstract

画像生成装置は、パターンを構成する配線（２００）の複数の区分（２００ａ，２００ｂ）の複数の画像（２１０Ａ，２１０Ｂ）を生成する走査電子顕微鏡（５０）と、複数の画像（２１０Ａ，２１０Ｂ）と、設計データ上のＣＡＤパターン（３００）に基づいて、複数の区分（２００ａ，２００ｂ）に発生した複数の欠陥（２２０ａ，２２０ｂ）を検出し、複数の欠陥（２２０ａ，２２０ｂ）をグループ化する演算システム（１５０）を備えている。

Description

画像生成装置
　本発明は、走査電子顕微鏡を備えた画像生成装置に関し、特にＬＳＩ（大規模集積回路）などを構成する配線上の欠陥を配線に従って分類する技術に関する。
　ＬＳＩ（大規模集積回路）などを構成する配線に発生しうる欠陥として、断線、短絡などがある。配線上の欠陥を未然に防ぐためには、欠陥の位置を特定し、その欠陥に適した修正方法を実施することが必要とされる。
　欠陥の修正方法には、２つの方法がある。第１の修正方法は、欠陥が発生した配線の設計を変更することである。例えば、欠陥が配線の断線である場合、その配線の幅を大きくすることで、断線を起こりにくくすることができる。第２の修正方法は、欠陥が発生した配線の経路（あるいは位置）を変更することである。例えば、ある配線に多数の短絡が発生している場合には、その配線の経路（位置）を変更することで、短絡を起こりにくくすることができる。
特開２００９－１２３８５１号公報
　上述した第１の修正方法または第２の修正方法のいずれが適しているかを判断するためには、欠陥が発生している配線を特定し、その配線上に発生している欠陥の数を計数する必要がある。しかしながら、配線の配置情報を含む配線配置図（ネットリスト）は機密性が高く、欠陥検査の段階では配線配置図を入手することが困難である。
　そこで、本発明は、配線配置図（ネットリスト）を用いることなく、パターンの設計データとパターンの画像から配線上の欠陥の位置を特定し、欠陥を配線に従って分類することができる画像生成装置を提供する。
　一態様では、パターンを構成する配線の複数の区分の複数の画像を生成する走査電子顕微鏡と、前記複数の画像と、設計データ上のＣＡＤパターンに基づいて、前記複数の区分に発生した複数の欠陥を検出し、前記複数の欠陥をグループ化する演算システムを備えた画像生成装置が提供される。
　一態様では、前記演算システムは、グループ化された前記複数の欠陥に共通の識別子を付与するように構成されている。
　一態様では、前記演算システムは、グループ化された前記複数の欠陥の数を計数するように構成されている。
　一態様では、前記演算システムは、グループ化された前記複数の欠陥を表示画面上に表示するように構成されている。
　一態様では、前記演算システムは、前記複数の欠陥が発生した前記配線に対応する前記ＣＡＤパターンの配線に色を付し、色が付された前記配線を含む前記ＣＡＤパターンを前記表示画面上に表示するように構成されている。
　一態様では、前記配線は、コンタクトホールで互いに接続された上層配線および下層配線を有する多層配線であり、前記走査電子顕微鏡は、前記上層配線に接続された前記コンタクトホールの第１参照画像を生成し、前記下層配線に接続された前記コンタクトホールの第２参照画像を生成するように構成されている。
　本発明によれば、各配線の複数の区分の複数の画像が生成される。各区分の位置情報はその配線の設計データから取得することができるので、配線配置図（ネットリスト）がなくても、演算システムは各配線上に発生した欠陥の位置を特定し、さらに各配線上の欠陥の数を計数することができる。ユーザーは、表示画面上に現れた欠陥の位置に基づいて、これら欠陥が発生した配線の設計を変更するか、あるいは配線の経路（配置）を変更するかを判断することができる。
画像生成装置の一実施形態を示す模式図である。 ウェーハに形成されたパターンを構成する配線上の欠陥を検出する一実施形態を示す図である。 色が付された配線を含むＣＡＤパターンを表示画面上に表示する一実施形態を示す図である。 ウェーハに形成されたパターンを構成する配線上の欠陥を検出する他の実施形態を示す図である。 色が付された配線を含むＣＡＤパターンを表示画面上に表示する一実施形態を示す図である。 表示画面上に表示された欠陥のリストの一例を示す図である。 表示画面上に表示された配線のリストの一例を示す図である。
　以下、本発明の実施形態について図面を参照して説明する。
　図１は、画像生成装置の一実施形態を示す模式図である。図１に示すように、画像生成装置は、走査電子顕微鏡５０および演算システム１５０を備えている。走査電子顕微鏡５０は、演算システム１５０に接続されており、走査電子顕微鏡５０の動作は演算システム１５０によって制御される。
　演算システム１５０は、データベース１６１およびプログラムが格納された記憶装置１６２と、プログラムに含まれる命令に従って演算を実行する処理装置１６３と、画像およびＧＵＩ（グラフィカルユーザーインターフェイス）などを表示する表示画面１６５を備えている。処理装置１６３は、記憶装置１６２に格納されているプログラムに含まれる命令に従って演算を行うＣＰＵ（中央処理装置）またはＧＰＵ（グラフィックプロセッシングユニット）などを含む。記憶装置１６２は、処理装置１６３がアクセス可能な主記憶装置（例えばランダムアクセスメモリ）と、データおよびプログラムを格納する補助記憶装置（例えば、ハードディスクドライブまたはソリッドステートドライブ）を備えている。
　演算システム１５０は、少なくとも１台のコンピュータを備えている。例えば、演算システム１５０は、走査電子顕微鏡５０に通信線で接続されたエッジサーバであってもよいし、インターネットまたはローカルネットワークなどの通信ネットワークによって走査電子顕微鏡５０に接続されたクラウドサーバであってもよいし、あるいは走査電子顕微鏡５０に接続されたネットワーク内に設置されたフォグコンピューティングデバイス（ゲートウェイ、フォグサーバ、ルーターなど）であってもよい。演算システム１５０は、複数のサーバの組み合わせであってもよい。例えば、演算システム１５０は、インターネットまたはローカルネットワークなどの通信ネットワークにより互いに接続されたエッジサーバとクラウドサーバとの組み合わせであってもよい。他の例では、演算システム１５０は、ネットワークで接続されていない複数のサーバ（コンピュータ）を備えてもよい。
　走査電子顕微鏡５０は、一次電子（荷電粒子）からなる電子ビームを発する電子銃１１１と、電子銃１１１から放出された電子ビームを集束する集束レンズ１１２、電子ビームをＸ方向に偏向するＸ偏向器１１３、電子ビームをＹ方向に偏向するＹ偏向器１１４、電子ビームを試料であるウェーハ１２４にフォーカスさせる対物レンズ１１５を有する。
　集束レンズ１１２および対物レンズ１１５はレンズ制御装置１１６に接続され、集束レンズ１１２および対物レンズ１１５の動作はレンズ制御装置１１６によって制御される。このレンズ制御装置１１６は演算システム１５０に接続されている。Ｘ偏向器１１３、Ｙ偏向器１１４は、偏向制御装置１１７に接続されており、Ｘ偏向器１１３、Ｙ偏向器１１４の偏向動作は偏向制御装置１１７によって制御される。この偏向制御装置１１７も同様に演算システム１５０に接続されている。二次電子検出器１３０と反射電子検出器１３１は画像取得装置１１８に接続されている。画像取得装置１１８は二次電子検出器１３０と反射電子検出器１３１の出力信号を画像に変換するように構成される。この画像取得装置１１８も同様に演算システム１５０に接続されている。
　試料チャンバー１２０内に配置される試料ステージ１２１は、ステージ制御装置１２２に接続されており、試料ステージ１２１の位置はステージ制御装置１２２によって制御される。このステージ制御装置１２２は演算システム１５０に接続されている。ウェーハ１２４を、試料チャンバー１２０内の試料ステージ１２１に載置するためのウェーハ搬送装置１４０も同様に演算システム１５０に接続されている。
　電子銃１１１から放出された電子ビームは集束レンズ１１２で集束された後に、Ｘ偏向器１１３、Ｙ偏向器１１４で偏向されつつ対物レンズ１１５により集束されてウェーハ１２４の表面に照射される。ウェーハ１２４に電子ビームの一次電子が照射されると、ウェーハ１２４からは二次電子および反射電子が放出される。二次電子は二次電子検出器１３０により検出され、反射電子は反射電子検出器１３１により検出される。検出された二次電子の信号、および反射電子の信号は、画像取得装置１１８に入力され画像に変換される。画像は演算システム１５０に送信される。
　ウェーハ１２４に形成されているパターンの設計データは、記憶装置１６２に予め記憶されている。設計データは、ウェーハ１２４上に形成されたパターンの頂点の座標、パターンの位置、形状、および大きさ、パターンが属する層の番号などのパターンの設計情報を含む。記憶装置１６２には、データベース１６１が構築されている。パターンの設計データは、データベース１６１内に予め格納される。演算システム１５０は、記憶装置１６２に格納されているデータベース１６１からパターンの設計データを読み込むことが可能である。
　次に、走査電子顕微鏡５０によって生成されたウェーハの画像を用いて、ウェーハ上のパターンを構成する配線の欠陥を検出する方法の一実施形態について説明する。以下の説明では、走査電子顕微鏡５０によって生成された画像を、ＳＥＭ画像という。ウェーハのパターンは、設計データ（ＣＡＤデータともいう）に基づいて形成されている。ＣＡＤは、コンピュータ支援設計（computer-aided　design）の略語である。
　設計データは、ウェーハに形成されたパターンの設計情報を含むデータであり、具体的には、パターンの頂点の座標、パターンの位置、形状、および大きさ、パターンが属する層の番号などのパターンの設計情報を含む。設計データ上のＣＡＤパターンは、設計データに含まれるパターンの設計情報によって定義される仮想パターンである。以下の説明では、ウェーハに既に形成されているパターンを実パターンということがある。
　図２に示すように、走査電子顕微鏡５０は、ウェーハに形成されている実パターンを構成する配線２００の複数の区分２００ａ，２００ｂのそれぞれの画像２１０Ａ，２１０Ｂを生成する。区分２００ａ，２００ｂのそれぞれは、配線２００の予め指定された一部である。図２では、２つの区分２００ａ，２００ｂの画像２１０Ａ，２１０Ｂが示されているが、３つ以上の区分の複数の画像が走査電子顕微鏡５０によって生成されてもよい。
　画像２１０Ａ，２１０Ｂに現れている配線２００を含む実パターンは、記憶装置１６２内に格納されている設計データに基づいて作成されている。画像２１０Ａ，２１０Ｂに現れている配線２００は、設計データ上のＣＡＤパターン３００の一部に対応する。したがって、演算システム１５０は、画像２１０Ａ，２１０Ｂに現われる配線２００の区分２００ａ，２００ｂの位置などの情報を設計データから取得することができる。演算システム１５０は、図２に示す２つの画像２１０Ａ，２１０Ｂに現れる２つの区分２００ａ，２００ｂが同じ配線２００の異なる区分であることを、設計データから決定することができる。
　演算システム１５０は、複数の区分２００ａ，２００ｂの画像２１０Ａ，２１０Ｂと、設計データ上のＣＡＤパターン３００に基づいて、複数の区分２００ａ，２００ｂに発生した欠陥２２０ａ，２２０ｂを検出する。これら欠陥２２０ａ，２２０ｂの検出は、公知の欠陥検出技術を用いて実施される。例えば、ＣＡＤパターン３００の形状に適合しない箇所は、欠陥として検出される。
　図２に示す例では、２つの欠陥２２０ａ，２２０ｂが示されているが、３つ以上の欠陥が検出される場合もある。図２に示す２つの欠陥２２０ａ，２２０ｂは、同じ配線２００上の欠陥である。したがって、演算システム１５０は、これら２つの欠陥２２０ａ，２２０ｂをグループ化する。演算システム１５０は、グループ化された２つの欠陥２２０ａ，２２０ｂに共通の識別子を付与する。識別子の例としては、数値、名称、記号などが挙げられるが、識別子は識別機能を持つものであれば、特に限定されない。
　演算システム１５０は、さらに、同じ配線２００の他の区分に発生した欠陥を探索する。新たな欠陥が検出されると、演算システム１５０は、その新たに検出された欠陥を、上記２つの欠陥２２０ａ，２２０ｂのグループに組み入れる。演算システム１５０は、グループ化された複数の欠陥に共通の識別子を付与する。このようにして、演算システム１５０は、予め指定された配線２００を探索して複数の欠陥を検出し、検出された複数の欠陥をグループ化する。演算システム１５０は、予め指定された配線２００上の複数の欠陥の数を計数し、欠陥の数および識別子を配線２００に結びつけて記憶装置１６２に記憶する。
　同じようにして、演算システム１５０は、他の配線上の欠陥を探索する。他の配線上の欠陥が検出されると、演算システム１５０は、その配線上の欠陥をグループ化し、欠陥の数を計数し、欠陥に共通の識別子を付与する。このようにして、演算システム１５０は、パターンを構成する複数の配線上の複数の欠陥を配線に従ってグループ化する。各配線上の欠陥の画像、各配線上の欠陥の位置、各配線上の欠陥の数、および各配線上の欠陥に付された識別子は、記憶装置１６２に記憶される。
　演算システム１５０は、グループ化された複数の欠陥の画像、欠陥の位置、配線に付された識別子、および配線上の欠陥の数を表示画面１６５上に表示する。図２に示す例では、配線２００上の欠陥２２０ａ，２２０ｂは、これら欠陥２２０ａ，２２０ｂの位置、欠陥２２０ａ，２２０ｂに付与された識別子、欠陥２２０ａ，２２０ｂの数とともに表示画面１６５上に表示される。
　本実施形態によれば、各配線の複数の区分の複数の画像が生成される。各区分の位置情報はその配線の設計データから取得することができるので、配線配置図（ネットリスト）がなくても、演算システム１５０は各配線上に発生した欠陥の位置を特定し、さらに各配線上の欠陥の数を計数することができる。ユーザーは、表示画面１６５上に現れた欠陥の位置に基づいて、これら欠陥が発生した配線の設計を変更するか、あるいは配線の経路（配置）を変更するかを判断することができる。
　図３に示すように、演算システム１５０は、欠陥２２０ａ，２２０ｂを持つ配線２００に対応するＣＡＤパターン３００の配線３００ａに色を付し、色が付された配線３００ａを含むＣＡＤパターン３００を表示画面１６５上に表示してもよい。ユーザーは、表示画面１６５上の着色された配線３００ａを視認することで、欠陥が生じやすい配線３００ａの位置を特定することができる。
　図４は、ウェーハに形成されたパターンを構成する配線上の欠陥を検出する他の実施形態を示す図である。特に説明しない本実施形態の詳細は、図２および図３を参照して説明した上記実施形態と同じであるので、その重複する説明を省略する。
　図４に示す例では、パターンを構成する複数の配線のうちの１つである配線４００は、多層配線である。この多層配線４００は、コンタクトホール４０１で接続された上層配線４００ａおよび下層配線４００ｂを有する。走査電子顕微鏡５０は、上層配線４００ａの第１区分４１０ａの画像４４０Ａと、下層配線４００ｂの第２区分４１０ｂの画像４４０Ｂと、上層配線４００ａに接続されたコンタクトホール４０１の第１参照画像４５０Ａと、下層配線４００ｂに接続されたコンタクトホール４０１の第２参照画像４５０Ｂを生成する。演算システム１５０は、第１区分４１０ａの画像４４０Ａ、第２区分４１０ｂの画像４４０Ｂ、コンタクトホール４０１の第１参照画像４５０Ａ、およびコンタクトホール４０１の第２参照画像４５０Ｂを走査電子顕微鏡５０から取得する。
　演算システム１５０は、第１参照画像４５０Ａと、第２参照画像４５０Ｂと、設計データ上の上層のＣＡＤパターン５００ａおよび下層のＣＡＤパターン５００ｂに基づいて、第１区分４１０ａと第２区分４１０ｂが同じ配線４００の区分であることを決定する。より具体的には、演算システム１５０は、第１参照画像４５０Ａに現れているコンタクトホール４０１の位置と、第２参照画像４５０Ｂに現れているコンタクトホール４０１の位置情報を、設計データから取得し、これら２つの参照画像４５０Ａ，４５０Ｂに現れているコンタクトホール４０１が同じものであることをコンタクトホール４０１の位置情報に基づいて決定する。
　第１参照画像４５０Ａに現れているコンタクトホール４０１と、第２参照画像４５０Ｂに現れているコンタクトホール４０１が同じであるということは、第１参照画像４５０Ａ上の上層配線４００ａと、第２参照画像４５０Ｂ上の下層配線４００ｂは、コンタクトホール４０１によって接続された１つの配線４００を構成する。本明細書では、コンタクトホールによって互いに接続された上層配線および下層配線は、１つの配線とみなす。
　演算システム１５０は、画像４４０Ａ上の第１区分４１０ａを構成する上層配線４００ａと、第１参照画像４５０Ａ上のコンタクトホール４０１から延びる上層配線４００ａが同じ配線であることを、設計データに含まれる第１区分４１０ａおよびコンタクトホール４０１の位置情報から決定することができる。同様に、演算システム１５０は、画像４４０Ｂ上の第２区分４１０ｂを構成する下層配線４００ｂと、第２参照画像４５０Ｂ上のコンタクトホール４０１から延びる下層配線４００ｂが同じ配線であることを、設計データに含まれる第２区分４１０ｂおよびコンタクトホール４０１の位置情報から決定することができる。
　演算システム１５０は、第１参照画像４５０Ａ上のコンタクトホール４０１から延びる上層配線４００ａと、第２参照画像４５０Ｂ上のコンタクトホール４０１から延びる下層配線４００ｂが同じ配線であることを、設計データに含まれるコンタクトホール４０１の位置情報から決定することができる。したがって、演算システム１５０は、画像４４０Ａ上の第１区分４１０ａを構成する上層配線４００ａ、画像４４０Ｂ上の第２区分４１０ｂを構成する下層配線４００ｂ、第１参照画像４５０Ａ上のコンタクトホール４０１から延びる上層配線４００ａ、および第２参照画像４５０Ｂ上のコンタクトホール４０１から延びる下層配線４００ｂは、同じ配線４００であると決定する。
　演算システム１５０は、第１区分４１０ａの画像４４０Ａと、第２区分４１０ｂの画像４４０Ｂと、設計データ上のＣＡＤパターン５００ａ，５００ｂに基づいて、第１区分４１０ａおよび第２区分４１０ｂに発生した複数の欠陥４８０ａ，４８０ｂを検出する。これら欠陥の検出４８０ａ，４８０ｂは、公知の欠陥検出技術を用いて実施される。図４に示す例では、２つの欠陥４８０ａ，４８０ｂが示されているが、３つ以上の欠陥が発生している場合もある。図４に示す２つの欠陥４８０ａ，４８０ｂは、同じ配線４００上の欠陥である。したがって、演算システム１５０は、これら２つの欠陥４８０ａ，４８０ｂをグループ化する。より具体的には、演算システム１５０は、グループ化された２つの欠陥４８０ａ，４８０ｂに共通の識別子を付与する。
　演算システム１５０は、さらに、同じ配線４００の他の区分に発生した欠陥を探索する。新たな欠陥が検出されると、演算システム１５０は、その新たに検出された欠陥を、上記２つの欠陥４８０ａ，４８０ｂのグループに組み入れる。演算システム１５０は、グループ化された複数の欠陥に共通の識別子を付与する。このようにして、演算システム１５０は、予め指定された配線４００を探索して複数の欠陥を検出し、検出された複数の欠陥をグループ化する。演算システム１５０は、予め指定された配線４００上の複数の欠陥の数を計数し、欠陥の数および識別子を配線４００に結びつけて記憶装置１６２に記憶する。
　図５に示すように、演算システム１５０は、欠陥４８０ａ，４８０ｂを持つ配線４００に対応するＣＡＤパターン５００ａ，５００ｂの配線５０１に色を付し、色が付された配線５０１を含むＣＡＤパターン５００ａ，５００ｂを表示画面１６５上に表示してもよい。
　さらに、演算システム１５０は、上述のようにして検出された複数の欠陥を表示画面１６５上に表示する。図６は、表示画面１６５上に表示された欠陥のリストを示す図である。図６において、「欠陥Ｎｏ.」は、欠陥を特定する番号であり、「欠陥タイプ」は、欠陥がオープン（断線）またはブリッジ（短絡）であるかを示しており、「配線名」は、欠陥が発生した配線の名称を表し、「短絡配線」は短絡が発生したか否かを表している。欠陥Ｎｏ.２は、配線ａと配線ｂとの間に発生したブリッジである。ブリッジは２つの配線ａ，ｂの両方に接続されているので、「配線名」には２つの配線ａ，ｂが併記される。また、ブリッジが発生した配線ａ，ｂは、短絡が発生した配線として「短絡配線」に記載される。
　ネットリストが入手できた場合には、演算システム１５０は、図７に示すような配線のリストを表示画面１６５上に表示してもよい。図７において、「配線Ｎｏ.」はネットリストから得られた配線の番号を表しており、「欠陥数」は、各配線上の欠陥の数を表しており、「短絡配線」は短絡が発生したか否かを表しており、「接続ＭＯＳ」は、各配線に接続された全てのＭＯＳ（Metal　Oxide　Semiconductor）を表している。記号Ｍ１～Ｍ６は、ＭＯＳを特定する名称である。演算システム１５０は、ＭＯＳと各配線との接続関係を、ネットリストから探索することができる。
　上述した各実施形態において、複数の画像と、設計データ上のＣＡＤパターンに基づいて、前記複数の区分に発生した複数の欠陥を検出し、前記複数の欠陥をグループ化し、検出した複数の欠陥を表示する動作は、演算システム１５０の記憶装置１６２に格納されたプログラムに含まれる命令に従って処理装置１６３によって実行される。
　上述した実施形態は、本発明が属する技術分野における通常の知識を有する者が本発明を実施できることを目的として記載されたものである。上記実施形態の種々の変形例は、当業者であれば当然になしうることであり、本発明の技術的思想は他の実施形態にも適用しうる。したがって、本発明は、記載された実施形態に限定されることはなく、特許請求の範囲によって定義される技術的思想に従った最も広い範囲に解釈されるものである。
　本発明は、ＬＳＩ（大規模集積回路）などを構成する配線上の欠陥を配線に従って分類する技術に利用可能である。
　５０　　　走査電子顕微鏡
１１１　　　電子銃
１１２　　　集束レンズ
１１３　　　Ｘ偏向器
１１４　　　Ｙ偏向器
１１５　　　対物レンズ
１１６　　　レンズ制御装置
１１７　　　偏向制御装置
１１８　　　画像取得装置
１２０　　　試料チャンバー
１２１　　　試料ステージ
１２２　　　ステージ制御装置
１２４　　　ウェーハ
１３０　　　二次電子検出器
１３１　　　反射電子検出器
１４０　　　ウェーハ搬送装置
１５０　　　演算システム
１６１　　　データベース
１６２　　　記憶装置
１６３　　　処理装置
１６５　　　表示画面
２００　　　配線
２００ａ，２００ｂ　　　区分
２１０Ａ，２１０Ｂ　　　画像
２２０ａ，２２０ｂ　　　欠陥
３００　　　ＣＡＤパターン
４００　　　配線
４００ａ　　　上層配線
４００ｂ　　　下層配線
４０１　　　　コンタクトホール
４１０ａ　　　第１区分
４１０ｂ　　　第２区分
４４０Ａ　　　画像
４４０Ｂ　　　画像
４５０Ａ　　　第１参照画像
４５０Ｂ　　　第２参照画像
４８０ａ，４８０ｂ　　　欠陥
５００ａ，５００ｂ　　　ＣＡＤパターン

Claims (6)

  1. 　パターンを構成する配線の複数の区分の複数の画像を生成する走査電子顕微鏡と、
    　前記複数の画像と、設計データ上のＣＡＤパターンに基づいて、前記複数の区分に発生した複数の欠陥を検出し、前記複数の欠陥をグループ化する演算システムを備えた画像生成装置。
  2. 　前記演算システムは、グループ化された前記複数の欠陥に共通の識別子を付与するように構成されている、請求項１に記載の画像生成装置。
  3. 　前記演算システムは、グループ化された前記複数の欠陥の数を計数するように構成されている、請求項１または２に記載の画像生成装置。
  4. 　前記演算システムは、グループ化された前記複数の欠陥を表示画面上に表示するように構成されている、請求項１乃至３のいずれか一項に記載の画像生成装置。
  5. 　前記演算システムは、前記複数の欠陥が発生した前記配線に対応する前記ＣＡＤパターンの配線に色を付し、色が付された前記配線を含む前記ＣＡＤパターンを前記表示画面上に表示するように構成されている、請求項４に記載の画像生成装置。
  6. 　前記配線は、コンタクトホールで互いに接続された上層配線および下層配線を有する多層配線であり、
    　前記走査電子顕微鏡は、
    　　前記上層配線に接続された前記コンタクトホールの第１参照画像を生成し、
    　　前記下層配線に接続された前記コンタクトホールの第２参照画像を生成するように構成されている、請求項１乃至５のいずれか一項に記載の画像生成装置。
PCT/JP2020/005621 2019-03-07 2020-02-13 画像生成装置 WO2020179397A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-041312 2019-03-07
JP2019041312A JP2020145330A (ja) 2019-03-07 2019-03-07 画像生成装置

Publications (1)

Publication Number Publication Date
WO2020179397A1 true WO2020179397A1 (ja) 2020-09-10

Family

ID=72337544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/005621 WO2020179397A1 (ja) 2019-03-07 2020-02-13 画像生成装置

Country Status (3)

Country Link
JP (1) JP2020145330A (ja)
TW (1) TW202100994A (ja)
WO (1) WO2020179397A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03262142A (ja) * 1990-03-12 1991-11-21 Fujitsu Ltd 半導体集積回路の解析装置
JPH1187443A (ja) * 1997-09-01 1999-03-30 Toshiba Corp 欠陥判別方法、欠陥判別装置及び欠陥判別プログラムを格納したコンピュータ読み取り可能な記録媒体
JP2001155046A (ja) * 1999-11-26 2001-06-08 Ricoh Co Ltd 集積回路の短絡検査装置、及び、短絡検査処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003023056A (ja) * 2001-07-10 2003-01-24 Hitachi Ltd 半導体デバイスの欠陥分類方法および半導体デバイスの歩留まり予測方法および半導体デバイスの製造方法および半導体デバイスの欠陥分類システムおよび半導体デバイス分類装置およびそれらに用いるプログラムおよび記録媒体
JP2005061837A (ja) * 2003-08-11 2005-03-10 Jeol Ltd 走査型荷電粒子ビーム装置を用いた欠陥検査方法
JP2006269489A (ja) * 2005-03-22 2006-10-05 Hitachi High-Technologies Corp 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP2007248087A (ja) * 2006-03-14 2007-09-27 Hitachi High-Technologies Corp 試料寸法測定方法、及び試料寸法測定装置
JP2009283584A (ja) * 2008-05-21 2009-12-03 Hitachi High-Technologies Corp 表面欠陥データ表示管理装置および表面欠陥データ表示管理方法
JP2013247104A (ja) * 2012-05-30 2013-12-09 Hitachi High-Technologies Corp パターン評価装置およびパターン評価方法
JP2018091771A (ja) * 2016-12-06 2018-06-14 大日本印刷株式会社 検査方法、事前画像選別装置及び検査システム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03262142A (ja) * 1990-03-12 1991-11-21 Fujitsu Ltd 半導体集積回路の解析装置
JPH1187443A (ja) * 1997-09-01 1999-03-30 Toshiba Corp 欠陥判別方法、欠陥判別装置及び欠陥判別プログラムを格納したコンピュータ読み取り可能な記録媒体
JP2001155046A (ja) * 1999-11-26 2001-06-08 Ricoh Co Ltd 集積回路の短絡検査装置、及び、短絡検査処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003023056A (ja) * 2001-07-10 2003-01-24 Hitachi Ltd 半導体デバイスの欠陥分類方法および半導体デバイスの歩留まり予測方法および半導体デバイスの製造方法および半導体デバイスの欠陥分類システムおよび半導体デバイス分類装置およびそれらに用いるプログラムおよび記録媒体
JP2005061837A (ja) * 2003-08-11 2005-03-10 Jeol Ltd 走査型荷電粒子ビーム装置を用いた欠陥検査方法
JP2006269489A (ja) * 2005-03-22 2006-10-05 Hitachi High-Technologies Corp 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP2007248087A (ja) * 2006-03-14 2007-09-27 Hitachi High-Technologies Corp 試料寸法測定方法、及び試料寸法測定装置
JP2009283584A (ja) * 2008-05-21 2009-12-03 Hitachi High-Technologies Corp 表面欠陥データ表示管理装置および表面欠陥データ表示管理方法
JP2013247104A (ja) * 2012-05-30 2013-12-09 Hitachi High-Technologies Corp パターン評価装置およびパターン評価方法
JP2018091771A (ja) * 2016-12-06 2018-06-14 大日本印刷株式会社 検査方法、事前画像選別装置及び検査システム

Also Published As

Publication number Publication date
TW202100994A (zh) 2021-01-01
JP2020145330A (ja) 2020-09-10

Similar Documents

Publication Publication Date Title
JP4791267B2 (ja) 欠陥検査システム
US7593565B2 (en) All surface data for use in substrate inspection
JP5065943B2 (ja) 製造プロセスモニタリングシステム
JP5525421B2 (ja) 画像撮像装置および画像撮像方法
TW201728892A (zh) 用於區域可調適之缺陷偵測的系統及方法
JPH104128A (ja) エミッション顕微鏡による半導体層の故障解析方法及び半導体装置故障解析システム
JP2007248087A (ja) 試料寸法測定方法、及び試料寸法測定装置
TW201732735A (zh) 基於形狀之分組
JP2013225618A (ja) 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム
JP2013222734A (ja) 荷電粒子線装置
JP2013247104A (ja) パターン評価装置およびパターン評価方法
JP2020043296A (ja) 欠陥検査装置および欠陥検査方法
JP2015135874A5 (ja)
JP2019004115A (ja) 設計データを用いた欠陥可視化方法及び欠陥検出方法
WO2020179397A1 (ja) 画像生成装置
US7943903B2 (en) Defect inspection method and its system
JP2011114043A (ja) 設計データを利用した欠陥レビュー装置および欠陥検査システム
WO2021220906A1 (ja) パターン欠陥検出方法
JP6932565B2 (ja) パターン欠陥検出方法
TW201706590A (zh) 用於在檢測工具上之動態看護區域產生的系統及方法
JP2013236031A (ja) 欠陥分類装置、欠陥分類方法
WO2021210505A1 (ja) パターンマッチング方法
WO2020195710A1 (ja) 画像生成方法
US10068323B2 (en) Aware system, method and computer program product for detecting overlay-related defects in multi-patterned fabricated devices
WO2004021416A1 (ja) 検査条件データ管理方法及びシステム並びにプログラム、検査装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20767220

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20767220

Country of ref document: EP

Kind code of ref document: A1