JP3589938B2 - 半導体装置の検査装置及び検査方法 - Google Patents

半導体装置の検査装置及び検査方法 Download PDF

Info

Publication number
JP3589938B2
JP3589938B2 JP2000125471A JP2000125471A JP3589938B2 JP 3589938 B2 JP3589938 B2 JP 3589938B2 JP 2000125471 A JP2000125471 A JP 2000125471A JP 2000125471 A JP2000125471 A JP 2000125471A JP 3589938 B2 JP3589938 B2 JP 3589938B2
Authority
JP
Japan
Prior art keywords
semiconductor device
image
stress
magnetic field
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000125471A
Other languages
English (en)
Other versions
JP2001305192A (ja
Inventor
邦弘 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000125471A priority Critical patent/JP3589938B2/ja
Priority to US09/842,158 priority patent/US6549868B2/en
Publication of JP2001305192A publication Critical patent/JP2001305192A/ja
Application granted granted Critical
Publication of JP3589938B2 publication Critical patent/JP3589938B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/315Contactless testing by inductive methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/303Contactless testing of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、LSI(大規模集積回路)等の半導体装置における配線のリーク箇所を特定する検査装置及び検査方法に関し、特に、半導体装置に電流及び磁場を印加し、発生する応力を検出することによりリーク箇所を特定する検査装置及び検査方法に関する。
【0002】
【従来の技術】
近時、半導体装置は微細化及び高集積化する傾向にある。そのため、半導体装置内の配線においてリーク電流が発生している場合、そのリーク箇所を特定することが困難になってきている。
【0003】
以下に、従来の検査装置及び検査方法の一例を示す。この検査装置及び検査方法は、リーク電流により発生する磁場を検出することで、リーク電流の発生箇所を特定するものである。
【0004】
図8はこの検査装置の構成を示す模式図である。検査部50にはステージ54が設けられ、ステージ54上には検査対象とする半導体装置55が搭載される。ステージ54及び半導体装置55の上方には、この半導体装置55の配線パターンを観察するための顕微鏡51、顕微鏡51により得られた像を電気信号に変換する画像検出器52及び半導体装置55を照明するための光源53が配置される。また、検査部50には半導体装置55から発生する磁場を検出するための磁場測定端子58が設けられている。
【0005】
一方、検査部50の外部には、半導体装置55に電流を流すための電源57が設けられており、画像検出器52の検出信号が、顕微鏡51、画像検出器52及び光源53を移動させ、それらの位置を制御する位置制御装置62に入力されるようになっている。また、磁場検出端子58から出力される信号は磁場検出装置59に入力されるようになっている。更に、制御コンピュータ60は、位置制御装置62、磁場検出装置59、光源53及びステージ54を制御するものであり、その入出力信号が、位置制御装置62、磁場検出装置59、光源53及びステージ54に夫々入出力されるようになっている。更に、画像処理装置63は、画像検出器52により得られた半導体装置55の配線パターン及び磁場検出装置59により得られた半導体装置55の磁場検出結果を画像として認識し処理するものであり、制御コンピュータ60から出力された信号が画像処理装置63に入力するようになっている。また、画像処理装置63の出力信号は、画像表示装置64に入力され、画像表示される。更に、入力装置61により制御コンピュータ60に指示信号が入力される。
【0006】
次に、図8に示した検査装置を使用して半導体装置を検査する方法を示す。図9はこの検査方法の手順を示すフローチャート図である。図8に示すステージ54上に不良品の半導体装置55をセットする(図9のステップS401)。入力装置61により制御コンピュータ60に顕微鏡51、画像検出器52及び光源53の位置並びにステージ54の位置及び傾きを制御する指示を入力する。この入力信号は制御コンピュータ60より出力され位置制御装置62に入力し、顕微鏡51、画像検出器52及び光源53の位置を制御する。また、ステージ54に入力され、ステ−ジ54の位置及び傾きを制御する。その後、光源53に照らされた半導体装置55の配線パタ−ンが顕微鏡51により観察され、ここで得られたパターン像が画像検出器52により電気信号に変換され撮像された後、前記信号が制御コンピュータ60を介して画像処理装置63に入力され画像として認識され、更に、画像表示装置64に送られ前記パターン像が画像表示装置64において表示される(ステップS402)。その後、このパターン像を記録する(ステップS403)。
【0007】
次に、電源57より半導体装置55の配線に電流を入力し、半導体装置55を不良動作状態にする(ステップS404)。そして、半導体装置55の配線に発生した磁場を磁場測定端子58により検出する(ステップS405)。磁場測定端子58は検出された磁場を電気信号に変換して磁場検出装置59に送り、この出力信号が制御コンピュータ60を介して画像処理装置63に入力し、磁場画像を作成する。更に、この磁場画像を画像表示装置64に送り、表示する(ステップS406)。その後、この画像を画像処理装置63に記録する(ステップS407)。その後、画像処理装置63により、この磁場画像と先に記録したパターン像とを重ね合わせた合成像を作成する(ステップS408)。そして、この重ね合わせ像を画像表示装置64により表示する(ステップS409)。最後に、この合成像のデ−タ解析を行い、リ−ク箇所を特定する(ステップS410)。
【0008】
また、他の従来の検査方法として、特開平6−314726号公報には、不良品の半導体装置の配線に電圧を印加したまま垂直方向の磁場をかけ、1次電子を照射し2次電子を検出する方法が開示されている。この方法では、配線の幅方向の電位差から、リーク電流値を測定することができる。
【0009】
【発明が解決しようとする課題】
しかしながら、前述のリーク電流によって発生する磁場を検出する方法では、検出される磁場はリーク電流に起因する磁場と正常電流に起因する磁場の双方を含んでいるため、正常電流の流れ方によってはリーク電流により発生する磁場が相殺されてしまい、リ−ク箇所を特定することができないという問題点がある。
【0010】
また、特開平6−314726号公報に開示された方法では、リーク箇所が配線に覆われている場合には1次電子がリーク箇所に届かないため、リーク箇所の特定が不可能になるという問題点がある。
【0011】
本発明は前述の問題点に鑑みてなされたものであって、リーク電流を正常電流から分離して示すことができ、また、リーク箇所が他の配線で覆われている場合においても正確にリ−ク箇所を特定できる半導体装置の検査装置及び検査方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明に係る半導体装置の検査装置は、半導体装置におけるリーク電流の発生箇所を特定する検査装置において、前記半導体装置に磁場を印加する磁場印加手段と、前記磁場内において前記半導体装置の配線に電流を流す電源手段と、前記磁場内で電流を流すことにより前記配線に発生する応力を検出する応力検出手段と、半導体装置の配線パターンを観察する観察手段と、前記応力検出結果及び配線パターンの観察結果を画像として表示する画像表示手段と、を有することを特徴とする。半導体装置に磁場を印加し、前記半導体装置の配線に電流を入力することにより、前記配線において電流に対応する応力を発生させ、その応力を検出することでリーク箇所を特定する。
【0013】
また、前記半導体装置の検査装置は、前記画像を記憶する記憶手段と、複数の前記画像からそれらを重ね合わせた像及びそれらの差像を得る画像処理手段と、を有することが好ましい。これらの手段を有することにより、リーク箇所の特定をより精度よく効率的に行うことができる。
【0014】
更に、前記磁場発生手段が、複数の異なる状態の磁場を発生することが好ましい。これにより、検査の精度を更に向上させることができる。
【0015】
本発明に係る半導体装置の検査方法は、半導体装置におけるリーク電流の発生箇所を特定する検査方法において、前記半導体装置に磁場を印加する工程と、前記磁場内において前記半導体装置の配線に電流を流す工程と、前記磁場内で前記半導体装置の配線に電流を流すことにより前記配線に発生する応力を検出し応力像を作成する工程と、比較となる他の応力像を作成する工程と、前記半導体装置の応力像及び前記比較応力像の差像を作成する工程と、前記差像を前記半導体装置の配線パターン像と比較する工程と、を有することを特徴とする。
【0016】
また、前記比較となる他の応力像を作成する工程は、前記半導体装置と同一種類で且つ良品の他の半導体装置に、前記半導体装置に印加した磁場と同一の磁場を印加すると共に前記半導体装置に流した電流と同一の電流を流し、このとき前記他の半導体装置の配線に発生する応力を検出することにより、前記比較となる他の応力像を作成する工程であってもよい。
【0017】
又は、前記比較となる他の応力像を作成する工程は、前記半導体装置に前記応力像を作成したときに印加した磁場と同一の磁場を印加すると共に前記半導体装置が良動作状態となるような電流を流し、このとき前記半導体装置の配線に発生する応力を検出することにより、前記比較となる他の応力像を作成する工程であってもよい。
【0018】
又は、前記比較となる他の応力像を作成する工程は、前記半導体装置の良動作状態を想定したシミュレーションに基づいて前記比較となる他の応力像を作成する工程であってもよい。
【0019】
更に、前記磁場として複数の異なる状態の磁場を使用し、夫々の状態の磁場について、前記半導体装置に磁場を印加する工程、前記磁場内において前記半導体装置の配線に電流を流す工程、前記磁場内で前記半導体装置の配線に電流を流すことにより前記配線に発生する応力を検出し応力像を作成する工程、及び比較となる他の応力像を作成する工程を実施し、前記複数の異なる状態の磁場に対応する複数の差像を作成してもよい。
【0020】
一方、前記配線パターン像は、光学顕微鏡による観察結果又は前記半導体装置の設計データに基づいて作成することができる。
【0021】
【発明の実施の形態】
以下に、本発明の実施例について添付の図面を参照して具体的に説明する。
【0022】
図1は、本発明の第1実施例の検査装置を示す図である。検査部10にはXYZ軸に沿った移動、回転及び傾きを調整できるステージ14が設けられ、ステージ14上には検査対象とする半導体装置15が搭載される。ステージ14及び半導体装置15の上方には、半導体装置15の配線パターンを観察するための顕微鏡11、顕微鏡11により得られた像を電気信号に変換する画像検出器12及び半導体装置15を照明するための光源13が配置される。また、半導体装置15に磁場を印加するための磁場発生器18及び磁場発生器19が設けられ、更に、半導体装置15の配線に発生する応力を検出するための応力検出装置21の応力測定20が設けられている。
【0023】
一方、検査部10の外部には、半導体装置15の配線に電流を入力する電源17が設けられており、画像検出器12の検出信号が、顕微鏡11、画像検出器12及び光源13を移動させ、それらの位置を制御する位置制御装置24に入力されるようになっている。また、応力測定20より出力される検出信号は応力検出装置21に入力されるようになっている。更に、制御コンピュータ22は、顕微鏡11、画像検出器12及び光源13の位置、光源13の強度、応力検出装置21の動作、ステージ14の位置及び傾き並びに磁場発生器18及び磁場発生器19の出力を制御するものであり、その入出力信号が位置制御装置24、光源13、応力検出装置21、ステージ14、磁場発生器18及び磁場発生器19に夫々入出力されるようになっている。更に、画像処理装置25は、画像検出器12により得られた半導体装置15の配線パターン及び応力検出装置21により得られた半導体装置15の応力検出結果を画像として認識し処理するものであり、制御コンピュータ22から出力された信号が、画像処理装置25に入力するようになっている。また、画像処理装置25の出力信号は画像表示装置26に入力され、画像表示される。また、入力装置23により制御コンピュータ22に指示信号が入力される。
【0024】
次に、図1に示した検査装置の動作について説明する。先ず、ステージ14上に半導体装置15をセットする。次に、入力装置23により制御コンピュータ22に指示を与え、顕微鏡11、画像検出器12及び光源13の位置並びにステ−ジ14の位置及び傾きを半導体装置15の配線パターンの観察が可能になるように制御する。その後、光源13に照らされた半導体装置15の配線パタ−ンが顕微鏡11により観察され、半導体装置15の光学的パターン像が得られる。ここで得られたパターン像が画像検出器12により電気信号に変換され、位置制御装置24及び制御コンピュータ22を介して画像処理装置25に入力され画像データとして出力され、画像表示装置26において表示される。また、このパターン像は画像処理装置25に記録される。
【0025】
一方、制御コンピュ−タ22により磁場発生器18及び19が制御され、半導体装置15に磁場が印加される。また、電源17より半導体装置15の配線に電流が入力される。このとき、半導体装置15の配線には磁場がかかり、かつ電流が流れるため、この配線に応力が発生する。この応力を応力測定20が測定し、電気信号に変換して応力検出装置21に送り、応力検出装置21の出力が制御コンピュータ22を介して画像処理装置25に入力され、応力像を作成する。画像処理装置25は、前記パターン像及び前記応力像を記録し、記録されている任意の複数の像から、これらの画像の差像及び重ね合わせ像を作成することができる。
【0026】
半導体装置15が、リーク電流を発生する不良品の半導体装置である場合、半導体装置15の配線には正常電流に加えて、本来電流が流れないはずの箇所、即ちリ−ク箇所にも電流が流れる。従って、検出される応力には、磁場と正常電流との作用により発生する応力、磁場とリ−ク電流との作用により発生する応力及び半導体装置の金属部分が磁場から受ける引力等の電流には依存しない応力が含まれている。一方、リーク電流が発生しない良品の半導体装置を検査した場合、検出される応力には磁場と正常電流との作用により発生する応力及び電流には依存しない応力が含まれており、この2種類の応力は不良品と良品とでほぼ同じ値を示す。従って、不良品の半導体装置の応力像と良品の半導体装置の応力像との差像は、リーク電流による応力のみを示す。この差像と前記配線パターン像を重ね合わせることにより、リーク箇所の特定を行うことができる。
【0027】
次に、本実施例における半導体装置の検査方法について説明する。検査装置は図1に示したものを使用する。図2及び図3は第1実施例における検査方法の手順を示すフローチャート図である。図1に示すステージ14上に不良品の半導体装置15をセットする(図2のステップS101)。入力装置23により制御コンピュータ22に指示を入力し、顕微鏡11、画像検出器12、光源13及びステ−ジ14を制御して半導体装置15の配線パターンを観察する。この観察結果を画像検出器12により電気信号に変換し撮像する。この信号を位置制御装置24及び制御コンピュータ22を介して画像処理装置25に入力し、画像表示装置26により表示する(ステップS102)。その後、このパターン像を画像処理装置25に記録する(ステップS103)。
【0028】
次に、電源17により半導体装置15の配線に電流を入力し、半導体装置15を不良動作状態にする(ステップS104)。このとき、半導体装置15には正常電流に加えて、本来電流が流れないはずの箇所、即ちリ−ク箇所にも電流が流れる。そして、制御コンピュ−タ22により磁場発生器18及び19を制御し、半導体装置15に磁場を印加する(ステップS105)。このとき、半導体装置15の配線には電流が流れ、かつ、磁場がかかるため、この配線に応力が発生する。この応力を応力測定20により測定して電気信号に変換し、これを応力検出装置21に送り応力像を検出する(ステップS106)。この応力像を撮像後、検出信号を制御コンピュータ22を介して画像処理装置25に入力し、画像データとして出力して画像表示装置26に表示させ、その後、画像処理装置25に記録する(ステップS107)。次いで、磁場の条件を変更し、前記ステップS105乃至S107に示した操作と同じ操作を行う。即ち、不良動作状態にした半導体装置15にステップS105において印加した磁場とは異なる条件の磁場を印加し、そのとき半導体装置の配線に発生する応力を検出し応力像を検出し記録する(ステップS108乃至S110)。この一連の操作において得られた応力像をデータ解析する(ステップS111)。ステップS108乃至S111における操作を繰り返し、リーク箇所を特定するために十分なデータが得られたと判断した時点で、不良品の半導体装置のデ−タ取得を終了する(ステップS112)。
【0029】
次に、検査対象とする半導体装置15を、前述の不良品の半導体装置と同じ種類の良品の半導体装置に入れ替え、前記不良品の半導体装置に対して実施した操作と同じ操作を行う。即ち、半導体装置15の配線パターンを撮像、表示及び記録する(ステップS113乃至S115)。ステップS104にて不良品の半導体装置に入力した電流と同一の電流を良品の半導体装置に入力し良動作状態とした後、ステップS105にて印加した磁場を良品の半導体装置に印加する(ステップS116及びS117)。そのとき半導体装置に発生する応力を検出し応力像を得て、それを記録する(ステップS118及びS119)。その後、磁場条件を変えて同様の操作を行う(ステップS120乃至S122)。この一連の操作において得られた応力像をデータ解析する(ステップS123)。前記ステップS120乃至S123の操作を繰り返し、リーク箇所を特定するために十分なデータが得られたと判断した時点で、良品の半導体装置のデ−タ取得を終了する(ステップS124)。
【0030】
このようにして得られた不良品及び良品の半導体装置の応力像を画像処理装置25にて解析する。同一の磁場条件下における不良品の半導体装置の応力像及び良品の半導体装置の応力像から、これらの差像を求め、これを画像表示装置26により表示する(ステップS125)。その後、この差像を記録する(ステップS126)。
【0031】
最後に、この差像を先に記録したパターン像に重ね合わせた合成像を作成し(ステップS127)、これを表示する(ステップS128)。そして、デ−タ解析を行い(ステップS129)、リ−ク箇所を特定する(ステップS130)。
【0032】
このように、本実施例の検査装置及びこの検査装置を使用する検査方法によれば、不良品の半導体装置の応力像と良品の半導体装置の応力像との差像を求めることにより、リーク電流により発生する応力のみを抽出することができ、これを半導体装置のパターン像と重ね合わせることにより、リーク電流が発生している箇所を正確に特定することができる。また、電流の方向により発生する応力の方向が異なるため、リーク電流の方向を知ることもできる。更に、半導体装置のリーク箇所をエミッション顕微鏡により検出する方法と異なり、他の配線により覆われた部分でリ−クが発生している場合でも、そのリ−ク箇所を特定することが可能である。
【0033】
次に、本発明の第2実施例について図1、図4及び図5を参照して説明する。本実施例は、マ−ジン不良等の原因により同一の半導体装置において、その動作条件により良動作状態又は不良動作状態が現れる場合の検査方法である。本実施例で使用する検査装置は、図1に示す第1実施例で使用した検査装置である。図4及び図5は第2実施例における検査方法の手順を示すフローチャート図である。
【0034】
図1に示すステージ14上に不良品の半導体装置15をセットする(図4のステップS201)。入力装置23により制御コンピュータ22に指示を入力し、顕微鏡11、画像検出器12、光源13及びステ−ジ14を制御して半導体装置15の配線パターンを観察する。この観察結果を画像検出器12により電気信号に変換し撮像する。この信号を位置制御装置24及び制御コンピュータ22を介して画像処理装置25に入力し、画像表示装置26により表示する(ステップS202)。その後、このパターン像を画像処理装置25に記録する(ステップS203)。
【0035】
次に、電源17により半導体装置15の配線に電流を入力し、半導体装置15を不良動作状態にする(ステップS204)。このとき、半導体装置15には正常電流に加えて、本来流れないはずの箇所、即ちリ−ク箇所にも電流が流れる。そして、制御コンピュ−タ22により磁場発生器18及び19を制御し、半導体装置15に磁場を印加する(ステップS205)。このとき、半導体装置15の配線には電流が流れ、かつ、磁場がかかるため、この配線には応力が発生する。この応力を応力測定20により測定して電気信号に変換し、これを応力検出装置21に送り応力像を検出する(ステップS206)。この応力像を撮像後、検出信号を制御コンピュータ22を介して画像処理装置25に入力し、画像データとして出力して画像表示装置26に表示させ、その後、画像処理装置25に記録する(ステップS207)。次いで、磁場の条件を変更し、前記ステップS205乃至S207に示した操作と同じ操作を行う。即ち、不良動作状態にした半導体装置15にステップS205において印加した磁場とは異なる条件の磁場を印加し、そのとき半導体装置に発生する応力を検出し応力像を作成する(ステップS208乃至S210)。この一連の操作において得られた応力像をデータ解析する(ステップS211)。この後、ステップS208乃至S211における操作を繰り返し、リーク箇所を特定するために十分なデータが得られたと判断した時点で、不良品の半導体装置のデ−タ取得を終了する(ステップS212)。
【0036】
次に、電源17により半導体装置15が良動作状態になるような電流を入力し、半導体装置15を良動作状態にセットする(ステップS213)。そして、前述の不良動作状態において実施した操作と同様の操作を行う(ステップS214乃至S221)。即ち、前記不良動作状態の半導体装置15に印加したものと同一の磁場を印加し、そのとき半導体装置15の配線に発生する応力を検出し応力像を得て、それを記録する(ステップS214乃至S216)。更に、磁場条件を変えて同様の操作を繰り返す(ステップS217乃至S219)。前述の一連の操作において得られた応力像をデータ解析する(ステップS220)。この後ステップS217乃至S220の操作を繰り返し、リーク箇所を特定するために十分なデータが得られたと判断した時点で、良動作状態のデ−タ取得を終了する(ステップS221)。
【0037】
このようにして得られた不良動作状態及び良動作状態における応力像の差像を、画像処理装置25により作成し、この差像を画像表示装置26に表示する(ステップS222)。その後、この差像を記録する(ステップS223)。
【0038】
最後に、画像処理装置25により、前記差像を先に記録したパターン像に重ね合わせた合成像を作成する(ステップS224)。そして、この合成像を表示する(ステップS225)。そして、デ−タ解析を行い(ステップS226)、リ−ク箇所を特定する(ステップS227)。
【0039】
ここで、不良動作状態の半導体装置にかかる応力には、磁場と正常電流との作用により発生する応力、磁場とリ−ク電流との作用により発生する応力及び電流には依存しない応力が含まれている。また、良動作状態の半導体装置にかかる応力には、磁場と正常電流との作用により発生する応力及び電流には依存しない応力が含まれている。このうち、電流に依存しない応力は不良動作状態と良動作状態とで同じ値を示すが、正常電流に起因する応力及びリーク電流に起因する応力は、不良動作状態と良動作状態とで異なる値を示す。従って、リーク箇所の特定には複数の差像を解析することが必要となる。
【0040】
本実施例においては、複数の磁場条件で応力解析を行っているため、複数の差像を得ることが可能である。このため、良品の半導体装置を検査することなく、不良品の半導体装置のリーク箇所を特定することが可能である。従って、第1実施例と比較して、半導体装置に発生する応力のうち電流に依存しない応力が不良動作状態と良動作状態でまったく同じ値を示すため、磁場条件の選び方によっては、より精度が高い検査が可能となる。また、不良品の半導体装置と同一種類の良品の半導体装置が入手できない場合においても、リーク発生箇所を特定することができる。
【0041】
次に、本発明の第3実施例について図1、図6及び図7を参照して説明する。本実施例は、不良品の半導体装置とこの半導体装置の設計デ−タ(CADデ−タ)とを使用し、リーク箇所を特定する検査方法である。本実施例で使用する検査装置は、図1に示す第1実施例で使用した検査装置である。図6及び図7は、第3実施例における検査方法の手順を示すフローチャート図である。
【0042】
図1に示すステージ14上に不良の半導体装置15をセットする(図6のステップS301)。入力装置23により制御コンピュータ22に指示を入力し、顕微鏡11、画像検出器12、光源13及びステ−ジ14を制御する。このとき、光源13に照らされた半導体装置15の配線パタ−ンが顕微鏡11により観察され、前記配線の光学的パターン像が得られる。ここで得られたパターン像が画像検出器12により電気信号に変換され撮像された後、前記信号が制御コンピュータ22を介して画像処理装置25に入力し、画像表示装置26にて前記パターン像が表示される(ステップS302)。その後、このパターン像を記録する(ステップS303)。
【0043】
次に、電源17により半導体装置15の配線に電流を入力し、半導体装置15を不良動作状態にする(ステップS304)。このとき、半導体装置15には正常電流に加えて、本来流れないはずの箇所、即ちリ−ク箇所にも電流が流れる。そして、制御コンピュ−タ22により磁場発生器18及び19を制御し、半導体装置15に磁場を印加する(ステップS305)。このとき、半導体装置15の配線には電流が流れ、かつ、磁場がかかるため、この配線には応力が発生する。この応力を応力測定20により測定して電気信号に変換し、これを応力検出装置21に送り応力像を検出する(ステップS306)。この像を撮像後、検出信号を制御コンピュータ22を介して画像処理装置25に入力し、画像データとして出力して画像表示装置26に表示させ、画像処理装置25に記録する(ステップS307)。次いで、磁場の条件を変更し、前記ステップS305乃至S307に示した操作と同じ操作を行う。即ち、不良動作状態にした半導体装置15にステップ305において印加した磁場とは異なる条件の磁場を印加し、このとき、半導体装置15の配線に発生する応力を検出し応力像を検出し記録する(ステップS308乃至S310)。この一連の操作において得られた応力像をデータ解析する(ステップS311)。次いで、ステップS308乃至S311における操作を繰り返し、リーク箇所を特定するために十分なデータが得られたと判断した時点で、不良品の半導体装置のデ−タ取得を終了する(ステップS312)。
【0044】
次に、設計デ−タ(CADデ−タ)を使用してパタ−ン像を表示する(ステップS313)。そして、このパタ−ン像を記録する(ステップS314)。その後、前記設計デ−タを使用して、ステップS305において印加した磁場条件において、前記不良品の半導体装置が良動作状態であるときに発生する応力をシミュレ−トする(ステップS315)。このシミュレ−ションで得られた応力像を、良品の半導体装置の応力像として記録する(ステップS316)。更に、磁場条件を変更し、応力像をシミュレ−トし、得られた応力像を記録する(ステップS317及びS318)。前述の一連の操作において得られた応力像をデータ解析する(ステップS319)。次いで、ステップS317乃至S319における操作を繰り返し、リーク箇所を特定するために十分なデータが得られたと判断した時点で、良動作状態のデ−タ取得を終了する(ステップS320)。
【0045】
このようにして得られた不良品及び良品の半導体装置における応力像から、画像処理装置25によりこれらの差像を求め、この差像を画像表示装置26により表示する(ステップS321)。その後、この差像を記録する(ステップS322)。
【0046】
最後に、画像処理装置25により、前記差像を先に記録したパターン像に重ね合わせた合成像を作成する(ステップS323)。そして、この合成像を表示する(ステップS324)。その後、デ−タ解析を行い(ステップS325)、リ−ク箇所を特定する(ステップS326)。
【0047】
本実施例によれば、良品の半導体装置が入手できない場合においても、また、不良品の半導体装置を良動作状態にセットできない場合においても、設計データを使用することによりリーク箇所を特定することが可能である。
【0048】
また、本実施例を前記第1実施例及び前記第2実施例と任意に組み合わせて、リーク箇所の特定を行うことも可能である。
【0049】
一方、本発明の検査装置及び検査方法は、オ−プン箇所、即ち本来閉じているはずの回路が開いている箇所の特定にも適用できる。つまり、オープン箇所を有する不良品の半導体装置及び同じ種類の良品の半導体装置について磁場を印加し、応力像を検出する。このとき、不良品の半導体装置において、本来流れていなければいけない箇所に電流が流れていない場合、同磁場条件での応力像には違いが現れる。そのため、前記両デ−タを比較し差像を作成することで、オ−プン箇所を特定することができる。
【0050】
更に、本発明の検査装置及び検査方法は、半導体装置の良品としての応力の振る舞いを検出することができ、良品解析の手法としても使用できる。即ち、良動作状態における磁場印加時の応力像を作成し、他の半導体装置における同条件の応力像を比較することで良品解析を行い、潜在的な欠陥を検出することが可能である。
【0051】
また、前記実施例においては、検査対象となる不良品の半導体装置の応力測定を先に行い、次いで比較とする良品又は良動作状態の半導体装置の応力測定を行う例を示したが、不良品の半導体装置と良品の半導体装置の応力を同時に測定する検査装置及び検査方法も本発明に含まれる。更に、磁場発生器を可動とし、半導体に与える磁場の方向を変化させることができる検査装置も本発明に含まれる。
【0052】
【発明の効果】
以上詳述したように、本発明によれば、不良品の半導体装置に電流を流しながら所定の磁場を印加し、発生した応力を良品の半導体装置の応力と比較することにより、半導体装置内を流れるリーク電流と正常電流を分離して示すことができ、電流のリーク箇所を特定できる半導体装置の検査装置及び検査方法を提供することができる。本発明の検査装置及び検査方法は、リーク電流の方向を知ることができ、更に、配線で覆われた部分でリ−クが発生している場合でも、そのリ−ク箇所を特定することが可能である。
【図面の簡単な説明】
【図1】本発明における第1乃至第3実施例の検査装置の構成を示す図である。
【図2】本発明における第1実施例の検査方法の手順を示すフローチャート図である。
【図3】本発明における第1実施例の検査方法の手順を示すフローチャート図である。
【図4】本発明における第2実施例の検査方法の手順を示すフローチャート図である。
【図5】本発明における第2実施例の検査方法の手順を示すフローチャート図である。
【図6】本発明における第3実施例の検査方法の手順を示すフローチャート図である。
【図7】本発明における第3実施例の検査方法の手順を示すフローチャート図である。
【図8】従来の検査装置の構成を示す図である。
【図9】従来の検査方法の手順を示すフローチャート図である。
【符号の説明】
10;検査部
11;顕微鏡
12;画像検出器
13;光源
14;ステージ
15;半導体装置
17;電源
18;磁場発生器
19;磁場発生器
20;応力測定
21;応力検出装置
22;制御コンピュータ
23;入力装置
24;位置制御装置
25;画像処理装置
26;画像表示装置
50;検査部
51;顕微鏡
52;画像検出器
52;光源
54;ステージ
55;半導体装置
57;電源
58;磁場測定端子
59;磁場検出装置
60;制御コンピュータ
61;入力装置
62;位置制御装置
63;画像処理装置
64;画像表示装置

Claims (10)

  1. 半導体装置におけるリーク電流の発生箇所を特定する検査装置において、前記半導体装置に磁場を印加する磁場印加手段と、前記磁場内において前記半導体装置の配線に電流を流す電源手段と、前記磁場内で電流を流すことにより前記配線に発生する応力を検出する応力検出手段と、半導体装置の配線パターンを観察する観察手段と、前記応力検出結果及び配線パターンの観察結果を画像として表示する画像表示手段と、を有することを特徴とする半導体装置の検査装置。
  2. 前記画像を記憶する記憶手段と、複数の前記応力検出結果の画像からそれらの差像を作成し、前記配線パターンの観察結果の画像と前記差像とを重ね合わせた像を作成する画像処理手段と、を有することを特徴とする請求項1に記載の半導体装置の検査装置。
  3. 前記磁場発生手段が、複数の異なる状態の磁場を発生することを特徴とする請求項1又は2に記載の半導体装置の検査装置。
  4. 半導体装置におけるリーク電流の発生箇所を特定する検査方法において、前記半導体装置に磁場を印加する工程と、前記磁場内において前記半導体装置の配線に電流を流す工程と、前記磁場内で前記半導体装置の配線に電流を流すことにより前記配線に発生する応力を検出し応力像を作成する工程と、比較となる他の応力像を作成する工程と、前記半導体装置の応力像及び前記比較応力像の差像を作成する工程と、前記差像を前記半導体装置の配線パターン像と比較する工程と、を有することを特徴とする半導体装置の検査方法。
  5. 前記比較となる他の応力像を作成する工程は、前記半導体装置と同一種類で且つ良品の他の半導体装置に、前記半導体装置に印加した磁場と同一の磁場を印加すると共に前記半導体装置に流した電流と同一の電流を流し、このとき前記他の半導体装置の配線に発生する応力を検出することにより、前記比較となる他の応力像を作成する工程であることを特徴とする請求項4に記載の半導体装置の検査方法。
  6. 前記比較となる他の応力像を作成する工程は、前記半導体装置に前記応力像を作成したときに印加した磁場と同一の磁場を印加すると共に前記半導体装置が良動作状態となるような電流を流し、このとき前記半導体装置の配線に発生する応力を検出することにより、前記比較となる他の応力像を作成する工程であることを特徴とする請求項4に記載の半導体装置の検査方法。
  7. 前記比較となる他の応力像を作成する工程は、前記半導体装置の良動作状態を想定したシミュレーションに基づいて前記比較となる他の応力像を作成する工程であることを特徴とする請求項4に記載の半導体装置の検査方法。
  8. 前記磁場として複数の異なる状態の磁場を使用し、夫々の状態の磁場について、前記半導体装置に磁場を印加する工程、前記磁場内において前記半導体装置の配線に電流を流す工程、前記磁場内で前記半導体装置の配線に電流を流すことにより前記配線に発生する応力を検出し応力像を作成する工程、及び比較となる他の応力像を作成する工程を実施し、前記複数の異なる状態の磁場に対応する複数の差像を作成することを特徴とする請求項4乃至7のいずれか1項に記載の半導体装置の検査方法。
  9. 前記配線パターン像を、顕微鏡による観察結果に基づいて作成することを特徴とする請求項4乃至8のいずれか1項に記載の半導体装置の検査方法。
  10. 前記配線パターン像を、前記半導体装置の設計データに基づいて作成することを特徴とする請求項4乃至8のいずれか1項に記載の半導体装置の検査方法。
JP2000125471A 2000-04-26 2000-04-26 半導体装置の検査装置及び検査方法 Expired - Fee Related JP3589938B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000125471A JP3589938B2 (ja) 2000-04-26 2000-04-26 半導体装置の検査装置及び検査方法
US09/842,158 US6549868B2 (en) 2000-04-26 2001-04-26 Semiconductor device test system and test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000125471A JP3589938B2 (ja) 2000-04-26 2000-04-26 半導体装置の検査装置及び検査方法

Publications (2)

Publication Number Publication Date
JP2001305192A JP2001305192A (ja) 2001-10-31
JP3589938B2 true JP3589938B2 (ja) 2004-11-17

Family

ID=18635426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000125471A Expired - Fee Related JP3589938B2 (ja) 2000-04-26 2000-04-26 半導体装置の検査装置及び検査方法

Country Status (2)

Country Link
US (1) US6549868B2 (ja)
JP (1) JP3589938B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267029A (ja) * 2005-03-25 2006-10-05 Aitesu:Kk 複数の関連する検査結果等を同一の画面で同時に表示する検査装置
US7414409B1 (en) * 2005-08-19 2008-08-19 Vladimir Faifer Non-contact method and apparatus for measurement of leakage current of p-n junctions in IC product wafers
US7719295B2 (en) * 2007-01-31 2010-05-18 International Business Machines Corporation Method and apparatus for implementing IC device testing with improved SPQL, reliability and yield performance
FR2933200B1 (fr) * 2008-06-25 2010-09-10 Centre Nat Etd Spatiales Procede et machine de test multidimensionnel d'un dispositif electronique a partir d'une sonde monodirectionnelle

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575990B2 (ja) * 1992-03-24 1997-01-29 株式会社東芝 半導体装置とそのテスト方法
JPH06314726A (ja) 1993-04-30 1994-11-08 Kawasaki Steel Corp 半導体装置の解析装置

Also Published As

Publication number Publication date
US20010039485A1 (en) 2001-11-08
JP2001305192A (ja) 2001-10-31
US6549868B2 (en) 2003-04-15

Similar Documents

Publication Publication Date Title
JP3729784B2 (ja) デバイスの欠陥検査装置及び欠陥検査方法
TW201600861A (zh) 電子裝置的奈米探測裝置及方法
WO2006137415A1 (ja) 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP2006105960A (ja) 試料検査方法及び試料検査装置
JPS61267336A (ja) 半導体装置の検査方法および検査装置
US6724929B1 (en) Wafer inspecting apparatus
JP3472971B2 (ja) Ic不良解析方法及び不良解析装置
JP2000161932A5 (ja)
JP2004150840A (ja) 半導体集積回路の不良解析装置、システムおよび検出方法
JP3589938B2 (ja) 半導体装置の検査装置及び検査方法
US5640098A (en) IC fault analysis system having charged particle beam tester
EP0667535A2 (en) Electron beam tester and testing method using the same
JP3750270B2 (ja) フォトマスク欠陥解析装置および欠陥解析方法
WO2012014736A1 (ja) 試料検査装置及び吸収電流像の作成方法
JP3686124B2 (ja) 電子ビームテストシステムを使用する故障解析方法
TWI780880B (zh) 檢查方法
KR20230154949A (ko) 시료 검사 장치, 검사 시스템, 박편 시료 제작 장치 및 시료의 검사 방법
JP2009231490A (ja) 半導体装置の解析装置及び半導体装置の解析方法
US7899237B2 (en) Method, apparatus and system for detecting anomalies in mixed signal devices
JPH01216548A (ja) 半導体装置の不良解析装置
JP3699215B2 (ja) Lsi用不良解析装置
TW202401480A (zh) 帶電粒子束系統,及試料評估資訊生成方法
JPH05240927A (ja) 半導体素子解析装置
JP2006128504A (ja) 欠陥解析装置
JPH11195684A (ja) 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees