JP2976423B2 - 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体 - Google Patents

半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体

Info

Publication number
JP2976423B2
JP2976423B2 JP10001259A JP125998A JP2976423B2 JP 2976423 B2 JP2976423 B2 JP 2976423B2 JP 10001259 A JP10001259 A JP 10001259A JP 125998 A JP125998 A JP 125998A JP 2976423 B2 JP2976423 B2 JP 2976423B2
Authority
JP
Japan
Prior art keywords
potential
image
defective product
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10001259A
Other languages
English (en)
Other versions
JPH11195684A (ja
Inventor
洋志 住友
豊一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10001259A priority Critical patent/JP2976423B2/ja
Publication of JPH11195684A publication Critical patent/JPH11195684A/ja
Application granted granted Critical
Publication of JP2976423B2 publication Critical patent/JP2976423B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Locating Faults (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体集積回路の断
線故障検出装置及びその方法並びにその制御プログラム
を記録した記録媒体に関し、特にCMOS構造の半導体
集積回路の断線故障検出方式の改良に関するものであ
る。
【0002】
【従来の技術】従来の半導体集積回路(LSIと称す)
の故障信号の発生源を特定するために使用される電子ビ
ームテスタでは、ロジックテスタから供給されるテスト
ベクトルによる内部配線の電位変化がLSI表面に電子
ビームを照射した際の表面電位ポテンシャルに及ぼす二
次電子放出量の変化を測定することによって、着目する
配線の電位変化パターンを得て、これを良品と不良品の
LSI間で比較するようになっている。
【0003】この他にも、断線故障のみに特化した、よ
り簡便な検出方法として、断線のある配線と直接接続さ
れているゲートへ電子を注入することにより、電源線と
接地線との間に生じる電位変化を利用したCIVA(Ch
arge Induced Voltage Alternation)法が文献1(E.I.
Cole Jr. and R.E.Anderson,“Rapid Localization of
Open Conductors Using Charge Induced Voltage Alter
nation” Proceedingsof the 30th International Rel
iability Physics Symposium, 288-298(1992))に開示
されており、これが実用化されている。
【0004】しかしながら、従来の単一モード故障に特
化した解析技術と比較して電子ビームテスタを使用した
故障解析では、解析標準時間が2時間以上を要すること
が欠点となっている。従来、電子ビームテスタでは、注
目した配線の電位変化を検証するためにLSIの動作試
験を行うためのテストベクトルと、それをLSIに与え
るためのロジックテスタとが必要である。LSIとロジ
ックテスタとの接続のために複雑な配線治具の準備に時
間をかける必要があり、LSIの大規模化による多ピン
化に伴い、解析の事前に不可欠な準備時間が増大すると
いう欠点がある。
【0005】また、CIVA法では、例えば、3入力の
NANDゲートにおいて、断線のある配線以外の二つの
入力がハイレベル(以下、Hと記す)とローレベル(L
と記す)とに別れていて出力が固定されている場合のよ
うに、断線のあるゲートの入力を変化させてもそのゲー
ト出力に変化が生じなければ断線を検知できない。即
ち、断線故障の場所によってはCIVA法では検出でき
ないという問題があった。更に、通常の走査電子顕微鏡
(SEM)装置に加えて、画像化のために別途演算処理
装置を必要とするため、システム構成が複雑になるとい
う欠点があった。
【0006】そこで、これ等の従来提案されている技術
に対して指摘されている課題を解決するために、本願発
明者らが特願平8−294149号において、CMOS
構造の半導体集積回路の電源線と接地線から繰返しパル
ス電圧を印加することによって、静的な状態では半導体
集積回路の大半の内部配線は必ず電源線か接地線のいず
れか一方と電気的に接続する回路構造を利用して、テス
トベクトルを用いずに内部配線に電位変化を伝播させて
得た電位像にCADレイアウト像をマスクとして重ね合
せて断線箇所の視認性を向上し断線箇所を検出する技術
を出願している。
【0007】更に、同じく本願発明者らが特願平9−0
80549号において、上記発明においてレイアウトデ
ータを用いずに良品と不良品の電位像の差像のみから断
線箇所を検出する技術を出願している。
【0008】
【発明が解決しようとする課題】しかし、特願平8−2
94149号に記載の断線検出法では、電位像を取得す
る以外にレイアウトデータを用いて実時間画像処置を実
施するための高性能WS(ワークステーション)を必要
とし、運用コストがかかるため簡易な断線検出技術では
ない。
【0009】また、特願平9−080549号に記載の
断線検出法では、良品と不良品の電位像を比較する場
合、良品と不良品の電位像を迅速に取得するために電子
ビームテスタを2台用意するかもしくは良品と不良品を
交換する毎に真空度を低下させるため画像取得に時間が
かかり、簡易で高速な検出技術ではない。
【0010】そこで本発明は、大規模回路のLSIの断
線故障箇所を検出する簡易でかつ高速な方法を提供する
ことを目的とする。
【0011】
【課題を解決するための手段】本発明によれば、CMO
S構造の半導体集積回路の信号線には定電圧を印加し電
源線及び接地線には夫々パルス状電圧を印加しつつ前記
半導体集積回路に対して電子ビームを照射し、この照射
による二次電子信号を検出して当該半導体集積回路の配
線の電位像を取得してこの電位像から断線故障検出をな
すようにした半導体集積回路の断線故障検出装置であっ
て、前記半導体集積回路の良品と不良品とを前記電子ビ
ームの照射部に移動交換して各々の前記電位像を取得す
る手段と、前記電位像を同一画面上に交互に表示する手
段とを含むことを特徴とする半導体集積回路の断線故障
検出装置が得られる。
【0012】また、本発明によれば、CMOS構造の半
導体集積回路の信号線には定電圧を印加し電源線及び接
地線には夫々パルス状電圧を印加しつつ前記半導体集積
回路に対して電子ビームを照射し、この照射による二次
電子信号を検出して当該半導体集積回路の配線の電位像
を取得してこの電位像から断線故障検出をなすようにし
た半導体集積回路の断線故障検出方法であって、前記半
導体集積回路の良品と不良品とを前記電子ビームの照射
部に移動交換して各々の前記電位像を取得するステップ
と、前記電位像の各々を同一画面上に交互に表示するス
テップとを含むことを特徴とする半導体集積回路の断線
故障検出方法が得られる。
【0013】そして、前記電位像の各々の明度差により
前記不良品の断線箇所を検出するようにしたことを特徴
とし、前記良品及び不良品の前記電子ビームの被照射領
域の差が最小になるように一方の被照射領域を調整して
前記電位像の取得を行うステップを更に含むことを特徴
とする。
【0014】また、前記良品及び不良品の電位像の明度
差が最小となるように一方の電位像の明度を調整して前
記電位像の取得を行うステップを含むことを特徴とし、
更に、前記良品及び不良品の電位像の差像を生成するス
テップを含み、この差像における中間明度領域の有無に
より前記不良品の断線箇所を検出するようにしたことを
特徴とする。
【0015】更にはまた、前記良品及び不良品の電位像
の差像を生成するステップと、この差像の明度変更を行
うステップとを含み、この明度変更された差像により前
記不良品の断線箇所を検出するようにしたことを特徴と
する。
【0016】また、本発明によれば、CMOS構造の半
導体集積回路の信号線には定電圧を印加し電源線及び接
地線には夫々パルス状電圧を印加しつつ前記半導体集積
回路に対して電子ビームを照射し、この照射による二次
電子信号を検出して当該半導体集積回路の配線の電位像
を取得してこの電位像から断線故障検出をなすようにし
た半導体集積回路の断線故障検出方法をコンピュータに
より実行せしめるための制御プログラムを記録した記録
媒体であって、前記半導体集積回路の良品と不良品とを
前記電子ビームの照射部に移動交換して各々の前記電位
像を取得するステップと、前記電位像の各々を同一画面
上に交互に表示するステップとを含むプログラムを記録
した記録媒体が得られる。
【0017】本発明の作用を述べる。上述の方法により
取得された良品と不良品の電位像は、断線した配線とL
SIの動作に寄与する構造をもたない領域及びLSIの
動作に寄与する構造を有する領域とを、画素の明度の差
異によって識別できる画像となり、断線箇所のみで明度
変化が異なる画像となり、極めて容易に迅速に断線箇所
の検出が可能となる。
【0018】また、良品と不良品とに対する電子ビーム
照射を、真空チャンバ内で移動交換自在とすることで、
真空度を低下させることなく試料の交換が可能であるた
めに、従来は試料交換時に真空度が低下して、当該真空
度を所定値に上げるための待ち時間が必要だったものを
省略できる、当該待機時間が10分以上から10秒以下
に短縮できる。
【0019】更に、良品と不良品との電位像が同じ位置
座標を表示する様に、一方の電位像の中央の位置座標を
基準にしてもう一方の電位像が同じ位置座標を表示する
様に表示位置を移動し、更に電位像同士のずれが最小に
なる様に一方の像に歪みを持たせたり、傾ける等の画像
処理を施した後、電位像を取得し同一画面上に交互に表
示することで断線箇所をより検出しやすくする。
【0020】上記の様にして得られる画像は、不良品と
良品で位置座標が同じ画素が重なり合う様に画像処理を
施しているので、断線した配線と半導体集積回路の動作
に寄与する構造を持たない領域及び半導体集積回路の動
作に寄与する構造を持つ領域とを明度変化の大きさによ
って識別できる画像であり、断線箇所で明度が異なる画
像である。この様に断線箇所の視認性が向上するので断
線箇所検出が容易となる。
【0021】また、不良品と良品の電位像同士が全く重
なり合う様に画像処理を施し、更に、電位像の明度分布
の差違が断線箇所以外では最小になる様に、一方の電位
像を基準としてもう一方の電位像に明度分布をずらす画
像処理を施し、同一画面上に交互に表示すること断線箇
所をより検出しやすくする。
【0022】上記の様にして得られる画像は、単に不良
品と良品で位置座標が同じ画素が画面上で重なり合う様
に画像処理を施した画像よりも、断線した配線と半導体
集積回路の動作に寄与する構造を持たない領域及び半導
体集積回路の動作に寄与する構造を持つ領域とを画素の
明度によって識別しやすい画像であり、断線箇所のみで
大きな明度変化がある画像である。この様に断線箇所の
視認性が向上するので断線箇所検出が容易となる。
【0023】また、不良品と良品の電位像が断線以外の
領域では同じ明度分布の電位像から差像を作成し画面上
に表示することで断線箇所をより検出しやすくする。
【0024】上記の様にして得られる画像は、単に不良
品と良品で断線以外の領域では同じ明度分布になる様画
像処理を施した電位像とは異なり、断線した配線と他の
領域とを画素の明度によって識別できる画像であり、断
線箇所のみが中間明度とは異なる画像である。この様に
断線箇所の視認性が向上するので断線箇所検出が容易と
なる。
【0025】更に、両電位像の差像中の画素の明度を断
線箇所特有の明度のものを白または黒に変更して表示し
た2つの画像を作成して同一画面上に交互表示すること
で、断線箇所をより検出しやすくする。
【0026】上記の様にして得られる画像は、単に断線
した配線と他の領域とを画素の明度によって識別できる
画像よりも、断線箇所の視認性を向上させた画像であ
り、断線箇所検出が容易となる。
【0027】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0028】図1(A)は本発明を実施する半導体集積
回路の故障解析装置の一例を示す構成図である。この解
析装置は電子銃110を含む走査型電子顕微鏡(SE
M)101と、良品と不良品を真空度を低下させずに交
換する装置105と、試料CMOS−LSI100の電
位像を作成するワークステーション(WS)111とか
ら構成されている。尚、このSEM101等を含む装置
を電子ビームテスタ102として示している。SEM1
01の真空容器内に設置された試料LSI100には、
パルスジェネレータ103から電源線の端子106と接
地線の端子107に接続して繰返しパルス電圧が印加さ
れており、試料LSI100の信号入力を行う端子10
8に定電圧電源104を接続して初段入力電圧が印加さ
れている。
【0029】CMOS−LSIの内部配線の電位変化
は、SEM101の真空容器内にてCMOS−LSIに
電子銃110を用いて一次電子ビーム109を走査しな
がら照射し、一次電子ビームが照射された部位に応じて
放出される二次電子の検出器への到達量によって測定さ
れる。測定結果はWS111によりピクセル分割された
所定の領域毎に二次電子の放出量を白黒の階調表示を行
う様に画像処理し、ディスプレイ112に表示させる。
記憶媒体118はWS111の動作制御プログラムを記
録したROM等のメモリ装置である。
【0030】次に、電子ビーム109の照射領域に設置
された試料LSI100の移動交換について図1(B)
を用いて説明する。図1(B)は良品と不良品を電子ビ
ーム照射領域に移動させる装置105の構成図である。
水平方向116に移動することによって良品か不良品の
どちらか一方を電ビーム照射領域に設置し、更に垂直方
向117に移動することによってパルスジェネレータ1
03と定電圧電源104からの電気信号の供給を可能と
する。
【0031】次に電気信号の供給と本発明における電位
像の取得法について図1(C)を用いて説明する。図1
(C)は印加する電圧の模式図である。パルスジェネレ
ータ103によって電源線に印加する繰返しパルス電圧
121の高い電圧と接地線に印加する繰返しパルス電圧
123の低い電圧の電位差は試料LSI毎に定められて
いる最大定格電圧120に、電源線に印加する繰返しパ
ルス電圧121の低い電圧は接地線に印加する繰返しパ
ルス電圧123の高い電圧より低くなる様に、信号線に
接続する定電圧電源104の電圧をパルス電圧121と
123が交差する範囲内の電圧値に設定する。その後、
電圧が高い状態での二次電子信号検出期間124もしく
は電圧が低い状態での二次電子信号検出期間125にお
いて、良品と不良品の電位像を取得し両者を比較するこ
とによって、断線箇所を検出する。
【0032】尚、図1(C)において、二次電子信号検
出期間124と125との2つの期間を交互に設けてい
るのは、一方の期間で検出(サンプリング)を行い、他
方の期間でリセットを行うことにより、検出電位像がよ
り明瞭となる様にしたものであり、その詳細は前述した
本願発明者らによって提案中の特願平8−294149
号に開示されている。また、信号線への印加定電圧12
2をパルス電圧121と123とが交差する範囲内の電
圧値とするのは、この範囲内の電圧が最良の結果を生ず
ることによる。
【0033】次に断線検出方法について、図2を用いて
説明する。図2は第一の実施の形態における断線検出の
アルゴリズムを示すフローチャートである。先ず、良品
と不良品の半導体集積回路において、不良品のLSIを
電子ビームの照射領域に固定する(ステップ200)。
電源線と接地線から繰返しパルス電圧を、信号入力線か
ら定電圧を印加し(ステップ201)電位像を取得する
(ステップ202)。
【0034】次にパルス電圧の供給を停止し(ステップ
203)、不良品と良品を交換して(ステップ204)
パルス電圧の供給を再開してから(ステップ205)、
良品の電位像を取得する(ステップ206)。次にステ
ップ202とステップ206で取得した不良品と良品の
電位像を同一画面に交互に表示し(ステップ208)、
断線を示す良品と不良品の明度が異なる箇所の存否を確
認する(ステップ209)。
【0035】電位像内において、明度が良品と不良品で
異なる画素が集中している領域が存在すればその画像内
に断線が接続している配線が存在すると判断し(ステッ
プ224)処理を終了する。断線に接続した配線が存在
しない場合、電子ビームの照射位置を変更し(ステップ
223)、ステップ200に戻って上記の動作を繰返
す。
【0036】上記のステップ209における判断基準
は、電位像内の同じ位置の画素同士で明度が異なる画素
が一定密度以上で存在する領域の有無により判断を行う
ことができ、これは装置利用者が目視により判断しても
良く、また、断線と判断する明度の画素の密度に境界値
を設定する等の公知のソフトウェア技術により行うこと
もでき、その方法は特に限定されることはない。
【0037】以下に、この第一の実施の形態に従った画
像比較による断線検出の方法について図3を参照して具
体的に説明する。図3(A)は装置構成図である図1に
おいて信号入力線から定電圧を印加され、かつ電源線と
接地線から繰返しパルス電圧を供給している良品の電位
像の模式図で、図3(B)は、不良品だが電位像内には
断線が存在しない電位像の模式図である。図3(C)は
不良品の電位像内に断線が存在する場合の模式図であ
る。
【0038】各図中、301は高い電位が伝播している
配線,302は配線が存在しない領域,303は低い電
位が伝播している領域,304は断線箇所,305は断
線して電位変化が伝播しない配線を示している。
【0039】先ず、内部に断線が存在する不良品の半導
体集積回路に対して、図1(A)に示すパルスジェネレ
ータ103によって電源線に与えるパルス電圧を5Vと
2.5Vの間に振幅する様に設定し、接地線に与えるパ
ルス電圧を2.6Vと0Vとの間で振幅する様に設定す
る。パルス周波数は2000Hzに、電源線と接地線に
与えるパルスの位相差は90度に設定する。
【0040】繰返し電圧パルスをトリガーとしてパルス
の立上がりまたは立下がり後15μsec以内に二次電
子到達数検出を行い、更に繰返し信号を積算してSN比
を向上させることによって、良品の電位像である図3
(A)を作成する。また不良品である半導体集積回路に
対して同じ条件で電圧を印加し電位像である図3(B)
を作成する。図3(A)と(B)の画像比較では断線箇
所は存在しないと判断し、隣接する領域を表示するよう
電子ビーム照射領域を移動する。
【0041】図3(C)の様に、電位像内に断線が存在
する場合、図3(A)と(C)を交互に表示することに
よって断線を目視で検出する。またはソフトウェアによ
る自動判別を行うことによって、電位像内に断線を検出
することもできる。
【0042】更に、本発明の第二の実施の形態を説明す
る。第一の実施の形態で示した方法で良品と不良品の電
位像を取得し、不良品と良品の電位像が同じ位置座標を
表示させるために一方の電位像の中央の位置座標を基準
にしてもう一方の電位像が同じ位置座標を表示する様に
表示位置を移動し、更に電位像同士のずれが最小になる
様に一方の像に画像の位置補正を施したり、傾ける等の
画像処理を施した後、電位像を取得し同一画面上に交互
に表示することで断線箇所の明度変化のみをより検出し
やすくする。
【0043】良品と不良品の電位像を基にして断線箇所
を容易に識別するために、電圧パルスを印加することに
よって生じる断線箇所の画像内での明度変化が、それ以
外の領域の画像内での明度変化よりも大きい像を作成す
る。
【0044】次に、この第二の実施例の形態における断
線検出の方法について、図4を用いて説明する。ハッチ
ングを付けているところが図2と異なる箇所であり、図
4はこの第二の実施の形態における断線検出方法を示す
フローチャートである。
【0045】先ず、不良品と良品の半導体集積回路にお
いて、先の第一の実施の形態に記載したステップ200
から206までを実行する。次にステップ202とステ
ップ206で取得した電位像を比較し、通常はチップ毎
にパッケージングする際のチップの位置ずれや傾きの違
いによって生じる不良品と良品の電位像の中心座標のず
れを検出し(ステップ207)、良品の電位像の座標を
ずらすことによって一致させ(ステップ210)、更に
電位像同士の位置ずれを調整し画像の対応する領域が同
じ位置に表示されるよう調整する(ステップ211)。
【0046】尚、ステップ211において、「像を変形
するパラメータ」とは位置ずれ調整のためのパラメータ
であり、中心座標のずれ角,ずれ量である。
【0047】良品と不良品の電位像を同一画面に交互に
表示し(ステップ208)、断線を示す良品と不良品で
明度が異なる画素が集中している領域の存否を確認する
(ステップ209)。電位像内において、明度が良品と
不良品で異なる画素が集中している領域が存在すればそ
の画像内に断線に接続している配線が存在すると判断し
(ステップ224)処理を終了する。断線に接続した配
線が存在しない場合、電子ビームの照射位置を変更し
(ステップ223)、ステップ200に戻って上記の動
作を繰返す。
【0048】以下に、この第二の実施の形態に従った画
像処理の方法について図3及び図5を参照して具体的に
説明する。図3(A)は、装置構成図である図1におい
て信号入力線から定電圧を印加され、かつ電源線と接地
線から繰返しパルス電圧を供給している良品内の電位像
の模式図で、図3(B)は不良品だが電位像内には断線
は存在しない場所の模式図である。
【0049】図5(A)は図3(A)を図3(B)の中
心座標と重なる様にビーム照射領域を移動し、更に電位
像の歪みを図3(B)に合せる画像処理を施した電位像
の模式図である。図5(C)に模式図として示す断線を
含む試料LSIに次に示す方法を適用し、断線箇所を検
出する。
【0050】先ず、内部に断線が存在する不良品の半導
体集積回路に対して、図1(A)に示すパルスジェネレ
ータ103によって電源線に与えるパルス電圧を5Vと
2.5Vの間に振幅する様に設定し、接地線に与えるパ
ルス電圧を2.6Vと0Vとの間で振幅する様に設定す
る。パルス周波数は2000Hzに、電源線と接地線に
与えるパルスの位相差は90度に設定する。
【0051】繰返し電圧パルスをトリガーとしてパルス
の立上がりまたは立下がり後15μsec以内に二次電
子到達数検出を行い、更に繰返し信号を積算してSN比
を向上させることによって、良品の電位像である図3
(A)を作成する。また不良品である半導体集積回路に
対して同じ条件で電圧を印加し電位像を取得した後に不
良品の電位像と同じ位置の像を表示する様に画像処理を
施すことによって、図5(B)と同じ位置座標の電位像
である図5(A)を作成する。図5(A)と(B)の画
像比較では断線箇所は存在しないと判断し、隣接する領
域を表示するよう電子ビーム照射領域を移動する。
【0052】図5(C)の様に、電位像内に断線が存在
する場合、図5(A)と(C)を交互に表示することに
よって断線を目視で検出する。またはソフトウェアによ
る自動判別を行うことによって、電位像内に断線を検出
することもできる。
【0053】更に、本発明の第三の実施の形態として、
第一の実施の形態で示した方法で良品と不良品の電位像
を取得し、更に第二の実施の形態で示した方法で不良品
と良品の電位像が同じ位置座標を同一画面上に表示する
様に画像処理を施した後、画素の明度分布の差が最小に
なる様に良品もしくは不良品の電位像の明度分布をずら
し、同一画面上に交互に表示することで断線箇所をより
検出しやすくする。
【0054】良品と不良品の電位像を基にして断線箇所
を容易に識別するために、電圧パルスを印加することに
よって生じる断線箇所の画像内での明度変化が、それ以
外の領域の画像内での明度変化よりも大きい像を作成す
る。
【0055】次に、この第三の実施の形態における断線
検出の方法について、図6を用いて説明する。ハッチン
グを付けている箇所が図4と異なる部分であり、図6は
この第三の実施の形態における断線検出法を示すフロー
チャートである。
【0056】先ず、不良品と良品の半導体集積回路にお
いて、本発明の第2の実施の形態に記載したステップ2
00から211までを実行する。次に断線箇所以外では
画素の明度差が最小の電位像を表示させる様に不良品の
明度分布(コントラスト)をずらす(ステップ21
2)。良品と不良品の電位像を同一画面上に交互に表示
し(ステップ208)断線を示す良品と不良品で明度が
異なる画素が集中している領域の存否を確認する(ステ
ップ209)。
【0057】電位像内において、明度が良品と不良品で
異なる画素が集中している領域が存在すればその画像内
に断線に接続している配線が存在すると判断し(ステッ
プ224)、処理を終了する。断線に接続した配線が存
在しない場合、電子ビームの照射位置を変更し(ステッ
プ223)、ステップ200に戻って上記の動作を繰返
す。
【0058】以下に、この第三の実施の形態に従った画
像処理の方法について図7を参照して具体的に説明す
る。図7(A)は装置構成図である図1において信号入
力線から定電圧を印加され、かつ電源線と接地線から繰
返しパルス電圧を供給している良品内の電位像の模式図
で、図7(B)は不良品内の電位像の模式図である。図
7(B)に模式図として示す断線を含む試料LSIに次
に示す方法を適用し、断線箇所を検出する。
【0059】先ず内部に断線が存在する不良品の半導体
集積回路に対して、図1(A)に示すパルスジェネレー
タ103によって電源線に与えるパルス電圧を5Vと
2.5Vの間に振幅する様に設定し、接地線に与えるパ
ルス電圧を2.6Vと0Vとの間で振幅する様に設定す
る。パルス周波数は2000Hzに、電源線と接地線に
与えるパルスの位相差は90度に設定する。
【0060】繰返し電圧パルスをトリガーとしてパルス
の立上がりまたは立下がり後15μsec以内に二次電
子到達数検出を行い、更に繰返し信号を積算してSN比
を向上させることによって、不良品の電位像である図7
(B)を作成する。また良品である半導体集積回路に対
して同じ条件で電圧を印加し電位像を取得した後に不良
品の電位像と同じ位置の像を表示する様に画像処理を施
すことによって、図7(B)と同じ位置座標の電位像で
ある図7(A)を作成する。
【0061】電位像内に断線が存在する場合、図7
(A)と(B)を交互に表示することによって断線を目
視で検出した。またはソフトウェアによる自動判別を行
うことによって、電位像内に断線を検出する。
【0062】以下に、本発明の第四の実施の形態につい
て図面を参照して説明する。第一の実施の形態と同様
に、図1に模式的に示した断線検出装置と方法を用い
る。断線を容易に検出する画像処理法について図8を用
いて説明する。ハッチングを付けている箇所が図6と異
なる部分であり、図8はこの第四の実施の形態における
断線検出方法を示すフローチャートである。
【0063】先ず、不良品と良品の半導体集積回路にお
いて、第三の実施の形態で記載したステップ200から
212までを実行し、不良品の電位像を基にしてステッ
プ212にて作成した良品の電位像との差像を作成する
(ステップ600)。
【0064】次にステップ600にて作成した差像内に
おいて、明度が中間明度(灰色)ではない画素が一定密
度以上で存在するか目視または自動判断するソフトウェ
アによって、判断する(ステップ601)。断線に接続
した配線がない場合、電子ビームの照射位置を変更し
(ステップ223)、ステップ200に戻って上記の動
作を繰返す。電位像内において、明度が異なる画素が集
中している領域を発見するまで探索が続けられることと
なる。
【0065】この第四の実施の形態が特徴とする点につ
いて図9を参照して説明する。図9(A)は観測領域内
に断線が存在しない不良品の電位像と良品の電位像の差
像の模式図であり、図9(B)は観測領域内に断線箇所
304を含む不良品の電位像と良品の電位像の模式図で
ある。
【0066】第三の実施の形態での断線検出方法では、
図7(A)と(B)に示す様に、電位像内に3つ以上の
明度を示す領域が存在し、断線箇所と他の領域との識別
はしやすいが、断線箇所の明度が中間明度のため視認性
は良くない。本例における画像処理では、図9(B)に
示す様に断線箇所と直接接続している配線上の領域だけ
が他の領域とは異なる明度で表示されるので、断線箇所
を特定するのに第一の実施の形態よりも短時間で特定す
ることができる。
【0067】本例における断線検出の方法では、差像内
に断線特有の明度である中間明度よりも明るい明度か暗
い明度の画素が一定以上の密度で存在しないか、目視ま
たはソフトウェアによる自動判別を行うことによって、
電位像内に断線特有の明度の画素を発見することができ
る。
【0068】本発明の第五の実施の形態による半導体集
積回路の断線検出方法は、第二〜第四の実施の形態で示
した画像処理を施した結果の差像において、断線以外は
全て中間明度で断線のみが黒または白の明度で表示され
た2枚の画像を作成し、同一画面上に交互に表示するこ
とで断線箇所をより検出しやすくする。
【0069】以下、断線を容易に検出する画像処理法に
ついて図10を用いて説明する。ハッチングを付けてい
る箇所が図8と異なる部分であり、図10はこの第五の
実施の形態における断線検出方法のフローチャートであ
る。
【0070】先ず、不良品と良品の半導体集積回路にお
いて、第四の実施例の形態で記載したステップ200か
ら600までを実行し、差像を基にして断線箇所特有の
中間明度とは異なる明度を持つ画素を全て黒もしくは白
の明度の画素で表示した2枚の画像を作成し(ステップ
800)、その2つの画像内において、明度が中間明度
(灰色)でない画素が一定密度以上で存在する領域の有
無を目視または自動判断するソフトウェアによって判断
する(ステップ801)。
【0071】断線に接続した配線がない場合、電子ビー
ムの照射位置を変更し(ステップ223)、ステップ2
00に戻って上記の動作を繰返す。電位像内において、
明度が異なる画素が一定密度以上で存在する領域を発見
するまで探索が続けられることとなる。
【0072】本例が特徴とする点について図11を参照
して説明する。図11(A)は電位像内に断線箇所30
4を含む不良品の模式図である図7(B)と良品の電位
像の模式図である図7(A)の差像において、断線箇所
の明度を最低にした画像の模式図であり、図11(B)
は電位像内に断線箇所304を含む不良品の模式図であ
る図5(B)と良品の電位像の模式図である図5(A)
の差像において断線箇所の明度を最大にした画像の模式
図である。
【0073】先ず、不良品である半導体集積回路に対し
て、第二の実施の形態で記載した電位像の取得法を適用
することによって良品と不良品で電位像を表示している
位置座標のずれが最小である電位像を取得した。次に良
品である半導体集積回路に対して第三の実施の形態で記
載した電位像の取得法を適用することによって良品と不
良品で明度分布の差が最小である電位像を取得した。
【0074】良品と不良品の電位像の画素毎に差を取り
その明度が中間明度でない場合は最大明度または最小明
度に画素の明度を変更することによって、図11(A)
と(B)を作成した。差像内に断線特有の明度である中
間明度よりも明るい明度か暗い明度の画素が一定以上の
密度で存在しないか目視またはソフトウェアによる自動
判別を行うことによって、電位像内に断線特有の明度の
画素を発見することができる。
【0075】先の第四の実施の形態での断線検出方法で
は、図9(B)に示す様に電位像内の明度分布が非常に
中間明度に局在し、断線箇所が下層配線に存在した場
合、他の領域との識別がしにくい。本例における画像処
理では、図11(A)と(B)に示す様に断線箇所30
4と半導体素子に直接接続している配線領域305だけ
が中間明度ではない白と黒の明度で表示されるので、第
四の実施例よりも断線箇所の視認性を向上している。
【0076】
【発明の効果】本発明によれば、信号線と電源線と接地
線夫々の種類に応じてに対して同じ電圧の供給を実施す
れば良く、LSI内部に電位変化を与えるための配線治
具の準備時間は1/以下になる。
【0077】また、LSI内部の配線に電位変化を与え
るためのLSIテスタが不要であり、更に画面を移動さ
せる毎にレイアウトデータを利用して画像処理演算を行
うための高性能のWSは必要なく、電子ビームテスタを
制御する能力があれば良いので、システムを簡便にでき
る。また、良品と不良品の電位像を別途取得する時間が
短縮でき、短時間で断線箇所が特定化できる。
【0078】更に、単に繰返しパルス電圧を印加する方
法によって得られる電位像の比較では、電位変化が生じ
ないため中間明度で表示され視認性の悪い断線箇所を、
逆に断線箇所のみが明度が大きく変化する様に画像処理
を行うことによって容易に断線箇所を検出できる。
【図面の簡単な説明】
【図1】本発明にかかるLSIの故障解析装置の一例を
示す構成図(A)、良品と不良品を移動交換する装置の
部分拡大図(B)、印加する電圧の模式図(C)であ
る。
【図2】第一の実施の形態における断線検出法のアルゴ
リズムを示すフローチャートである。
【図3】図1の良品LSI113内の電位像を拡大表示
した模式図(A)、不良品LSI114内の電位像を拡
大表示した断線を含む模式図(B)、断線を含まない模
式図(C)である。
【図4】第二の実施の形態における断線検出法のアルゴ
リズムを示すフローチャートである。
【図5】図3(B)と(C)の不良品の電位像(A)の
良品の電位像と同じ位置座標を示す様に画像処理を施し
た電位像の模式図(B),(C)である。
【図6】第三の実施の形態における断線検出法のアルゴ
リズムを示すフローチャートである。
【図7】良品の電位像を不良品の電位像と同じ明度分布
を示す様に画像処理を施した電位像の模式図(A)、電
位像内に断線箇所が存在する不良品の電位像の模式図
(B)である。
【図8】第四の実施の形態に用いるアルゴリズムを示す
フローチャートである。
【図9】図5と図7(A)の差像(A)、図7(A)と
図7(B)の差像(B)である。
【図10】第五の実施の形態における断線検出法のアル
ゴリズムを示すフローチャートである。
【図11】図7(A)を基にした図5(B)との差像図
9(B)に断線箇所特有の明度の画素を黒で表示する明
度変更を施した模式図(A)、白で表示する明度変更を
施した模式図(B)である。
【符号の説明】
100 試料LSI 101 SEM 102 電子ビームテスタ 103 パルスジェネレータ 104 定電圧電源 105 良品と不良品の交換器 109 一次電子ビーム 110 電子銃 111 ワークステーション(WS) 112 電位像を表示するディスプレイ 113 良品LSI 114 不良品LSI 118 記憶媒体

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 CMOS構造の半導体集積回路の信号線
    には定電圧を印加し電源線及び接地線には夫々パルス状
    電圧を印加しつつ前記半導体集積回路に対して電子ビー
    ムを照射し、この照射による二次電子信号を検出して当
    該半導体集積回路の配線の電位像を取得してこの電位像
    から断線故障検出をなすようにした半導体集積回路の断
    線故障検出装置であって、 前記半導体集積回路の良品と不良品とを前記電子ビーム
    の照射部に移動交換して各々の前記電位像を取得する手
    段と、 前記電位像を同一画面上に交互に表示する手段と、を含
    むことを特徴とする半導体集積回路の断線故障検出装
    置。
  2. 【請求項2】 CMOS構造の半導体集積回路の信号線
    には定電圧を印加し電源線及び接地線には夫々パルス状
    電圧を印加しつつ前記半導体集積回路に対して電子ビー
    ムを照射し、この照射による二次電子信号を検出して当
    該半導体集積回路の配線の電位像を取得してこの電位像
    から断線故障検出をなすようにした半導体集積回路の断
    線故障検出方法であって、 前記半導体集積回路の良品と不良品とを前記電子ビーム
    の照射部に移動交換して各々の前記電位像を取得するス
    テップと、 前記電位像の各々を同一画面上に交互に表示するステッ
    プと、を含むことを特徴とする半導体集積回路の断線故
    障検出方法。
  3. 【請求項3】 前記電位像の各々の明度差により前記不
    良品の断線箇所を検出するようにしたことを特徴とする
    請求項2記載の半導体集積回路の断線故障検出方法。
  4. 【請求項4】 前記良品及び不良品の前記電子ビームの
    被照射領域の差が最小になるように一方の被照射領域を
    調整して前記電位像の取得を行うステップを更に含むこ
    とを特徴とする請求項2または3記載の半導体集積回路
    の断線故障検出方法。
  5. 【請求項5】 前記良品及び不良品の電位像の明度差が
    最小となるように一方の電位像の明度を調整して前記電
    位像の取得を行うステップを更に含むことを特徴とする
    請求項2または3記載の半導体集積回路の断線故障検出
    方法。
  6. 【請求項6】 前記良品及び不良品の電位像の差像を生
    成するステップを更に含み、この差像における中間明度
    領域の有無により前記不良品の断線箇所を検出するよう
    にしたことを特徴とする請求項2〜5いずれか記載の半
    導体集積回路の断線故障検出方法。
  7. 【請求項7】 前記良品及び不良品の電位像の差像を生
    成するステップと、この差像の明度変更を行うステップ
    とを含み、この明度変更された差像により前記不良品の
    断線箇所を検出するようにしたことを特徴とする請求項
    2〜5いずれか記載の半導体集積回路の断線故障検出方
    法。
  8. 【請求項8】 CMOS構造の半導体集積回路の信号線
    には定電圧を印加し電源線及び接地線には夫々パルス状
    電圧を印加しつつ前記半導体集積回路に対して電子ビー
    ムを照射し、この照射による二次電子信号を検出して当
    該半導体集積回路の配線の電位像を取得してこの電位像
    から断線故障検出をなすようにした半導体集積回路の断
    線故障検出方法をコンピュータにより実行せしめるため
    の制御プログラムを記録した記録媒体であって、前記半
    導体集積回路の良品と不良品とを前記電子ビームの照射
    部に移動交換して各々の前記電位像を取得するステップ
    と、前記電位像の各々を同一画面上に交互に表示するス
    テップとを含むプログラムを記録した記録媒体。
JP10001259A 1998-01-07 1998-01-07 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体 Expired - Fee Related JP2976423B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10001259A JP2976423B2 (ja) 1998-01-07 1998-01-07 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10001259A JP2976423B2 (ja) 1998-01-07 1998-01-07 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体

Publications (2)

Publication Number Publication Date
JPH11195684A JPH11195684A (ja) 1999-07-21
JP2976423B2 true JP2976423B2 (ja) 1999-11-10

Family

ID=11496471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10001259A Expired - Fee Related JP2976423B2 (ja) 1998-01-07 1998-01-07 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体

Country Status (1)

Country Link
JP (1) JP2976423B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111257729B (zh) * 2020-01-22 2022-03-25 中国人民解放军国防科技大学 基于fpga的多路间歇断开故障并行测试系统

Also Published As

Publication number Publication date
JPH11195684A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
JP2581815B2 (ja) 合成画像を形成する方法及び装置
JP6629934B2 (ja) 試験方策を生成する方法およびそのシステム
US5589780A (en) IC Analysis system and electron beam probe system and fault isolation method therefor
US7989766B2 (en) Sample inspection apparatus
JP2007127499A (ja) 非破壊検査装置および非破壊検査方法
CN112313782B (zh) 半导体检查装置
KR102579578B1 (ko) 반도체 적용을 위한 참조 이미지 생성
JP2976423B2 (ja) 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体
JP2900858B2 (ja) Cmos論理回路の故障箇所特定方法
US5682104A (en) Electron beam tester and testing method using the same
JP3116856B2 (ja) 半導体集積回路の断線故障検出方法
JP3157674B2 (ja) 半導体集積回路の故障解析装置および方法
JP2991191B1 (ja) 半導体集積回路の故障検出装置、方法及び記録媒体
JP2888210B2 (ja) 半導体集積回路の故障解析方法
US6549868B2 (en) Semiconductor device test system and test method
JP3859446B2 (ja) 半導体基板検査装置および半導体基板検査方法
JPH0321881A (ja) Lsi診断装置
US6951000B2 (en) Simulated voltage contrasted image generator and comparator
JP5356284B2 (ja) 電子部品の検査方法及び検査装置
JPS593942A (ja) 半導体欠陥検査装置
JP2518162B2 (ja) 半導体集積回路故障検査装置
Sumitomo et al. Open fault detection method for CMOS-LSI by supplying pulsed voltage signal to VDD and GND lines
JPH09264935A (ja) 電子ビーム検査装置
JPH11316266A (ja) 半導体デバイスの配線電流観測方法、検査方法および装置
JPH0798362A (ja) Ebテスタによるic試験方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees