JPS593942A - 半導体欠陥検査装置 - Google Patents
半導体欠陥検査装置Info
- Publication number
- JPS593942A JPS593942A JP11205482A JP11205482A JPS593942A JP S593942 A JPS593942 A JP S593942A JP 11205482 A JP11205482 A JP 11205482A JP 11205482 A JP11205482 A JP 11205482A JP S593942 A JPS593942 A JP S593942A
- Authority
- JP
- Japan
- Prior art keywords
- data
- wafer
- image
- circuit
- indication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体集積回路の製造プロセスにおいて回路
動作が可能になるまでプロセスの終了した段階で用いら
れ、半導体集積回路に回路動作上問題となる欠陥などが
あるかどうかを検゛査するための半導体欠陥検査装置に
関する。
動作が可能になるまでプロセスの終了した段階で用いら
れ、半導体集積回路に回路動作上問題となる欠陥などが
あるかどうかを検゛査するための半導体欠陥検査装置に
関する。
一般に、半導体ウェハの欠陥を検査する方法・とじてレ
ーデ光を使用する方法が考えられる。
ーデ光を使用する方法が考えられる。
この場合、レーデ光をウニ八表面に照射したときの反射
光は、各層の膜厚、・臂ターンエツジ部の断面形状の影
響を受ける。しかし、半導体プロセスにおいては、膜厚
、ノ量ターンエツジ部の断面形状を正確に制御すること
は難しい。したがって、レーデ光により定量的な測定を
行なうことには問題が残る。一方、目視による膜厚、コ
ンタミネーションなどの検査も行なわれているが、１ウ
エハあるいはＩ Ａレッドに対してでもノ４ターンの断
線を確認する作業は手間がかかり、ま“たツクターンが
電気的意味での断線状態であるか否かを判断するのは無
理である。したがって、通常は目視時に色によシ膜厚の
見当をつけてウェハを抜き取シ、顕微鏡でのぞいて確認
する方法が行なわれている。
光は、各層の膜厚、・臂ターンエツジ部の断面形状の影
響を受ける。しかし、半導体プロセスにおいては、膜厚
、ノ量ターンエツジ部の断面形状を正確に制御すること
は難しい。したがって、レーデ光により定量的な測定を
行なうことには問題が残る。一方、目視による膜厚、コ
ンタミネーションなどの検査も行なわれているが、１ウ
エハあるいはＩ Ａレッドに対してでもノ４ターンの断
線を確認する作業は手間がかかり、ま“たツクターンが
電気的意味での断線状態であるか否かを判断するのは無
理である。したがって、通常は目視時に色によシ膜厚の
見当をつけてウェハを抜き取シ、顕微鏡でのぞいて確認
する方法が行なわれている。
一方、パターンの断線などを正確に検出するために、ウ
ェハ回路を動作させた状態でパターン（アルミニウム配
線など）上に金線を垂らして接触させて検査する方法が
行なわれている。
ェハ回路を動作させた状態でパターン（アルミニウム配
線など）上に金線を垂らして接触させて検査する方法が
行なわれている。
しかし、この方法は金線を垂らすのに人手、時間がかか
り、また電気的特性を測定しているために、パターン幅
が狭くなっているとか広くなっているとかという欠陥に
ついては検査できず、さらにＡ？ターン幅が狭くなれば
金線を垂らして正確に接触させることが困難になる。
り、また電気的特性を測定しているために、パターン幅
が狭くなっているとか広くなっているとかという欠陥に
ついては検査できず、さらにＡ？ターン幅が狭くなれば
金線を垂らして正確に接触させることが困難になる。
また、ウェハの回路動作をデローパで検査する方法もあ
るが、この検査は直流測定（パラメータ測定）、ファン
クション測定における良否（Ｇ／ＮＧ ）判定・分類の
みしか行なうことができない。
るが、この検査は直流測定（パラメータ測定）、ファン
クション測定における良否（Ｇ／ＮＧ ）判定・分類の
みしか行なうことができない。
本発明は上記の事情に鑑みてなされたもので、回路動作
が可能な程度にプロセスが終了した半導体ウェハの回路
動作に影響する欠陥とかノｆり。
が可能な程度にプロセスが終了した半導体ウェハの回路
動作に影響する欠陥とかノｆり。
−ン幅などを短時間で正確に自動的に検査し得る半導体
欠陥検査装置を提供するものである。
欠陥検査装置を提供するものである。
°〔発明の概要〕
すなわち、本発明の半導体欠陥検査装置は、供試半導体
ウェハを真空中においてウェハ回路に駆動信号を与えて
ウェハ回路を動作させた状態で上記ウェハ表面に電子ビ
ームを照射走査し、これによってウェハ表面から放出す
る２次電子信号を捕捉してウェハ上の電位コントラスト
像データを測定し、一方では上記ウェハの設計データに
基いてウェハ回路を動作状態におけるウェハ上の電位分
布データを計算し、この計算により得たデータと前記測
定によシ得たデータとを比較することによって差のデー
タを求め、この差のデータによってウェハの欠陥などを
知るようにしたものである。
ウェハを真空中においてウェハ回路に駆動信号を与えて
ウェハ回路を動作させた状態で上記ウェハ表面に電子ビ
ームを照射走査し、これによってウェハ表面から放出す
る２次電子信号を捕捉してウェハ上の電位コントラスト
像データを測定し、一方では上記ウェハの設計データに
基いてウェハ回路を動作状態におけるウェハ上の電位分
布データを計算し、この計算により得たデータと前記測
定によシ得たデータとを比較することによって差のデー
タを求め、この差のデータによってウェハの欠陥などを
知るようにしたものである。
した゛がって、ウェハの検査が省力化され、ウェハの回
路動作に影響する欠陥とか電位コントラスト像データと
して測定可能なウェハ上のパターン幅が設計値よシ広い
かあるいは狭いかなどについて短時間で正確に検査する
ことが可能になる。
路動作に影響する欠陥とか電位コントラスト像データと
して測定可能なウェハ上のパターン幅が設計値よシ広い
かあるいは狭いかなどについて短時間で正確に検査する
ことが可能になる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図において、１は走査型電子顕微鏡（以下ＳＥＭと
略称する）であって、試料となる半導体ウェハ（回路動
作が可能な程度にプロセスが終了した段階のもの）上の
電位コントラスト像データを発生するものであり、２は
上記データを一時的に格納するための第１メモリである
。
略称する）であって、試料となる半導体ウェハ（回路動
作が可能な程度にプロセスが終了した段階のもの）上の
電位コントラスト像データを発生するものであり、２は
上記データを一時的に格納するための第１メモリである
。
上記ＳＥＭ １の原理は、工知の如く、たとえば第２図
に示すように真空中に試料１０を置いて外部から試料に
駆動信号を与え、この状態でレンズ１１により０．０１
〜２μｍに絞られた電子ビーム１２を偏向器１３によ多
走査して試料１００表面に照射し、これによって試料１
０から放出する２次電子（その量は試料表面電位に対応
している）１４をコレクタ１５により捕捉してシンチレ
ータ１６により検出し、試料１０表面の電位分布に応じ
た電位コントラスト像データを得るものである。
に示すように真空中に試料１０を置いて外部から試料に
駆動信号を与え、この状態でレンズ１１により０．０１
〜２μｍに絞られた電子ビーム１２を偏向器１３によ多
走査して試料１００表面に照射し、これによって試料１
０から放出する２次電子（その量は試料表面電位に対応
している）１４をコレクタ１５により捕捉してシンチレ
ータ１６により検出し、試料１０表面の電位分布に応じ
た電位コントラスト像データを得るものである。
一方、３は前記試料となる半導体デバイスの設計データ
が導かれてその半導体ウェハ上のノｆターンの電圧分布
を計算する計算部であり、４はこの計算部３の計算デー
タ出力を一時的に格納する第２メモリである。ここで、
上記計算部３により計算される電圧分布の一例を説明し
ておく。たとえば第３図に示すＮチャンネル形ＭＯ８（
絶縁ｅ−）形）集積回路において、３１は半導体基板た
とえばＰ形つェハ、３２はドレイン領域、３３はソース
領域、３４は絶縁層、３５はｆｆ−）電極である。上記
集積回路の特性としては、拡散層を作る場合に使用する
マスクと、ｆｆ−）部用のマスクと、その他のプロセス
用の数枚分のマスクとの各設計データを用いることに゛
より回路の特性を解析できる。すなわち、ある入力レベ
ルに対してデバイス表面の電圧レベル分布を求めること
ができる。この電圧分布は、たとえば第４図に示すよう
になシ、黒表示部は高電位（高論理レベル）領域に対応
し、白表示部は低電位（低論理レベル）領域に対応し、
斜線表示部は絶縁体領域に対応している二なお、計算部
３は、試料デバイスの入力条件が一定であるときばかシ
でなく、ファンクション測定の場合のように、入力条件
が変化する場合におけるある一定タイミングでの電圧分
布を計算することもできる。すなわち、第５図（−）あ
るいは伽）に示すような入力電圧の条件において、時間
軸を動かしたときのある時刻ｔｉでの電圧分布を計算す
ることができる。
が導かれてその半導体ウェハ上のノｆターンの電圧分布
を計算する計算部であり、４はこの計算部３の計算デー
タ出力を一時的に格納する第２メモリである。ここで、
上記計算部３により計算される電圧分布の一例を説明し
ておく。たとえば第３図に示すＮチャンネル形ＭＯ８（
絶縁ｅ−）形）集積回路において、３１は半導体基板た
とえばＰ形つェハ、３２はドレイン領域、３３はソース
領域、３４は絶縁層、３５はｆｆ−）電極である。上記
集積回路の特性としては、拡散層を作る場合に使用する
マスクと、ｆｆ−）部用のマスクと、その他のプロセス
用の数枚分のマスクとの各設計データを用いることに゛
より回路の特性を解析できる。すなわち、ある入力レベ
ルに対してデバイス表面の電圧レベル分布を求めること
ができる。この電圧分布は、たとえば第４図に示すよう
になシ、黒表示部は高電位（高論理レベル）領域に対応
し、白表示部は低電位（低論理レベル）領域に対応し、
斜線表示部は絶縁体領域に対応している二なお、計算部
３は、試料デバイスの入力条件が一定であるときばかシ
でなく、ファンクション測定の場合のように、入力条件
が変化する場合におけるある一定タイミングでの電圧分
布を計算することもできる。すなわち、第５図（−）あ
るいは伽）に示すような入力電圧の条件において、時間
軸を動かしたときのある時刻ｔｉでの電圧分布を計算す
ることができる。
一方、第１図において、５は前記第１メモリ２から読み
出される電位コントラスト像データと第２メモリ４から
読み出される電圧分布データとを比較し、両データの差
を求める比較部、６はこの比較部５の差データ出力を表
示する表示部である。
出される電位コントラスト像データと第２メモリ４から
読み出される電圧分布データとを比較し、両データの差
を求める比較部、６はこの比較部５の差データ出力を表
示する表示部である。
而して、°ある試料デ・ぐイスに対する計算部３の計算
データ出力に対応する電圧分布像Ａと５Ｄ１１１の測定
データに対応する電位コントラスト像Ｂとがたとえば第
６図に示すようなものであった場合、この図から明らか
な如くＡ像のデータとＢ像のデータとの差データ（比較
部５の出力データ）に対応した表示像Ｃが表示部６で得
られる。そして、この表示像Ｃにおける黒表示部に対応
するデバイス上の領域に欠陥（）臂ターンの配線、回路
動作特性の誤差など）が存在することが判明する。
データ出力に対応する電圧分布像Ａと５Ｄ１１１の測定
データに対応する電位コントラスト像Ｂとがたとえば第
６図に示すようなものであった場合、この図から明らか
な如くＡ像のデータとＢ像のデータとの差データ（比較
部５の出力データ）に対応した表示像Ｃが表示部６で得
られる。そして、この表示像Ｃにおける黒表示部に対応
するデバイス上の領域に欠陥（）臂ターンの配線、回路
動作特性の誤差など）が存在することが判明する。
すなわち、上述した半導体欠陥検査装置によれば、供試
半導体デバイスの回路動作状態をＳＥＭによシ測定して
得た電位コントラスト像データと、上記デノ々イスの設
計データから計算により求めたデバイス回路動作状態に
おける電圧分布データとを比較することによ如、デバイ
スの回路動作に影響を及はす欠陥を自動的に検査する・
ものである。したがって、従来のように金線をデバイス
のある範囲にわたってアルミニウム配線等のＡ？ターン
上に垂らすなどの作業を必要とする方法に比べて省力化
でき、短時間で正確に検査全実行でき、しかもデバイス
のバタ、−ン幅が狭い場合でもＳＥＭによる測定および
設計データからの計算が可能な限シ検査を実行すること
ができる。また、Ｓ厨は試料のビーム走査領域を可変し
て、つまり倍率を変えて測定でき、この測定データと計
算データとの差データを映像表示することによって、ノ
４ターン幅が広くなっているとか狭くなっているとかの
ようにパターン幅そのものの確認も可能である。なお、
試料デバイスをたとえば５ゲルトの電源電圧で動作させ
た状態において、局所電界効果などによシ測定データに
誤差を生じるが、０．５＆シルト内の精度は確保可能で
ある。
半導体デバイスの回路動作状態をＳＥＭによシ測定して
得た電位コントラスト像データと、上記デノ々イスの設
計データから計算により求めたデバイス回路動作状態に
おける電圧分布データとを比較することによ如、デバイ
スの回路動作に影響を及はす欠陥を自動的に検査する・
ものである。したがって、従来のように金線をデバイス
のある範囲にわたってアルミニウム配線等のＡ？ターン
上に垂らすなどの作業を必要とする方法に比べて省力化
でき、短時間で正確に検査全実行でき、しかもデバイス
のバタ、−ン幅が狭い場合でもＳＥＭによる測定および
設計データからの計算が可能な限シ検査を実行すること
ができる。また、Ｓ厨は試料のビーム走査領域を可変し
て、つまり倍率を変えて測定でき、この測定データと計
算データとの差データを映像表示することによって、ノ
４ターン幅が広くなっているとか狭くなっているとかの
ようにパターン幅そのものの確認も可能である。なお、
試料デバイスをたとえば５ゲルトの電源電圧で動作させ
た状態において、局所電界効果などによシ測定データに
誤差を生じるが、０．５＆シルト内の精度は確保可能で
ある。
なお、上記朶施例は、供試半導体デバイスをＳＥＭによ
シ測定したが、供試デバイスの回路動作状態に周期現象
があるような場合には、第７図に示すようなストロｙ’
ｒｅｓＥＭにより所望位相時における測定を行なうこと
ができる。上記ストロボＳＥＭ Ｉｄ、 、前述したよ
りな通常のＳＥＭに電子ビームをノ４ルス的ニ照射する
ためのパルスダート７１および同期調整用の位相器７２
を付加して構成されたものでアシ、その動′作原理を以
下簡単に述べる。いま、試料デバイス上の電圧波形がた
とえば第８図に示すように周期的に繰シ返す場合には、
たとえば図示の位相Ｐ１ｅＰ２ｓＰ３が繰り返し現われ
る。そこで、いま位相Ｐ、のタイミングで図中黒く四角
形に塗シっぷして示すように電子ビームを繰シ返し照射
すると、その応答結果として得られる電位コントラスト
像データは試料デバイスの回路動作の電圧位相Ｐ３の状
態に対応したものである。笑際の手順としては、第７図
の位相器７２の移相量を調整して試料１０の駆動信号位
相をｐＩ整し、その位相Ｐ３のときに７譬ルスビーム７
３を試料１０に到達させるようにすると、試料１ｏの電
位分布は常に位相Ｐ、に対応したものとなっているから
、その電位分布は変化がなく、直流的なデータとして検
出することが可能である。他の位相ｐ、ｔｐ、のときの
電位分布データを得るには、位相器７２を再調整すれば
よい。
シ測定したが、供試デバイスの回路動作状態に周期現象
があるような場合には、第７図に示すようなストロｙ’
ｒｅｓＥＭにより所望位相時における測定を行なうこと
ができる。上記ストロボＳＥＭ Ｉｄ、 、前述したよ
りな通常のＳＥＭに電子ビームをノ４ルス的ニ照射する
ためのパルスダート７１および同期調整用の位相器７２
を付加して構成されたものでアシ、その動′作原理を以
下簡単に述べる。いま、試料デバイス上の電圧波形がた
とえば第８図に示すように周期的に繰シ返す場合には、
たとえば図示の位相Ｐ１ｅＰ２ｓＰ３が繰り返し現われ
る。そこで、いま位相Ｐ、のタイミングで図中黒く四角
形に塗シっぷして示すように電子ビームを繰シ返し照射
すると、その応答結果として得られる電位コントラスト
像データは試料デバイスの回路動作の電圧位相Ｐ３の状
態に対応したものである。笑際の手順としては、第７図
の位相器７２の移相量を調整して試料１０の駆動信号位
相をｐＩ整し、その位相Ｐ３のときに７譬ルスビーム７
３を試料１０に到達させるようにすると、試料１ｏの電
位分布は常に位相Ｐ、に対応したものとなっているから
、その電位分布は変化がなく、直流的なデータとして検
出することが可能である。他の位相ｐ、ｔｐ、のときの
電位分布データを得るには、位相器７２を再調整すれば
よい。
なお、第７図中第２図と同一部分は同一符号を付してい
るが、７４は電位分布データに基いて電位分布像を表示
するための表示器、７５は電子銃、７６は信号発生器で
ある。また、上言己のようにストロｙｌ＝’ｓＥＭによ
シ所定位相状態における電位コントラスト像データを測
定する場合には、これに対応して計算部３でも上記所定
位相状態における電圧分布データを求める必要があるこ
とは言うまでもない。
るが、７４は電位分布データに基いて電位分布像を表示
するための表示器、７５は電子銃、７６は信号発生器で
ある。また、上言己のようにストロｙｌ＝’ｓＥＭによ
シ所定位相状態における電位コントラスト像データを測
定する場合には、これに対応して計算部３でも上記所定
位相状態における電圧分布データを求める必要があるこ
とは言うまでもない。
また、第１メモリ２および第２メモリ４は必ずしも必要
でなく、測定データと計算データとをリアルタイムで比
較処理してもよく、また比較結果は表示以外に格納する
など適宜使用し得ることは勿論″′ｒ：ある。
でなく、測定データと計算データとをリアルタイムで比
較処理してもよく、また比較結果は表示以外に格納する
など適宜使用し得ることは勿論″′ｒ：ある。
上述したように本発明の半導体欠陥検査装置によれば、
回路動作が可能な程度にプロセスが終了した半導体ウニ
／１の回路動作に影餐する欠陥とかパダーン幅などを短
時間で正確に自動的に検査することができる。
回路動作が可能な程度にプロセスが終了した半導体ウニ
／１の回路動作に影餐する欠陥とかパダーン幅などを短
時間で正確に自動的に検査することができる。
第１図は本発明に係る半導体欠陥検査装置の゛一実施例
を示す構成説明図、第２図は第１図のＳＥＭ （走査型
電子顕微鏡）の−例を示す構成説明図、第３図は第２図
のＳＥＭの試料の一例であるＭ）Ｓ −ＦＥＴの断面構
造を概略的に示す図、第４図は第１図の計算部によυ得
られる半導体試料表面の電圧分布像の一例を示す図、第
５図（ａ）（ｂ）は上記半導体試料の入力条件を説明す
るために示す電圧波形図、第６図は第１図の検査動作を
説明するために測定データ、計算データ、比較結果デー
タに各対応する電位分布像の一例を示す図、第７図は本
発明の他の実施例で用いられるストロｙＪ？ ＳＥＭの
一例を示す構成説明図、第８図は第７図のストロがＳＥ
Ｍの動作を説明するために試料表面の電圧変化の一例を
示す波形図である０ １・・・ｓｍ（走査型電子顕微鏡）、３・・・計算部、
５・・・比較部、１０・・・試料（半導体ウェハ）。 出願人代理人 弁理士 鈴 江 武 彦第１図 −」 第２図 第３図 第４図 第５図 （ｔｉ ｔｌ １ 第６図 第７ｖ！Ｊ 〜７５ Ｕ 第８図 １７３−
を示す構成説明図、第２図は第１図のＳＥＭ （走査型
電子顕微鏡）の−例を示す構成説明図、第３図は第２図
のＳＥＭの試料の一例であるＭ）Ｓ −ＦＥＴの断面構
造を概略的に示す図、第４図は第１図の計算部によυ得
られる半導体試料表面の電圧分布像の一例を示す図、第
５図（ａ）（ｂ）は上記半導体試料の入力条件を説明す
るために示す電圧波形図、第６図は第１図の検査動作を
説明するために測定データ、計算データ、比較結果デー
タに各対応する電位分布像の一例を示す図、第７図は本
発明の他の実施例で用いられるストロｙＪ？ ＳＥＭの
一例を示す構成説明図、第８図は第７図のストロがＳＥ
Ｍの動作を説明するために試料表面の電圧変化の一例を
示す波形図である０ １・・・ｓｍ（走査型電子顕微鏡）、３・・・計算部、
５・・・比較部、１０・・・試料（半導体ウェハ）。 出願人代理人 弁理士 鈴 江 武 彦第１図 −」 第２図 第３図 第４図 第５図 （ｔｉ ｔｌ １ 第６図 第７ｖ！Ｊ 〜７５ Ｕ 第８図 １７３−
Claims (1)
- 供試半導体ウェハを真空中に置いてウェア１回路に駆動
信号を与えてウェア）回路を動作させた状態で上記ウェ
ハに電子ビームを照射走査し、これによってウェハから
放出する２次電子信号を捕捉してウェハ上の電位コント
ラスト像データを得る測定手段と、前記半導体ウェア・
の設計データに基いてウェハ回路を動作させた状態にお
けるウェハ上の電圧分布データを求める計算手段と、こ
の計算手段の計算データ出力と前記測定手段の測定デー
タ出力とを比較する比較手段とを具備することを特徴と
する半導体欠陥検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11205482A JPS593942A (ja) | 1982-06-29 | 1982-06-29 | 半導体欠陥検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11205482A JPS593942A (ja) | 1982-06-29 | 1982-06-29 | 半導体欠陥検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593942A true JPS593942A (ja) | 1984-01-10 |
Family
ID=14576869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11205482A Pending JPS593942A (ja) | 1982-06-29 | 1982-06-29 | 半導体欠陥検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62246836A (ja) * | 1986-02-03 | 1987-10-28 | スペクトラン コミュニケーション ファイバー テクノロジーズ インコーポレイテッド | プリフオ−ム用ス−トの形成方法 |
| JP2000208085A (ja) * | 1999-01-08 | 2000-07-28 | Schlumberger Technol Inc | 低電圧粒子ビ―ムを用いた半導体検査用の電圧コントラスト方法及び装置 |
-
1982
- 1982-06-29 JP JP11205482A patent/JPS593942A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62246836A (ja) * | 1986-02-03 | 1987-10-28 | スペクトラン コミュニケーション ファイバー テクノロジーズ インコーポレイテッド | プリフオ−ム用ス−トの形成方法 |
| JP2000208085A (ja) * | 1999-01-08 | 2000-07-28 | Schlumberger Technol Inc | 低電圧粒子ビ―ムを用いた半導体検査用の電圧コントラスト方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4034500B2 (ja) | 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法 | |
| US7271385B2 (en) | Inspection method and inspection apparatus using electron beam | |
| US6931620B2 (en) | Inspection method and inspection system using charged particle beam | |
| US8421008B2 (en) | Pattern check device and pattern check method | |
| JP2002083849A (ja) | 半導体デバイス検査装置 | |
| US11719746B2 (en) | Semiconductor inspection device | |
| US6870611B2 (en) | Electrical circuit conductor inspection | |
| JP2007500954A (ja) | 高電流電子ビーム検査 | |
| JPH10318949A (ja) | 検査装置および半導体検査方法 | |
| US20100225905A1 (en) | Inspection method and inspection apparatus for semiconductor substrate | |
| JP3776902B2 (ja) | 基板検査装置、基板検査方法、プログラムおよび半導体装置の製造方法 | |
| KR0168423B1 (ko) | 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치 | |
| JPH04305954A (ja) | 製造プロセスを試験する装置と方法 | |
| JP4728207B2 (ja) | 検査装置 | |
| JPS593942A (ja) | 半導体欠陥検査装置 | |
| JP2006024921A (ja) | 荷電粒子ビームによる検査方法および検査装置 | |
| JP2003133379A (ja) | 半導体装置の検査装置及び半導体装置の製造方法 | |
| JP2002014062A (ja) | パターン検査方法およびその装置 | |
| US6294918B1 (en) | Method for locating weak circuit having insufficient driving current in IC chips | |
| JPH02194541A (ja) | 光プローバ | |
| JPS62191Y2 (ja) | ||
| JPH0618636A (ja) | イオンビームを用いたデバイステスト方法およびテスタ | |
| JPH11330182A (ja) | 半導体検査装置及び検査方法 | |
| JPH11195684A (ja) | 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体 | |
| JPH0321881A (ja) | Ｌｓｉ診断装置 |