JPH10318949A - 検査装置および半導体検査方法 - Google Patents

検査装置および半導体検査方法

Info

Publication number
JPH10318949A
JPH10318949A JP9131086A JP13108697A JPH10318949A JP H10318949 A JPH10318949 A JP H10318949A JP 9131086 A JP9131086 A JP 9131086A JP 13108697 A JP13108697 A JP 13108697A JP H10318949 A JPH10318949 A JP H10318949A
Authority
JP
Japan
Prior art keywords
ray intensity
characteristic
defect
inspection
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9131086A
Other languages
English (en)
Inventor
Hiroshi Miura
博 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP9131086A priority Critical patent/JPH10318949A/ja
Publication of JPH10318949A publication Critical patent/JPH10318949A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 配線抵抗の変化によらずに不良箇所を検出す
ることができる検査装置を提供する。 【解決手段】 走査型電子顕微鏡(SEM)1の電子銃
2から電子線を照射するとともに、半導体装置3を載せ
置いた試料ステージ4を移動させることにより半導体装
置3上に前記電子線の照射スポットを走査する。半導体
装置3に電子線が照射されると、ヴィアホールに充填さ
れているAlの量に応じた特定X線が生じるので、その
強度を検出器5にて検出する。検出器5にて検出された
或るビアホールのAlの特定X線強度が、正常にAlが
充填されているヴィアホールにおけるAlの特定X線強
度よりも少なければ、そのヴィアホールにはボイド等が
生じている。Alの特定X線強度による不良判断は不良
判断部7で行う。不良情報は画像処理部8により処理さ
れ、画像表示部9に表示される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置等を検
査する検査装置及び半導体検査方法に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化を図るべ
く、層間絶縁膜を介して積層的に素子を形成するように
しており、前記層間絶縁膜の上側に形成された上層配線
と下側に形成された下層配線との接続は、前記層間絶縁
膜に形成した接続孔に配線材料を充填することで行って
いる。かかる接続孔を用いる上下配線の接続は、ヴィア
ホールと呼ばれており、近年、このヴィアホールには、
配線と同一材料であるAlを充填する、いわゆるAlプ
ラグが採用されている。このAlプラグの採用により、
その良導電性によるヴィアホールの低抵抗化と上層配線
とプラグとの同時形成によるプロセスコストの低減が実
現される。Alプラグの形成には、配線材料となるAl
薄膜を接続孔が形成された基板上にスパッタ成膜する際
に基板温度を400℃〜550℃の高温に維持しておく
高温スパッタ法を用い、Al材料の流動性を利用して接
続孔内へのAl材料の充填を実現している。Al材料の
接続孔内への流動は、予め接続孔内壁に被覆されてるT
i(チタン)或いはTiN(窒化チタン)薄膜との反応
により進行する。Ti或いはTiN薄膜はウェッティン
グ層と呼ばれ、良好な埋め込みを実現する上で重要とな
る。例えば、接続孔内部からのガス放出などの影響でウ
ェッティング層が変質すると、Alの流動性が低下し、
Al材料が接続孔の底部に到達しない埋め込み不良が発
生する。
【0003】図5は、上下配線をヴィアホールで接続し
たヴィアチェインおよびこのヴィアチェイン内に生じて
いる埋め込み不良のヴィアホールを示した断面図であ
る。この図において、101は上層Al配線、102は
ウェッティング層、103は上下配線を分離する層間絶
縁膜、104は下層Al配線である。正常なヴィアホー
ル106は、接続孔がAlで充填されているのに対し、
埋め込み不良のヴィアホール105では、接続孔の底部
にボイド(空孔)107が存在する。この種の不良は、
Al材料の流動性を利用する方法では回避が困難である
上に、接続孔の微細化が進めば更に発生頻度が高まると
いう問題がある。
【0004】半導体プロセス条件の厳密な管理や埋め込
み手法の改良により、ボイドの発生を抑制することが試
みられているが、そのためには、ボイド発生箇所(ヴィ
アホールの不良箇所)を迅速かつ簡易に検出する技術が
重要となる。ヴィアホールの不良を検出する方法の一つ
として、ヴィアホール部分をへき開し、SEM(走査型
電子顕微鏡)で観察する手法が採られている。しかし、
この手法では、観察できるヴィアホール数に限界があ
り、多数存在するヴィアホールの状態を数個乃至数百個
のヴィアホールでの観察結果から推測することになり、
信頼性のある埋め込みプロセスを構築することは困難で
ある。
【0005】特開平5−203877号公報や特開平5
−203878号公報には、光起電流顕微鏡や走査型レ
ーザー顕微鏡を利用して半導体装置を検査する方法が開
示されている。この方法は、図6に示しているように、
電源110にて試料にバイアスを印加するとともにレー
ザービームを試料表面に照射し、発生する光起電流を電
流計111でモニターする方法であり、ボイド107が
存在するホールではレーザー照射時の配線抵抗の変化が
正常ホールと異なることに着目している。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
ごとく配線抵抗の変化に着目する方法では、半導体基板
上に電流のパスが必要となる。従って、Al薄膜を基板
上に形成したままの状態では行うことができず、Al薄
膜を配線形状にパターニングした後でなければ行うこと
ができない。かかる事情により不良検査は半導体装置の
完成後に行われることになり、検査結果のフィードバッ
クを迅速に行うことが困難になる。更に、バイアス印加
や電流測定用の引き出し電極を形成しておく必要が生じ
る。また、欠陥部分が完全に断線している場合には、バ
イアスが印加できないので不良箇所を特定することがで
きない等の理由により、当該検査方法には限界がある。
【0007】なお、配線抵抗の変化によらずに不良箇所
を検出する方法としては、レーザービームによるサーマ
ルウェーブイメージ像を観察する方法(特開平7−13
0818号公報参照)、或いは、半導体製造プロセスに
おいて検査パターンを形成し、この検査パターンをSE
Mで観察する方法(特開平7−297277号公報参
照)、或いは、照明光の向きを工夫して不良箇所をSE
Mで観察する方法(特開平5−113408号公報参
照)が知られている。
【0008】この発明は、上記の事情に鑑み、配線抵抗
の変化によらずに不良箇所を検出することができる検査
装置および半導体検査方法を提供することを目的とす
る。
【0009】
【課題を解決するための手段】この発明の検査装置は、
上記の課題を解決するために、電子線を照射する手段
と、前記電子線を試料の任意の位置に照射させる走査手
段と、電子線が照射された位置に存在している特定の物
質の量に依存する特性X線強度を検出する検出手段と、
検出された特性X線強度をモニターするモニター手段と
を備えたことを特徴とする。
【0010】前記特性X線強度は、特定の物質の量(体
積)に依存するので、この特性X線強度をモニターする
ことで、電子線が照射された位置での前記物質の量を判
断することができる。例えば、前記試料としてヴィアホ
ールを有する半導体装置を想定する。そして、前記物質
がヴィアホールに埋め込まれる配線材料であるとする
と、ヴィアホールにボイドが形成されているときやヴィ
アホール底部に絶縁材料が残留しているようなときに
は、そのようなヴィアホールに存在する配線材料は本来
の量よりも少なくなるのであり、このようなヴィアホー
ル中の配線材料の少なさを知ることで、前記ボイドや絶
縁材料残留によるコンタクト不良を検査することが可能
となる。
【0011】モニター手段としては、単に、特性X線強
度の値を数値で表示するものの他、画面の横軸を試料の
水平方向の位置に対応させ、画面の縦軸に特性X線強度
を表したり、或いは、色や濃度によって特性X線強度を
表すこと等が考えられる。
【0012】前記電子線を照射する手段が、電子線を用
いる顕微鏡(走査型電子顕微鏡(SEM)や電子線マイ
クロプローブ分析装置(EPMA)等)から成っていて
もよい。走査型電子顕微鏡や電子線マイクロプローブ分
析装置は、目視等による不良検査で従来から用いられて
いるので、この発明の半導体検査装置のために新たに電
子線照射手段を用意する必要がなく、低コストを実現し
得るという利点がある。また、走査型電子顕微鏡等から
の画像に対応させて前記特性X線強度を表示することも
可能であり、これによれば、試料の実際の面状況と不良
箇所との関係を的確に知ることが可能となる。
【0013】前記検出された特性X線強度の値に基づい
て不良を判断する判断手段を備えるとともに、前記モニ
ター手段は、前記判断手段にて不良が判断されたとき
に、不良位置を示す表示を行うように構成されていても
よい。前記判断手段を備えることにより、観察者は特性
X線強度の値から不良を一々判断するという煩わしさか
ら解放されることになる。不良位置の表し方としては、
画像処理によって当該位置に特定の色付けを行ったり、
“不良”といった文字を表記することなどが考えられ
る。
【0014】前記特定の物質が特定の形態で存在してい
ない部位での特性X線強度の値をA、前記特定の物質が
特定の形態で予定している量で存在している部位での特
性X線強度の値をB、前記検出された特性X線強度の値
をCとするとき、前記判断手段は、B>C>Aとなる場
合に不良と判断するように構成されていてもよい。例え
ば、Al材料がヴィアホールの形態で存在していないA
l配線領域でのAlの特性X線強度の値をAとし、Al
材料がヴィアホールの形態で適正に充填されている部位
でのAlの特性X線強度の値をBとすると、ヴィアホー
ルが存在していてこれにAlが十分に充填されていない
部位での検出された特性X線強度の値Cは、B>C>A
となるので、上記構成により不良部位の特定が可能とな
る。
【0015】前記検出手段は、第1の特定の物質と第2
の特定の物質の各々の特性X線強度を検出するように構
成されていてもよい。そして、前記判断手段は、第1の
特定の物質の特性X線強度と第2の特定の物質の特性X
線強度との対応から不良の有無および不良の種類を判断
するように構成されていてもよい。例えば、第1の特定
の物質を配線材料とし、第2の特定の物質を酸化膜とす
ると、ボイドによる不良部分と酸化膜残留部分とで各々
の配線材料の量が同じであるためにその特性X線強度が
同じであるとしても、酸化膜についての特性X線強度は
同じでないことから、不良がボイドによるのか、酸化膜
残留によるのかの判断が可能となる。
【0016】また、この発明の半導体検査方法は、上述
した検査装置を用いて半導体装置に形成されている導体
材料埋込部の不良を検出することを特徴とする。また、
導体材料埋込部の不良を、配線材料薄膜が形成されてい
る状態で行うようにしてもよい。即ち、従来の抵抗検査
方法では、配線材料薄膜をエッチングして配線パターン
としなければ当該方法を実施できないのに対し、この発
明の検査方法であれば、この発明の検査装置を用いるの
で、配線材料薄膜をエッチングする(配線パターン)前
に行うことができる。そして、このように半導体装置の
製造工程中に不良を検出できるので、この不良について
の情報や不良の解析結果のフィードバックを直ちに行う
ことが可能であり、更には、工程をやり直すといったこ
とも可能となる。なお、この方法は、導体材料埋込部の
導体材料と配線材料とが異なる場合および導体材料と配
線材料とが同一の場合のいずれにも適用できる。
【0017】
【発明の実施の形態】以下、この発明の実施の形態を図
に基づいて説明する。
【0018】図1は、この実施の形態の検査装置の概略
構成を示した図である。この実施の形態では、半導体装
置の外観検査で使用される走査型電子顕微鏡(SEM)
1を利用したものを示しており、電子線を照射する電子
銃2、及び試料である半導体装置3を載せ置く試料ステ
ージ4は、当該走査型電子顕微鏡1が保有しているもの
を用いる。電子線を半導体装置3の任意の位置に照射さ
せるには、試料ステージ4を移動させるか、或いは電子
線の照射位置を変化させるかによって行うことができ、
かかる走査機能も走査型電子顕微鏡1が備えているもの
を利用する。なお、この実施の形態では試料ステージ4
の移動で電子線走査を実現している。電子銃2が照射す
る電子線の加速電圧は、Al(アルミニウム)の特性X
線強度をモニターしながら、最大強度が得られるよう
に、例えば10kV乃至50kVの範囲で調整してい
る。また、電子線の照射径は、半導体装置の配線幅程度
の1.0μmに設定している。
【0019】検出器5は、前記電子線により励起され発
生したAlの特性X線強度を検出する。この特性X線強
度はAlの量に応じて変化する。検出器5としては、エ
ネルギー分散型および波長分散型のいずれを用いてもよ
い。
【0020】A/D変換器6は、前記検出器5にて検出
された特性X線強度のアナログ値を多値のディジタル信
号に変換する。
【0021】不良判断部7は、前記ディジタル信号(検
出された特性X線強度の値)と基準値とを比較し、この
比較結果から不良を判断する。この不良判断の具体例を
図2(a)(b)を用いて説明する。同図(a)は、試
料である半導体装置3を模式的に示した断面図であり、
11は上層Al配線パターンとされる前のAl薄膜、1
2はウェッティング層、13は上下配線を分離する層間
絶縁膜、14は下層Al配線である。Al膜厚は500
nm、下層Al配線14の配線幅は1.0μm、ヴィア
ホール径は0.4μm、ヴィアホールのアスペクト比は
2である。正常なヴィアホール16はその接続孔がAl
で充填されているのに対し、埋め込み不良のビアホール
15では接続孔の底部にボイド(空孔)17が存在す
る。同図(b)は、ボイド17の大きさとAlの特性X
線強度との関係を示したグラフである。ボイド17の大
きさが“0”、即ちAl材料がヴィアホールの形態で適
正に充填されている配線領域(301)でのAlの特性
X線強度の値は最も高く(この値をBとする)、Al材
料がヴィアホールの形態で存在していない配線領域(3
03)でのAlの特性X線強度の値は低くなる(この値
をAとする)。そして、ヴィアホールが存在していてこ
れにAlが十分に充填されていない配線領域(302)
でのAlの特性X線強度の値Dは、B>D>Aとなる。
従って、不良判断部7は、検出されたAlの特性X線強
度の値をCとすると、C=Bであれば正常ホール、B>
C>Aとなる場合には不良ホールであると判断する。
【0022】画像処理部8は、A/D変換器6からは各
走査位置でのAlの特性X線強度のディジタル値を、前
記不良判断部7からは不良情報を、SEM1の試料ステ
ージ4からは半導体装置3に対する電子線照射位置情報
(即ち、試料ステージ4の駆動信号)を、それぞれ入力
し、所定の画像処理を行う。画像表示部9は、前記画像
処理された画像データを入力し、画像を表示する。この
画像処理および表示例については、後述する。なお、画
像処理部8はSEM1の図示しない画像データ生成部か
らSEM画像データを入力し、SEM画像に対応させて
不良ホールを特定して示すような画像処理を行ってもよ
い。
【0023】次に、図3を用いて上記検査装置の処理内
容を説明する。同図(a)は、半導体装置上を電子線の
照射スポットがX1位置からX2位置へと走査されてい
く様子を示している。電子線は、Al薄膜が存在する部
分→Al薄膜と下層Al配線とが存在する部分→ヴィア
ホールが存在する部分→Al薄膜と下層Al配線とが存
在する部分→ヴィアホールが存在する部分→Al薄膜と
下層Al配線とが存在する部分→Al薄膜が存在する部
分のごとく走査される。この走査により検出器5にて検
出されるAlの特性X線強度はAlの存在量に応じて変
化し、A/D変換器6によるディジタル変換後の信号
は、同図(b)に示すようになる。なお、この図3
(b)において、符号AはAl材料がヴィアホールの形
態で存在していない配線領域でのAlの特性X線強度の
値を、符号BはAl材料がヴィアホールの形態で適正に
充填されている配線領域でのAlの特性X線強度の値
を、符号Cは検出されたAlの特性X線強度の値を、符
号Dはヴィアホールが存在していてこれにAlが十分に
充填されていない配線領域でのAlの特性X線強度の値
を、それぞれ示している。
【0024】図3(c)は、同図(a)に対応させた図
であり、一走査の一部に対応した画像表示例を示してい
る。この表示例では、電子線照射位置情報にもとづく各
走査位置を画面横方向に表し、各走査位置でのAlの特
性X線強度であるディジタル値を濃淡で表している。図
の白色の領域は非配線領域であり、図の点線で囲まれた
斜線領域は配線領域(図3(b)のA−1に対応してい
る)であり、この配線領域中の黒丸部分はヴィアホール
を表している。そして、ボイドを有するヴィアホールに
ついては、幾分薄い黒色で表している。なお、観察者は
ヴィアホールを表す色が薄い黒色かどうかを見てヴィア
ホールの不良を判断することが可能だが、この図3
(c)に示しているように、不良のヴィアホールに対し
て矢印および“ボイド発生”といった文字表記を行うこ
とにより、観察者は直ちに不良の発生およびその箇所を
知ることができる。このような表示は、前記不良判断部
7からの不良判断情報を得ていることにより可能とな
る。
【0025】また、この発明の半導体検査方法であれ
ば、ヴィアホールの不良を、Al薄膜11が形成されて
いる状態で行っているので、従来の抵抗検査方法におけ
る不具合は生じない。即ち、従来の抵抗検査方法では、
Al薄膜11をエッチングして上側配線パターンとしな
ければならないのに対し、この発明の検査方法であれ
ば、上述した特性X線強度を利用するので、Al薄膜1
1をエッチングする(配線パターン)前に行うことがで
きる。そして、このように半導体装置の製造工程中に不
良を検出できるので、この不良についての情報や不良の
解析結果のフィードバックを直ちに行うことが可能であ
り、更には、工程をやり直すといったことも可能とな
る。
【0026】ところで、近年の半導体製造装置の改良に
より、半導体装置における配線膜厚、上下配線を分離す
る層間絶縁層の膜厚、及びヴィアホールの形状は極めて
高い均一性で形成することが可能である。従って、電子
線の照射面積や加速電圧で決定される侵入深さを一定に
制御することにより、高精度でヴィアホールの体積変化
を検知できるから、微小なボイドの検出も可能である。
【0027】(実施の形態2)次に、この発明の第2の
実施の形態を図4に基づいて説明する。図4(a)は略
中央の分割線を境に左側にボイド17を有する不良ヴィ
アホール15の断面図を示し、右側に残留酸化シリコン
膜を有する不良ヴィアホール18の断面図を示してい
る。そして、同図(b)は、同図(a)に対応させて、
Alの特性X線強度のグラフ(I−A)およびSiの特
性X線強度のグラフ(I−S)を示している。この実施
の形態の半導体検査装置の構成は、実施の形態1の構成
(図1参照)と同様であるが、実施の形態1の検出器5
がAlの特性X線強度のみを検出するのに対し、この実
施の形態2の検出器は、Alの特性X線強度およびSi
の特性X線強度の両方を検出するようになっている。そ
して、この実施の形態2における不良判断部は、Alの
特性X線強度とSiの特性X線強度との比率から不良の
有無だけでなく不良の種類を判断するようになってい
る。なお、Alの特定X線のピーク位置とSiの特定X
線のピーク位置とが近接しているので、前記検出器とし
ては波長分散型のものを用いるのが望ましい。
【0028】すなわち、図4(b)に示しているよう
に、Alの特性X線強度のみに着目すると、ボイドによ
る不良ヴィアホールのAlの特性X線強度と、残留酸化
膜による不良ヴィアホールのAlの特性X線強度とで違
いがない場合があるため、両不良を区別することはでき
ないが、Siの特性X線強度にも着目すると、ボイドに
よる不良ヴィアホールのAlの特性X線強度と、残留酸
化膜による不良ヴィアホールのAlの特性X線強度とで
違いがあるため、不良を区別することができる。勿論、
画像処理部においてこの不良の種類を表記すれば、観察
者は一々両特性X線強度を比較せずに不良の種類を知る
ことができる。
【0029】
【発明の効果】以上説明したように、この発明によれ
ば、配線の抵抗測定により不良を検査する方法によらず
に不良を検査することができる。よって、配線パターン
の形成前に不良検査を行うことができ、不良についての
情報や不良の解析結果のフィードバックを製造工程中に
行うことが可能であり、また、工程をやり直すといった
こともできる等の諸効果を奏する。
【図面の簡単な説明】
【図1】この発明の実施の形態1の検査装置の概略の構
成図である。
【図2】同図(a)はヴィアホールを示す半導体装置の
断面図であり、同図(b)はボイドの大きさとAlの特
性X線強度との関係および対応する箇所を同図(a)と
の関係で示したグラフである。
【図3】同図(a)はヴィアホールを示す半導体装置の
断面図であり、同図(b)は同図(a)に対応させてA
lの特性X線強度を示したグラフであり、同図(c)は
同図(b)に対応させた処理画像例を示す説明図であ
る。
【図4】この発明の実施の形態2を説明するための図で
あって、同図(a)はビアホールを示す半導体装置の断
面図であり、同図(b)は同図(a)に対応させてAl
およびSiのそれぞれの特性X線強度を示したグラフで
ある。
【図5】ヴィアホールチェインを示す半導体装置の断面
図である。
【図6】従来の検査方法を示す説明図である。
【符号の説明】 1 走査型電子顕微鏡 2 電子銃 3 半導体装置(試料) 4 試料ステージ 5 検出器 6 A/D変換器 7 不良判断部 8 画像処理部 9 画像表示部 11 Al薄膜 12 ウェッティング層 13 層間絶縁膜 14 下層Al配線 15 不良ヴィアホール 16 ヴィアホール 17 ボイド 18 不良ヴィアホール

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 電子線を照射する手段と、前記電子線を
    試料の任意の位置に照射させる走査手段と、電子線が照
    射された位置に存在している特定の物質の量に依存する
    特性X線強度を検出する検出手段と、検出された特性X
    線強度をモニターするモニター手段とを備えたことを特
    徴とする検査装置。
  2. 【請求項2】 前記電子線を照射する手段が電子線を用
    いる顕微鏡または分析装置から成ることを特徴とする請
    求項1に記載の検査装置。
  3. 【請求項3】 前記検出された特性X線強度の値に基づ
    いて不良を判断する判断手段を備えるとともに、前記モ
    ニター手段は、前記判断手段にて不良が判断されたとき
    に、不良位置を示す表示を行うように構成されているこ
    とを特徴とする請求項1又は請求項2に記載の検査装
    置。
  4. 【請求項4】 前記特定の物質が特定の形態で存在して
    いない部位での特性X線強度の値をA、前記特定の物質
    が特定の形態で予定している量で存在している部位での
    特性X線強度の値をB、前記検出された特性X線強度の
    値をCとするとき、前記判断手段は、B>C>Aとなる
    場合に不良と判断するように構成されていることを特徴
    とする請求項3に記載の検査装置。
  5. 【請求項5】 前記検出手段は、第1の特定の物質と第
    2の特定の物質の各々の特性X線強度を検出するように
    構成されていることを特徴とする請求項1乃至請求項3
    のいずれかに記載の検査装置。
  6. 【請求項6】 前記判断手段は、第1の特定の物質の特
    性X線強度と第2の特定の物質の特性X線強度との対応
    から不良の有無および不良の種類を判断するように構成
    されていることを特徴とする請求項5に記載の検査装
    置。
  7. 【請求項7】 請求項1乃至請求項6のいずれかに記載
    の検査装置を用いて半導体装置に形成されている導体材
    料埋込部の不良を検出することを特徴とする半導体検査
    方法。
  8. 【請求項8】 導体材料埋込部の不良を、配線材料薄膜
    が形成されている状態で行うことを特徴とする請求項7
    に記載の半導体検査方法。
JP9131086A 1997-05-21 1997-05-21 検査装置および半導体検査方法 Pending JPH10318949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9131086A JPH10318949A (ja) 1997-05-21 1997-05-21 検査装置および半導体検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9131086A JPH10318949A (ja) 1997-05-21 1997-05-21 検査装置および半導体検査方法

Publications (1)

Publication Number Publication Date
JPH10318949A true JPH10318949A (ja) 1998-12-04

Family

ID=15049660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9131086A Pending JPH10318949A (ja) 1997-05-21 1997-05-21 検査装置および半導体検査方法

Country Status (1)

Country Link
JP (1) JPH10318949A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044230A1 (de) * 1998-02-27 1999-09-02 Litton Precision Products International, Inc. Unterfüllmaterial für flip-chip-bestückte leiterplatten, damit ausgerüstete leiterplatte sowie verfahren zur füllgradüberprüfung von damit unterfüllten chips
JP2002098653A (ja) * 2000-09-26 2002-04-05 Ishida Co Ltd X線検査装置
DE10122136A1 (de) * 2001-05-08 2002-11-21 Advanced Micro Devices Inc Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess
EP1295110A1 (en) * 1999-12-14 2003-03-26 Jordan Valley Applied Radiation Ltd. Detection of voids in semiconductor wafer processing
JP2005505917A (ja) * 2001-10-01 2005-02-24 ケーエルエー−テンカー テクノロジィース コーポレイション 欠陥位置特定の方法および装置
JP2006156644A (ja) * 2004-11-29 2006-06-15 Ulvac Japan Ltd 半導体基板の非成膜部分への成膜材料による汚染の評価方法
US7481579B2 (en) 2006-03-27 2009-01-27 Jordan Valley Applied Radiation Ltd. Overlay metrology using X-rays
US7804934B2 (en) 2004-12-22 2010-09-28 Jordan Valley Semiconductors Ltd. Accurate measurement of layer dimensions using XRF
JP2012098113A (ja) * 2010-11-01 2012-05-24 Renesas Electronics Corp 半導体装置の製造方法
US8243878B2 (en) 2010-01-07 2012-08-14 Jordan Valley Semiconductors Ltd. High-resolution X-ray diffraction measurement with enhanced sensitivity
RU2472171C2 (ru) * 2009-12-02 2013-01-10 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ разбраковки полупроводниковых изделий
US8437450B2 (en) 2010-12-02 2013-05-07 Jordan Valley Semiconductors Ltd. Fast measurement of X-ray diffraction from tilted layers
US8693635B2 (en) 2010-07-13 2014-04-08 Jordan Valley Semiconductor Ltd. X-ray detector assembly with shield
US9389192B2 (en) 2013-03-24 2016-07-12 Bruker Jv Israel Ltd. Estimation of XRF intensity from an array of micro-bumps
US9390984B2 (en) 2011-10-11 2016-07-12 Bruker Jv Israel Ltd. X-ray inspection of bumps on a semiconductor substrate
US9632043B2 (en) 2014-05-13 2017-04-25 Bruker Jv Israel Ltd. Method for accurately determining the thickness and/or elemental composition of small features on thin-substrates using micro-XRF
US9726624B2 (en) 2014-06-18 2017-08-08 Bruker Jv Israel Ltd. Using multiple sources/detectors for high-throughput X-ray topography measurement
US9829448B2 (en) 2014-10-30 2017-11-28 Bruker Jv Israel Ltd. Measurement of small features using XRF
CN112325812A (zh) * 2020-09-23 2021-02-05 武汉钢铁有限公司 一种测厚仪x射线发生装置的故障检测方法及系统
CN114088752A (zh) * 2021-11-02 2022-02-25 长江存储科技有限责任公司 半导体器件的量测方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044230A1 (de) * 1998-02-27 1999-09-02 Litton Precision Products International, Inc. Unterfüllmaterial für flip-chip-bestückte leiterplatten, damit ausgerüstete leiterplatte sowie verfahren zur füllgradüberprüfung von damit unterfüllten chips
EP1295110A4 (en) * 1999-12-14 2008-04-02 Jordan Valley Applied Radiation Ltd DETECTION OF INTERSTICES WHEN REALIZING SEMICONDUCTOR WAFERS
EP1295110A1 (en) * 1999-12-14 2003-03-26 Jordan Valley Applied Radiation Ltd. Detection of voids in semiconductor wafer processing
JP2002098653A (ja) * 2000-09-26 2002-04-05 Ishida Co Ltd X線検査装置
DE10122136A1 (de) * 2001-05-08 2002-11-21 Advanced Micro Devices Inc Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess
US6716650B2 (en) 2001-05-08 2004-04-06 Advanced Micro Devices, Inc. Interface void monitoring in a damascene process
DE10122136B4 (de) * 2001-05-08 2006-09-28 Advanced Micro Devices, Inc., Sunnyvale Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess
JP2005505917A (ja) * 2001-10-01 2005-02-24 ケーエルエー−テンカー テクノロジィース コーポレイション 欠陥位置特定の方法および装置
JP2006156644A (ja) * 2004-11-29 2006-06-15 Ulvac Japan Ltd 半導体基板の非成膜部分への成膜材料による汚染の評価方法
JP4582447B2 (ja) * 2004-11-29 2010-11-17 株式会社アルバック 半導体基板の非成膜部分への成膜材料による汚染の評価方法
US7804934B2 (en) 2004-12-22 2010-09-28 Jordan Valley Semiconductors Ltd. Accurate measurement of layer dimensions using XRF
US7481579B2 (en) 2006-03-27 2009-01-27 Jordan Valley Applied Radiation Ltd. Overlay metrology using X-rays
RU2472171C2 (ru) * 2009-12-02 2013-01-10 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ разбраковки полупроводниковых изделий
US8243878B2 (en) 2010-01-07 2012-08-14 Jordan Valley Semiconductors Ltd. High-resolution X-ray diffraction measurement with enhanced sensitivity
US8693635B2 (en) 2010-07-13 2014-04-08 Jordan Valley Semiconductor Ltd. X-ray detector assembly with shield
JP2012098113A (ja) * 2010-11-01 2012-05-24 Renesas Electronics Corp 半導体装置の製造方法
US8437450B2 (en) 2010-12-02 2013-05-07 Jordan Valley Semiconductors Ltd. Fast measurement of X-ray diffraction from tilted layers
US9390984B2 (en) 2011-10-11 2016-07-12 Bruker Jv Israel Ltd. X-ray inspection of bumps on a semiconductor substrate
US9389192B2 (en) 2013-03-24 2016-07-12 Bruker Jv Israel Ltd. Estimation of XRF intensity from an array of micro-bumps
US9632043B2 (en) 2014-05-13 2017-04-25 Bruker Jv Israel Ltd. Method for accurately determining the thickness and/or elemental composition of small features on thin-substrates using micro-XRF
US9726624B2 (en) 2014-06-18 2017-08-08 Bruker Jv Israel Ltd. Using multiple sources/detectors for high-throughput X-ray topography measurement
US9829448B2 (en) 2014-10-30 2017-11-28 Bruker Jv Israel Ltd. Measurement of small features using XRF
CN112325812A (zh) * 2020-09-23 2021-02-05 武汉钢铁有限公司 一种测厚仪x射线发生装置的故障检测方法及系统
CN114088752A (zh) * 2021-11-02 2022-02-25 长江存储科技有限责任公司 半导体器件的量测方法
CN114088752B (zh) * 2021-11-02 2023-12-01 长江存储科技有限责任公司 半导体器件的量测方法

Similar Documents

Publication Publication Date Title
JPH10318949A (ja) 検査装置および半導体検査方法
JP2861849B2 (ja) 半導体集積回路チップ上の配線試験方法及びその装置
US7385195B2 (en) Semiconductor device tester
US6320396B1 (en) Parasitic MIM structural spot analysis method for semiconductor device and parasitic MIM structure spot analysis method for silicon semiconductor device
US7271385B2 (en) Inspection method and inspection apparatus using electron beam
JP2003151483A (ja) 荷電粒子線を用いた回路パターン用基板検査装置および基板検査方法
JP4601295B2 (ja) コンタクト開口の製造を監視して検査する方法
US20110278452A1 (en) Pattern check device and pattern check method
US5874309A (en) Method for monitoring metal corrosion on integrated circuit wafers
JP4606443B2 (ja) 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置
JP3011173B2 (ja) 半導体装置のホール開口検査方法とそのための装置
US7473911B2 (en) Specimen current mapper
JP3741897B2 (ja) 荷電ビーム処理装置およびその方法、半導体の不良解析方法
JP2005091199A (ja) 内部構造観察方法とその装置及び内部構造観察用試料ホルダー
JP2008252085A (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JPH0563939B2 (ja)
JP2959529B2 (ja) 荷電粒子ビームによる半導体ウエハー検査装置及び検査方法
JP2007128738A (ja) 帯電制御装置及び帯電制御装置を備えた荷電粒子線応用装置
JP4147233B2 (ja) 電子線装置
JP2005347773A5 (ja)
KR100595137B1 (ko) Fib 장치를 이용한 반도체 소자의 전기적 특성 검사 방법
JPH11330182A (ja) 半導体検査装置及び検査方法
JP2003303867A (ja) コンタクトホールの検査方法およびその結果に基づいた不良コンタクトホールの補修加工方法
JP2000031228A (ja) 半導体装置の製造方法及び検査方法
JP3239839B2 (ja) 半導体集積回路チップ上の配線試験方法及びその装置