DE10122136A1 - Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess - Google Patents
Grenzflächenhohlraumüberwachung in einem Damaszener-ProzessInfo
- Publication number
- DE10122136A1 DE10122136A1 DE10122136A DE10122136A DE10122136A1 DE 10122136 A1 DE10122136 A1 DE 10122136A1 DE 10122136 A DE10122136 A DE 10122136A DE 10122136 A DE10122136 A DE 10122136A DE 10122136 A1 DE10122136 A1 DE 10122136A1
- Authority
- DE
- Germany
- Prior art keywords
- interface
- metal layer
- properties
- barrier metal
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
Zum Bestimmen der Qualität von Verbindungen in integrierten Schaltungen, insbesondere in Damaszener-Anwendungen, ist ein Verfahren zum Überwachen von Hohlräumen offenbart, wobei eine Barrierenmetallschicht direkt auf einem eingeebneten Metall abgeschieden wird, um eine großflächige Oberfläche bereitzustellen, die für eine weitere Analyse der Grenzfläche zwischen dem Metall und der Barrierenmetallschicht nicht zerstört werden muss. Die Analyse kann durch Verwenden eines Elektronenmikroskops, das im Rückstreumodus betrieben wird, ausgeführt werden.
Description
Die vorliegende Erfindung betrifft das Gebiet der Herstellung integrierter Schaltungen
und betrifft insbesondere ein Verfahren zur Überwachung von Hohlräumen in Damas
zener- und Dual-Damaszener-Strukturen.
Der Bedarf an leistungsfähigen Halbleiterchips ist in den vergangenen Jahren ständig
angestiegen, während gleichzeitig die Funktionalität der Schaltung komplexer und der
Flächenbedarf pro Chip geringer geworden ist. Eine Möglichkeit, die Geschwindigkeit
und die Leistungsfähigkeit des Halbleiterchips zu erhöhen, besteht darin, die Größe der
einzelnen integrierten Schaltungskomponenten zu verringern. In modernen integrierten
Schaltungen wird die Kanallänge und damit die Gate-Länge eines typischen Feldeffekt
transistors (FET) auf eine Größe von 0,2 µm und weniger verkleinert, um die Schaltge
schwindigkeit des FET-Elements genügend zu reduzieren, um es zu ermöglichen, bei
spielsweise eine zentrale Rechnereinheit (CPU) mit Taktfrequenzen von 1 GHz und
darüber zu betreiben. Bei kleinen Strukturgrößen ist die Leistungsfähigkeit der Halblei
terchips nicht nur durch die Schaltgeschwindigkeit einzelner FET-Elemente beschränkt,
sondern ebenfalls durch die elektrische Leitfähigkeit der Metallverbindungen, die die di
versen einzelnen Komponenten verbinden, und durch die parasitären Kapazitäten, die
mit den Metallverbindungen verknüpft sind. Um die Vorteile von Transistorelementen,
die in der Lage sind, bei hohen Geschwindigkeiten betrieben zu werden und kleinere
Strukturgrößen aufweisen, vollständig auszuschöpfen, müssen die Metallverbindungen
sehr gut leitend und/oder parasitären Kapazitäten zwischen benachbarten Verbin
dungsleitungen oder Durchführungen müssen so gering wie möglich gehalten werden.
Ein typisches Verfahren zur Oberflächenverdrahtung der einzelnen Komponenten einer
integrierten Schaltung, das ebenfalls als "Metallisierung" bezeichnet wird, ist der soge
nannte Damaszener Prozess, in dem Gräben und/oder Durchführungen in einer isolie
renden Schicht gebildet und anschließend mit einem leitenden Material gefüllt werden,
um die leitfähigen Leitungen zu bilden, die die einzelnen Komponenten der integrierten
Schaltung verbinden. Gegenwärtig weisen die meisten der Silicium-basierten Halbleiter
chips eine Metallisierungsschicht auf, die Siliciumdioxid als ein dielektrisches Material
und Aluminium als das leitfähige Material aufgrund der ausgezeichneten Haftung des
Aluminiums zu dem umgebenden Siliciumdioxid ohne Neigung zur Diffusion in das Sili
ciumdioxid verwenden. Bei integrierten Schaltungen mit kritischen Strukturgrößen von
0,5 µm und weniger beginnt die Verbindungsleitungsverzögerung, die durch die be
grenzte Leitfähigkeit der Metallleitungen und die relativ hohe dielektrische Konstante
des Siliciumdioxids verursacht wird, die Schaltgeschwindigkeit der einzelnen Halblei
terelemente zu dominieren. Somit wurden große Anstrengungen unternommen, um das
Metall und/oder das Dielektrikum durch ein geeignetes Material zu ersetzen, um die RC-
Konstante, die durch den Widerstand der leitfähigen Leitungen und die parasitäre Ka
pazität zwischen benachbarten Leitungen definiert wird, zu verringern.
Aus den diversen Materialien hat sich Kupfer als ein vielversprechender Kandidat für
das Ersetzen des Aluminiums aufgrund des geringeren spezifischen Widerstands er
wiesen, der ungefähr um eine Größenordnung kleiner als derjenige von Aluminium ist.
Ferner zeigt im Gegensatz zu Aluminium Kupfer keine eutektischen Reaktionen und
thermisch induzierte Elektromigration, wenn dieses in Halbleiterchips mit Integration in
großem Maßstab ("VLSI") und mit Integration in extrem großem Maßstab ("ULSI") ver
wendet wird. Ferner kann Kupfer bei niedrigen Temperaturen mit einem hohen Aspekt
verhältnis abgeschieden werden, wodurch eine gute Stufenbedeckung erreicht wird.
Wie zuvor erwähnt ist, muss zur Bereitstellung einer äußerst zuverlässige integrierte
Schaltung das Metall der Verbindungsleitungen ausreichend an dem umgebenden die
lektrischen Material anhaften und eine Diffusion der Metallatome in das dielektrische
Material muss soweit wie möglich reduziert werden. Somit kann in vielen Fällen das
Metall nicht direkt auf dem dielektrischen Material abgeschieden werden. Statt dessen
wird eine Barrierenmetallschicht auf der Oberfläche der dielektrischen Schicht vor der
Abscheidung des Metalls aufgebracht. Beispielsweise diffundiert Kupfer schnell in Silici
umdioxid hinein und haftet nicht ausreichend auf Siliciumdioxid. Folglich wird eine dünne
Barrierenmetallschicht abgeschieden, um eine ausreichende Haftung des Kupfers zu
gewährleisten, um ein Diffundieren des Kupfers in das Siliciumdioxid zu verhindern.
Tantal ist ein attraktives Barrierenmaterial aufgrund seines hohen Schmelzpunktes und
seiner Unvermischbarkeit mit Kupfer. Ferner liefert es Kontakte mit geringem ohmschen
Widerstand und eine ausgezeichnete Haftung zu Kupfer. Ein Dotieren des Tantals mit
Stickstoff verhindert Diffusionswege an den Korngrenzen. Daher kann Tantalnitrid, das
beispielsweise durch reaktives Sputtern von Tantal in Anwesenheit von Stickstoff abge
schieden wird, ebenfalls als eine Barrierenmetallschicht verwendet werden. Daher ist
Tantalnitrit ein sehr geeignetes Barrierenmaterial. Diese Schichten können durch Sput
tern oder CVD (chemische Dampfabscheidung) abgeschieden werden.
Im Damaszener-Prozess zur Bildung einer Metallisierungsschicht mit beispielsweise Sili
ciumdioxid und Kupfer ist die Erzeugung von Hohlräumen an der Grenzfläche des Die
lektrikums und des leitenden Materials, insbesondere an der Unterseite von in dem
Dielektrikum auf einer vorhergehenden Metallisierungsschicht gebildeter Durch
gangsöffnungen ein besonders ernst zu nehmendes Problem. Ferner wurde durch ver
schiedene Untersuchungen bestätigt, dass Grenzflächenhohlräume zwischen dem Bar
rierenmaterial, beispielsweise Tantal oder Tantalnitrid, und dem darunter liegenden
Kupfer gebildet werden. Derartige Grenzflächenhohlräume können ein Ergebnis einer
unzureichenden Wärmeabfuhr während des Sputterns sein und können sich bilden,
wenn sich das Kupfer thermisch beim Abkühlen nach der Abscheidung zusammenzieht.
Somit muss der Damaszener-Prozess ständig überwacht werden, um ein ausreichen
des Niveau an Zuverlässigkeit der integrierten Schaltung zu erreichen.
Mit Bezug zu Fig. 1 wird ein typischer Damaszener-Prozess und ein Verfahren zur
Überwachung von Hohlräumen in Durchgangsöffnungen gemäß dem Stand der Technik
kurz erläutert.
In Fig. 1 bezeichnet Bezugszeichen 1 eine standardmäßige Damaszener-Struktur. Ein
Substrat 2, etwa ein Siliciumsubstrat oder ein anderes Substrat, das für Halbleiter- oder
integrierte Schaltungstechnologie geeignet ist, kann diverse Schichten beinhalten, die
Halbleiterelemente definieren, etwa Feldeffekttransistoren (FET) (nicht gezeigt). Das
Substrat 2 ist zumindest teilweise mit einem dielektrischen Material, etwa Siliciumdioxid
(SiO2) als einer ersten Isolationsschicht 3 bedeckt. In der Isolationsschicht 3 sind Öff
nungen 9 ausgebildet. Die Öffnungen 9 sind mit einem Metall, etwa Kupfer, Wolfram
oder Aluminium gefüllt. Die Öffnungen 9 sind voneinander getrennt und können einzelne
Metallinseln und/oder Metallleitungen einer ersten Metallisierungsschicht bilden. Die
Metallleitungen und/oder Inseln werden gemeinsam als Metallgebiete 4 bezeichnet.
Über der ersten Isolierschicht 3 und den Metallgebieten 4 ist eine zweite Isolierschicht 5
angeordnet, die Durchführungen bzw. Durchgangsöffnungen 7 in ausgerichteterweise
zu den Metallgebieten 4 umfasst. Eine Barrierenmetallschicht 6 mit beispielsweise Tan
tal oder Tantalnitrid ist auf der zweiten Isolierschicht 5 abgeschieden und definiert eine
Grenzfläche 8 zwischen der Barrierenmetallschicht 6 und den Metallgebieten 4.
Ein typischer Prozessablauf zur Herstellung der Damaszener-Struktur 1 aus Fig. 1 kann
umfassen: Abscheiden der ersten Isolationsschicht 3 durch einen geeigneten Abschei
devorgang, der im Stand der Technik bekannt ist, Bilden der Öffnungen mittels Litho
graphie und Ätzen, Füllen der Öffnungen 9 mit einem Metall wie etwa Kupfer, beispiels
weise durch Elektroplattieren, wobei vor dem Abscheiden des Kupfers eine Barrieren
metallschicht (nicht gezeigt) und eine Kupfersaatschicht (nicht gezeigt) abgeschieden
werden kann, und wobei die resultierende Struktur mittels chemisch-mechanischen Po
lierens (CMP) eingeebnet wird. Anschließend wird die zweite Isolierschicht 5 beispiels
weise Siliciumdioxid (SiO2) abgeschieden und strukturiert, um die Durchgangsöffnungen
7 zu bilden. Als Nächstes wird die Barrierenmetallschicht 6 durch Sputterabscheidung
auf der zweiten Isolierschicht 5 abgeschieden, wobei sich Hohlräume (nicht gezeigt), wie
zuvor erläutert wurde, insbesondere an der Grenzfläche 8, d. h. zwischen dem darunter
liegenden Metallgebiet 4 und der Barrierenmetallschicht 6 bilden können, verursacht
durch die thermische Spannung aufgrund der bei der Abscheidung der Barrierenmetall
schicht 6 erzeugten Wärme und dem anschließenden Abkühlen des Kupfer-
Barrierenmetallschicht-Stapels.
Im Allgemeinen sind Grenzflächenhohlräume klein im Vergleich zur unteren Fläche der
Durchgangsöffnung und es ist daher schwer, diese durch elektrische Tests zu detektieren.
Um die Prozess-Qualität der Barrierenmetallschichtabscheidung zu überwachen,
wird ein Wafer, der die Damaszener-Struktur 1 trägt, in Stücke geschnitten, um eine
Probe für eine Querschnittsanalyse mittels eines Transmissionselektronenmikroskops
zu präparieren, wobei die Probe die Grenzfläche 8 zwischen der Barrierenmetallschicht
6 und dem Metallgebiet 4 umfasst.
Dazu wird ein einzelnes Stück, das die Damaszener-Struktur 1 enthält, gedünnt, bei
spielsweise durch Präparierung mit einem fokussierten Ionenstrahl (FIB), um die benö
tigte Dicke für die Querschnittsanalyse zu erhalten, die für die Untersuchung mit der
Transmissionselektronenmikroskopie (TEM) geeignet ist. Die Präparierung von Proben
für die Querschnittsanalyse ist jedoch sehr kosten- und zeitaufwendig. Das Präparieren
der Probe kann bis zu einige Stunden erfordern und wird für gewöhnlich außerhalb des
eigentlichen Produktionsbereichs ausgeführt. Somit muss die in Betracht kommende
Sputter- oder CVD-Anlage im Stillstand bleiben, bis die Testergebnisse erhalten werden,
wodurch sich der Durchsatz der Maschine beträchtlich verringert, oder diese kann auf
Risiko hin freigegeben werden, wodurch sich die Produktionsausbeute möglicherweise
verringert. Ferner ist es im Allgemeinen sehr schwierig, mehrere geeignete Proben aus
dem gleichen Test-Wafer zu präparieren, so dass es äußerst kompliziert und kostenin
tensiv ist, Durchgangsöffnungshohlräume über die gesamte Wafer-Fläche zu überwa
chen. Ferner erfordert die Querschnittsanalyse die Zerstörung der Proben und verhin
dert daher eine weitere Verwendung dieser Proben.
Es ist daher wünschenswert, ein Verfahren zur Überwachung von Hohlräumen in Da
maszener-Anwendungen zu entwickeln, das den Überwachungsvorgang bei einem ho
hen Grad an Zuverlässigkeit und vorzugsweise ohne Probenzerstörung vereinfacht.
Gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Verfahren das Bereit
stellen eines Substrats mit einer Oberfläche mit einer sich über der Oberfläche befindli
chen dielektrischen Schicht, wobei die dielektrische Schicht darin ausgebildete Öffnun
gen aufweist. Ferner umfasst das Verfahren das Abscheiden eines Metalls zumindest in
den Öffnungen und Einebnen einer Oberfläche des Metalls in den Öffnungen. Des
Weiteren umfasst das Verfahren das Abscheiden einer Barrierenmetallschicht über der
eingeebneten Oberfläche des Metalls und das Bestimmen von Eigenschaften einer
Grenzfläche, die durch die eingeebnete Oberfläche des Metalls und der Barrierenme
tallschicht gebildet ist, um die Hohlraumerzeugung an der Grenzfläche zu überwachen.
Weitere Vorteile und Aufgaben der vorliegenden Erfindung sind in den angefügten Pa
tentansprüchen definiert und werden durch die folgende detaillierte Beschreibung deut
lich, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird. Es zeigen:
Fig. 1 schematisch einen anschaulichen Prozessablauf für Damaszener-
Anwendungen; und
Fig. 2 schematisch den Prozessablauf zur Überwachung von Hohlräumen in
Damaszener-Anwendungen gemäß der vorliegenden Erfindung.
Zu erwähnen ist, dass die in den Figuren dargestellten Abmessungen nicht maßstabs
getreu sind.
Obwohl die vorliegende Erfindung mit Bezug zu den in der folgenden detaillierten Be
schreibung sowie in den Zeichnungen dargestellten Ausführungsformen beschrieben ist,
ist es selbstverständlich, dass die folgende detaillierte Beschreibung sowie die Zeich
nungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen
offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen illustrati
ven Ausführungsformen stellen lediglich in beispielhafter Weise die diversen Aspekte
der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentan
sprüche definiert ist.
Erfindungsgemäß wird ein effizientes und schnelles Verfahren zur Präparierung von
Testsubstraten bereitgestellt, das verwendet werden kann, um die Eigenschaften der
Grenzfläche zwischen einer Barrierenmetallschicht und einer darunter liegenden Metalli
sierungsstruktur zu bestimmen. Obwohl die Barrierenmetallschicht ein Nichtmetall um
fassen kann, etwa Tantalnitrid, Titannitrid, und dergleichen, wird der Begriff "Barrieren
metallschicht" durchgängig in dieser Anmeldung in Übereinstimmung mit der üblichen
Halbleiter-Terminologie verwendet. Der Begriff Barrierenmetallschicht umschließt somit
ein beliebiges geeignetes Material, etwa Tantal und/oder Tantalnitrid und/oder Titan
und/oder Titannitrid. Durch Untersuchungen der Erfinder wurde bestätigt, dass die
Wechselwirkung der Barrierenmetallschichtabscheidung mit dem Metall, etwa Kupfer,
das unterhalb der Barrierenmetallschicht, der kritischste Teil ist und den wesentlichen
Grund für die Erzeugung von Hohlräumen an der Grenzfläche darstellt. Folglich wird
dem Verfahren zur Überwachung der Grenzflächenhohlraumbildung gemäß der vorlie
genden Erfindung die Barrierenmetallschicht direkt auf dem Metall abgeschieden, bei
spielsweise auf dem Kupfer, um damit die zusätzlichen Schritte wie etwa Oxiddeposition
und Graben - oder Durchgangsöffnungsätzung zu umgehen, um somit die kürzeste
Prozess-Überwachungsschleife mit der höchsten Metallflächensensitivität für die Grenz
flächenhohlraumdetektion zu erreichen.
Anschließend können Eigenschaften der Grenzfläche, die mit der Anwesenheit von
Hohlräumen verknüpft sind, an einer im Wesentlichen ebenen großflächigen Oberfläche
der Barrierenmetallschicht ohne die Störung einer zusätzlichen auf der Barrierenmetall
schicht gebildeten Struktur bestimmt werden, was in der herkömmlichen Grenzflächen
überwachung eine komplexe Querschnittsanalyse einschließlich des Dünnens und somit
der Zerstörung der Probe erfordert. Die Bestimmung der Eigenschaften der Grenzfläche
hinsichtlich des Vorhandenseins von Hohlräumen kann mit einem Elektromikroskop bei
Betrieb im Rückstreumodus durchgeführt werden, wobei Elektronen durch die Barrie
renmetallschicht in die Grenzfläche zwischen der Barrierenmetallschicht und dem dar
unter liegenden Metall und in den oberen Teil des Metalls eindringen können. Wenn sich
Hohlräume in dieser Grenzfläche während des betrachteten Abscheidevorgangs gebil
det haben, zeigen die eingedrungenen Elektronen ein unterschiedliches Rückstreu
ungsverhalten im Vergleich zum Rückstreuungsverhalten bei fehlenden Hohlräumen.
Dies führt beispielsweise zu einer unterschiedlichen Energie- und Winkelverteilung der
rückgestreuten Elektronen.
Im Allgemeinen sind Elektronenmikroskope eine Standardeinrichtung in der Halbleiter-
Industrie und daher kann das erfindungsgemäße Verfahren in einfacher Weise in einen
konventionellen Herstellungsvorgang implementiert werden. Ferner ist erfindungsgemäß
eine komplexe FIB-Proben-Präparierung nicht mehr notwendig und die Notwendigkeit,
die Proben außerhalb des Reinraumes zu behandeln, ist ebenfalls beseitigt. Als Folge
kann eine Hohlraumüberwachung in einer relativ einfacher Weise innerhalb relativ kur
zen Zeitspanne erreicht werden. Somit können die Messergebnisse innerhalb weniger
Minuten im Vergleich zu mehreren Stunden bei Anwendung des herkömmlichen Verfah
rens erhalten werden. Dies erlaubt bei Bedarf eine rasche und effiziente Neueinstellung
der Prozess-Parameter, um zuverlässig eine Hohlraumbildung zu vermeiden.
Mit Bezug zu Fig. 2 wird im Folgenden eine anschauliche Ausführungsform gemäß der
vorliegenden Erfindung beschrieben. In Fig. 2 bezeichnen die gleichen Bezugszeichen
gleiche oder ähnliche Komponenten und Teile wie in Fig. 1.
Fig. 2 zeigt schematisch eine Barrierenmetallschicht-Überwachungsstruktur (BM-
Struktur) 11 gemäß einer anschaulichen erfindungsgemäßen Ausführungsform. Die BM-
Struktur 11 umfasst ein Substrat 2, das diverse Schichten mit Halbleiterelementen ein
schließt, die in Halbleiter oder integrierten Schaltungstechnologien verwendet werden.
Ein dielektrisches Material 3, das zumindest teilweise das Substrat 2 bedeckt, enthält
Öffnungen 9, die mit Metall 4 gefüllt sind. Eine Barrierenmetallschicht (nicht gezeigt)
kann in den Öffnungen 9 vor der Formierung des Metalls 4 in der Öffnung 9 gebildet
sein. Das Metall 4 bildet Inseln und/oder leitfähige Leitungen, die in dem dielektrischen
Material 3 eingebettet sind. Das Metall 4 und das dielektrische Material 3 bilden eine nä
herungsweise ebene Oberfläche 12. Auf der Oberfläche 12 ist eine Barrierenmetall
schicht 6 mit einem Barrierenmaterial, beispielsweise Tantal und/oder Tantalnitrid, aus
gebildet.
Ein anschaulicher Prozessablauf zur Herstellung der BM-Struktur 11, die zur Überwa
chung von Einzel- und Dual-Damaszener-Prozessen Verwendung findet, kann die fol
genden Schritte umfassen. Zunächst wird das dielektrische Material, etwa Siliciumdioxid,
mittels chemischer Dampfabscheidung bei geringem Druck (LPCVD) oder einem ande
ren geeigneten Depositionsverfahren abgeschieden, so dass die Einstellung der Dicke
des dielektrischen Materials 3 genau steuerbar ist. Anschließend wird eine Fotolack
schicht (nicht gezeigt) abgeschieden und mittels bekannter Fotolithographietechniken
strukturiert, um nachfolgend das dielektrische Material mittels bekannter Ätzprozesse
zur Erzeugung der Öffnungen 9 darin zu strukturieren. Anschließend wird auf dem die
lektrischen Material das Metall 4 abgeschieden, wodurch zumindest die Öffnungen 9 in
dem dielektrischen Material 3 gefüllt werden. Das Metall 4 kann mittels CVD oder einem
physikalischen Dampfabscheidungsvorgang (PVD), möglicherweise unter mit Einbezie
hung der Abscheidung einer Barrierenmetallschicht und einer Saatschicht (nicht ge
zeigt) abgeschieden werden. Obwohl in der vorliegenden Ausführungsform Kupfer als
das Metall 4 verwendet wird, ist es ebenfalls möglich, beispielsweise Wolfram oder Alu
minium zu verwenden.
Anschließend wird das Metall 4 eingeebnet, beispielsweise mittels eines CMP-
Prozesses. In diesem Prozess wird das Metall 4 bis zu einem Plateau gedünnt, an dem
die Oberfläche 12 des dielektrischen Materials 3 und die eingeebnete Oberfläche des
Metalls 4 im Wesentlichen auf einem gleichen Pegel liegen. Dieser Vorgang erzeugt ei
ne glatte und ebene Oberfläche insbesondere auf dem Metall 4. Ebenfalls möglich ist
es, die Oberfläche lediglich auf einzelnen Metallinseln einzuebnen. Anschließend wird
die Barrierenmetallschicht 6, beispielsweise mit Tantal und/oder Tantalnitrid mittels bei
spielsweise einer Sputter-Abscheidung direkt auf dem eingeebneten Metall 4 abge
schieden, um eine Dicke zu erhalten, die im Wesentlichen durch die Abscheide-
Parameter vorgegeben ist, die durch das Prozess-Rezept für die eigentlichen Pro
duktsubstrate gegeben sind. Auf diese Weise kann eine ebene großflächige Barrieren
metallschichtoberfläche 10 erzeugt werden, die weiteren detaillierten Untersuchungen
und der Bestimmung von Eigenschaften hinsichtlich der Hohlraumerzeugung an der
Grenzfläche 8 zugänglich ist.
In einer anschaulichen Ausführungsform wird ein Strahl aus beschleunigten Elektronen,
die beispielsweise mittels eines Elektronenmikroskops erzeugt werden, auf die Oberflä
che 12 gerichtet, um in die Barrierenmetallschicht 16, die Oberfläche 12 und die darun
ter liegende Grenzfläche 8 einzudringen. Sodann werden die von der Oberfläche 12 und
der Grenzfläche 8 zurückgestreuten Elektronen detektiert. Dafür kann die BM-Struktur
11 unter Verwendung eines Rasterelektronenmikroskops analysiert werden, um die In
tensität und die Winkelverteilung der zurückgestreuten Elektronen zu beobachten.
Anders als in der Damaszener-Struktur 1 aus Fig. 1 enthält die BM-Struktur 11 keine
Durchgangsöffnung 7 und enthält nicht die zweite Isolationsschicht 5. Im Allgemeinen
erlaubt das hohe Aspektverhältnis der Durchgangsöffnungen 7 es nicht, dass Elektro
nen in die Grenzfläche 8 eindringen und nach dem Zurückstreuen in einfacher Weise in
einer ausreichenden Anzahl zur Bestätigung des Vorhandenseins oder des Nichtvor
handenseins von Hohlräumen an der Grenzfläche 8 detektierbar sind. Erfindungsgemäß
erfahren die zurückgestreuten Elektronen keine Behinderung, die durch Seitenwände
der Durchgangsöffnungen 7 verursacht ist, und somit enthält ein von den zurückge
streuten Elektronen erhaltenes Signal Informationen über die Struktur der Barrierenme
tallschicht 6, der Grenzfläche 8 und eines Teils des Metalls 4, aus denen Eigenschaften
hinsichtlich des Vorhandenseins von Hohlräumen an der Grenzfläche 8 bestimmt wer
den können.
Die Beschleunigungsspannung des Elektronenmikroskops wird so eingestellt, um insbe
sondere die Grenzfläche 8 zwischen dem eingeebneten Metall 4 und der Barrierenme
tallschicht 6 zu untersuchen, wo mögliche Hohlräume vorzugsweise während des Ab
scheiden der Barrierenmetallschicht 6 gebildet werden. Die Beschleunigungsspannung
kann im Bereich von ungefähr 8 bis 20 kV variiert werden. Mit diesem Bereich an Be
schleunigungsspannungen kann eine Eindringtiefe der einfallenden Elektronen bis zu
einer Tiefe von ungefähr 150 nm für einen Kupfer/Tantal-Schichtstapel eingestellt wer
den. Folglich kann das gesamte zu interessierende Gebiet, d. h. die Grenzfläche 8 ana
lysiert werden. Beispielsweise kann die Beschleunigungsspannung für eine ungefähr 40 nm
dicke Tantalschicht zu ungefähr 10 kV gewählt werden, wobei ein großer Teil der
einfallenden Elek
tronen ebenfalls in das Kupfer 4 bis zumindest ungefähr 60 nm eindringt.
Gemäß einer illustrativen Ausführungsform kann, um quantitative Ergebnisse zu erhal
ten und um die Einstellung der Elektronenmikroskop-Parameter zu erleichtern, eine Si
mulationsrechnung ausgeführt werden, die die elektromagnetische Wechselwirkung der
Elektronen mit der Materie, die den Schichtstapel bildet, d. h. der Barrierenmetallschicht
6 und dem Metall 4, repräsentiert. Entsprechende Algorithmen zur Simulierung von
elektromagnetischen Ereignissen sind im Stand der Technik bekannt und erlauben eine
schnelle Justierung der Testparameter hinsichtlich der Geometrie, der Art des Materials,
der Temperatur, der Elektronenergie, des Einfallswinkels, der Art des in dem Elektromi
kroskop verwendeten Detektors und dergleichen. Ferner können für einen gegebenen
Parametersatz des Elektronenmikroskops, der durch Simulation und/oder durch Expe
riment gewonnen wurde, die aus der BM-Struktur 11 erhaltenen Signale mit Simulati
onsergebnissen verglichen werden, um eine quantitative Information hinsichtlich des
Hohlraum-Durchmessers und/oder dem Ort der Hohlräume und/oder der Anzahl der
Hohlräume zu erhalten. Entsprechende Simulationen können im Voraus für mehrere
tatsächliche Prozess-Parameter durchgeführt und in einer Bibliothek gespeichert wer
den, um eine rasche Reihenuntersuchung mehrerer Testbereiche für unterschiedliche
Prozess-Bedingungen zu ermöglichen. Im Gegensatz zur konventionellen Quer
schnittsanalyse, wobei die Überwachungsaktivität auf einige wenige Proben beschränkt
ist, erlaubt es die vorliegende Erfindung, Information an mehreren Stellen an der BM-
Struktur 11 und/oder von mehreren unterschiedlichen Testsubstraten aufgrund der ra
schen und zerstörungsfreien Proben-Präparation zu sammeln. Ferner können die Sub
strate erneut bearbeitet und für ein weiteres Prozessieren verwendet werden.
In einer weiteren anschaulichen Ausführungsform können die Messergebnisse, die
durch Elektronenmikroskopie im Rückstreumodus erhalten werden, mit Ques
schnittsanalyse-Ergebnissen von Proben verglichen werden, die für eine Quer
schnittsanalyse präpariert worden sind, nachdem diese der Grenzflächen-
Hohlraumüberwachung unter Anwendung des Rückstreumoduses unterzogen worden
sind. Die Querschnittsanalyse liefert Fotografien einschließlich der Grenzfläche 8, die
eine oder mehrere Hohlräume zeigen können. Die Erscheinung dieser Hohlräume kann
mit den elektrischen Signalen verglichen werden, die aus der Rückstreuanalyse erhalten
werden, wobei die Signale einer speziellen Hohlraum-Eigenschaft zugeordnet werden
können. Danach sind die zeitraubenden Präparierungen von Querschnittsproben nicht
mehr notwendig. Auf diese Weise können die im Rückstreumodus gewonnenen Signale
entsprechend den Querschnittsanalyse-Resultaten kalibriert werden. Entsprechende
Kalibriervorgänge können regelmäßig wiederholt werden, um eine Langzeitstabilität des
Hohlraum-Überwachungsvorganges zu erreichen.
In einer weiteren Ausführungsform können alternativ oder zusätzlich die Quer
schnittsanalyse-Ergebnisse mit Ergebnissen von Simulationsberechnungen verglichen
werden, um die Gültigkeit der Simulationsergebnisse zu verifizieren, die dann als zu
verlässige Referenzdaten für die Rückstreuanalyse ohne weiteren Bezug zur Quer
schnittsanalyse verwendbar sind. Wie in der zuvor beschriebenen Ausführungsform
kann der Vergleich regelmäßig ausgeführt werden.
In einer weiteren anschaulichen Ausführungsform können ein oder mehrere spezifizierte
Testbereiche auf der BM-Struktur 11 zur Bestimmung von Eigenschaften der Grenzflä
che 8 definiert werden. Diese Testbereiche können einerseits ausreichend groß ausge
bildet sein, um eine geeignete ebene Oberfläche für die Elektronenmikroskopanalyse
mit Rückstreumodus zu liefern, aber andererseits können diese lediglich einen kleinen
Teil der gesamten Substratfläche belegen. Beispielsweise könnte eine einzelne Chipflä
che als ein Testbereich präpariert werden. Das Bereitstellen derartiger Testbereiche
macht das Präparieren separater Test-Wafer für die Hohlraum-Überwachung unnötig.
Die einen oder mehreren Testbereiche können an spezifizierten Stellen an entspre
chenden gekennzeichneten Produkt-Wafern vorgesehen sein. Die Hohlraum-Über
wachung an derartigen Testbereichen beeinflusst die verbleibenden Wafer-Bereiche
nicht und ermöglicht somit, dass der für die Messung verwendete Wafer weiter prozes
siert werden kann.
Obwohl anschauliche Ausführungsformen der vorliegenden Erfindung mit Bezug zur
Elektronenmikroskopie im Rückstreumodus beschrieben worden sind, können andere
Verfahren, die vorteilhaft die großflächige Oberfläche 12 zum Bestimmen von Eigen
schaften der Grenzfläche 8 im Hinblick auf Hohlraumerzeugung nutzen, verwendet wer
den. Beispielsweise können in einer Ausführungsform entsprechende Bereiche an der
Oberfläche 12 und an dem Metall 4 mit einer externen Testeinheit, die beispielsweise
eine Stromquelle, einen Frequenzgenerator, eine Spannungsversorgung und derglei
chen aufweist, in Kontakt gebracht werden, um elektrische Eigenschaften der Grenzflä
che, etwa den Widerstand, Kapazität und dergleichen zu bestimmen, die auf die Hohl
raumerzeugung in der Grenzfläche 8 sensitiv sein können. Aufgrund der großflächigen
Oberfläche 12, die durch das erfindungsgemäße Verfahren erhalten wird, ist das Bereitstellen
von elektrischen Kontakten zu externen Messgeräten deutlich vereinfacht und
die Wirkung der Hohlräume in der Grenzfläche kann im Vergleich zu standardmäßigen
elektrischen Tests, die mit Substraten ausgeführt werden, die entsprechend dem kon
ventionellen Verfahren hergestellt sind, präziser bestimmt werden. Somit ist die Emp
findlichkeit für elektrische Tests, die durch das erfindungsgemäße Verfahren geliefert
wird, ausreichend, um eine Hohlraumdetektion an der Grenzfläche 8 zu ermöglichen.
Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den
Fachmann auf diesem Gebiet aufgrund dieser Beschreibung offenkundig. Die Beschrei
bung ist daher als lediglich illustrativ zu verstehen und dient dem Zwecke, dem Fach
mann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu
vermitteln. Selbstverständlich repräsentieren die Formen der hierin gezeigten und be
schriebenen Erfindung die gegenwärtig bevorzugten Ausführungsformen.
Claims (22)
1. Verfahren mit:
Bereitstellen eines Substrats mit einer Oberfläche mit einer darüber angeordne ten dielektrischen Schicht, wobei die dielektrische Schicht darin ausgebildete Öff nungen aufweist;
Abscheiden eines Metalls zumindest in den Öffnungen;
Einebnen einer Oberfläche des Metalls in den Öffnungen;
Abscheiden einer Barrierenmetallschicht über der eingeebneten Oberfläche des Metalls; und
Bestimmen von Eigenschaften einer Grenzfläche, die an der eingeebneten Oberfläche des Metalls und der Barrierenmetallschicht gebildet ist, um die Hohl raumerzeugung an der Grenzfläche zu überwachen.
Bereitstellen eines Substrats mit einer Oberfläche mit einer darüber angeordne ten dielektrischen Schicht, wobei die dielektrische Schicht darin ausgebildete Öff nungen aufweist;
Abscheiden eines Metalls zumindest in den Öffnungen;
Einebnen einer Oberfläche des Metalls in den Öffnungen;
Abscheiden einer Barrierenmetallschicht über der eingeebneten Oberfläche des Metalls; und
Bestimmen von Eigenschaften einer Grenzfläche, die an der eingeebneten Oberfläche des Metalls und der Barrierenmetallschicht gebildet ist, um die Hohl raumerzeugung an der Grenzfläche zu überwachen.
2. Das Verfahren nach Anspruch 1, wobei das Bestimmen von Eigenschaften der
Grenzfläche umfasst: Richten eines Strahls beschleunigter Elektronen auf die
Barrierenmetallschicht und Detektieren von Elektronen, die von dem Substrat zu
rückgestreut werden.
3. Das Verfahren nach Anspruch 2, wobei Bestimmen von Eigenschaften der
Grenzfläche Verwenden eines Elektronenmikroskops umfasst.
4. Das Verfahren nach Anspruch 3, wobei eine Beschleunigungsspannung des
Elektronenmikroskops im Bereich von ungefähr 8 bis 20 keV liegt.
5. Das Verfahren nach Anspruch 3, wobei eine Beschleunigungsspannung des
Elektronenmikroskops ungefähr 10 keV beträgt.
6. Das Verfahren nach Anspruch 1, wobei das Metall Kupfer ist.
7. Das Verfahren nach Anspruch 1, wobei das Einebnen durch einen chemisch
mechanischen Poliervorgang praktiziert wird.
8. Das Verfahren nach Anspruch 1, wobei das Einebnen einer Oberfläche eines
Metalls in den Öffnungen an einzelnen Metallinseln ausgeführt wird.
9. Das Verfahren nach Anspruch 1, wobei Abscheiden der Barrierenmetallschicht
im Anschluss an das Einebnen der Oberfläche des Metalls in den Öffnungen
durchgeführt wird.
10. Das Verfahren nach Anspruch 1, wobei die Barrierenmetallschicht näherungs
weise eben ist.
11. Das Verfahren nach Anspruch 1, wobei die Barrierenmetallschicht Tantal
und/oder Tantalnitrid und/oder Tantal/Tantalnitrid und/oder Titannitrid umfasst.
12. Das Verfahren nach Anspruch 1, wobei ein Abtasten des Elektronenmikroskops
zur Bestimmung der Eigenschaften der Grenzfläche verwendet wird.
13. Das Verfahren nach Anspruch 2, wobei Bestimmen der Eigenschaften der
Grenzfläche umfasst: Vergleichen von Messergebnissen aus der Elektronenmi
kroskopie mit Simulationsberechnungsergebnissen auf der Grundlage einer Dic
ke der Barrierenmetallschicht, und/oder eine Art des für die Barrierenmetall
schicht verwendeten Materials und/oder einer Beschleunigungsspannung des
Elektrons.
14. Das Verfahren nach Anspruch 13, das ferner umfasst: Justieren zumindest eines
Parameters des Elektronenmikroskops unter Verwendung der Simulationsbe
rechnungsergebnisse.
15. Das Verfahren nach Anspruch 1, das ferner umfasst: Präparieren einer Probe für
eine Querschnittsanalyse aus dem Substrat nach dem Bestimmen der Eigen
schaften der Grenzfläche, Durchführen einer Querschnittsanalyse mittels eines
Transmissionselektronenmikroskops; und Vergleichen des Ergebnisses der
Querschnittsanalyse mit den Eigenschaften der Grenzfläche, um eine Korrelation
zwischen den Eigenschaften der Grenzfläche und den in der Grenzfläche gebil
deten Hohlräumen herzustellen.
16. Das Verfahren nach Anspruch 2, das ferner umfasst: Präparieren einer Probe für
eine Querschnittsanalyse aus dem Substrat nach dem Bestimmen der Eigen
schaften der Grenzfläche, Durchführen einer Querschnittsanalyse mittels eines
Transmissionselektronenmikroskops; und Vergleichen des Ergebnisses der
Querschnittsanalyse mit Ergebnissen einer Simulationsberechnung für die be
schleunigten Elektronen, um eine Korrelation zwischen den Eigenschaften der
Grenzfläche und den in der Grenzfläche gebildeten Hohlräumen herzustellen.
17. Das Verfahren nach Anspruch 2, wobei das Bestimmen der Eigenschaften der
Grenzfläche das Einstellen einer Beschleunigungsspannung des Elektronenmi
kroskops abhängig von der Barrierenmetallschicht umfasst.
18. Das Verfahren nach Anspruch 2, wobei eine Beschleunigungsspannung einge
stellt wird, um zu ermöglichen, dass Elektronen jeweils in die Barrierenmetall
schicht und das Metall bis zu ungefähr einer Tiefe von näherungsweise 150 nm
eindringen.
19. Das Verfahren nach Anspruch 1, wobei Bestimmen der Eigenschaften der
Grenzfläche in spezifizierten Testbereichen auf dem Substrat ausgeführt wird.
20. Das Verfahren nach Anspruch 1, das ferner umfasst: Bestimmen der Eigen
schaften der Grenzfläche an mehreren spezifizierten Stellen auf dem Substrat,
um die Prozess-Qualität im Wesentlichen über die gesamte Substratfläche zu
überwachen.
21. Das Verfahren nach Anspruch 20, wobei ein Strahl beschleunigter Elektronen auf
die mehreren spezifizierten Stellen gerichtet wird.
22. Das Verfahren nach Anspruch 1, wobei Bestimmen der Eigenschaften auf einem
nichtzerstörten Bereich des Substrats durchgeführt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10122136A DE10122136B4 (de) | 2001-05-08 | 2001-05-08 | Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess |
US10/121,122 US6716650B2 (en) | 2001-05-08 | 2002-04-11 | Interface void monitoring in a damascene process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10122136A DE10122136B4 (de) | 2001-05-08 | 2001-05-08 | Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10122136A1 true DE10122136A1 (de) | 2002-11-21 |
DE10122136B4 DE10122136B4 (de) | 2006-09-28 |
Family
ID=7683898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10122136A Expired - Fee Related DE10122136B4 (de) | 2001-05-08 | 2001-05-08 | Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess |
Country Status (2)
Country | Link |
---|---|
US (1) | US6716650B2 (de) |
DE (1) | DE10122136B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005009073A1 (de) * | 2005-02-28 | 2006-09-07 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Nachbehandlung einer Halbleiterstruktur |
US8058081B2 (en) | 2006-12-29 | 2011-11-15 | Advanced Micro Devices, Inc. | Method of testing an integrity of a material layer in a semiconductor structure |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10153763B4 (de) * | 2001-10-31 | 2006-09-28 | Advanced Micro Devices, Inc., Sunnyvale | Überwachung der Void-Bildung in einem Damascence-Prozess |
US7098054B2 (en) * | 2004-02-20 | 2006-08-29 | International Business Machines Corporation | Method and structure for determining thermal cycle reliability |
DE102012112836B4 (de) | 2012-12-21 | 2017-11-02 | Technische Universität Dresden | Verfahren zur rückführenden Simulation von Halbleiterstrukturen |
CN106298576B (zh) * | 2016-09-30 | 2019-07-02 | 清华大学 | Cmp全工艺过程金属膜厚数据的离线处理方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761064A (en) * | 1995-10-06 | 1998-06-02 | Advanced Micro Devices, Inc. | Defect management system for productivity and yield improvement |
JPH10318949A (ja) * | 1997-05-21 | 1998-12-04 | Ricoh Co Ltd | 検査装置および半導体検査方法 |
US5882537A (en) * | 1996-11-25 | 1999-03-16 | United Microelectronic Corp. | Metallic precipitate monitoring method |
US6087659A (en) * | 1997-11-05 | 2000-07-11 | Kla-Tencor Corporation | Apparatus and method for secondary electron emission microscope |
US6120641A (en) * | 1998-05-12 | 2000-09-19 | Semitool, Inc. | Process architecture and manufacturing tool sets employing hard mask patterning for use in the manufacture of one or more metallization levels on a workpiece |
US6133132A (en) * | 2000-01-20 | 2000-10-17 | Advanced Micro Devices, Inc. | Method for controlling transistor spacer width |
US6225210B1 (en) * | 1998-12-09 | 2001-05-01 | Advanced Micro Devices, Inc. | High density capping layers with improved adhesion to copper interconnects |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5693563A (en) * | 1996-07-15 | 1997-12-02 | Chartered Semiconductor Manufacturing Pte Ltd. | Etch stop for copper damascene process |
US5930587A (en) * | 1997-08-27 | 1999-07-27 | Lucent Technologies | Stress migration evaluation method |
US6057171A (en) * | 1997-09-25 | 2000-05-02 | Frequency Technology, Inc. | Methods for determining on-chip interconnect process parameters |
US6524461B2 (en) * | 1998-10-14 | 2003-02-25 | Faraday Technology Marketing Group, Llc | Electrodeposition of metals in small recesses using modulated electric fields |
JP3293792B2 (ja) * | 1999-01-12 | 2002-06-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6297155B1 (en) * | 1999-05-03 | 2001-10-02 | Motorola Inc. | Method for forming a copper layer over a semiconductor wafer |
US6399177B1 (en) * | 1999-06-03 | 2002-06-04 | The Penn State Research Foundation | Deposited thin film void-column network materials |
US6399486B1 (en) * | 1999-11-22 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Method of improved copper gap fill |
US6576546B2 (en) * | 1999-12-22 | 2003-06-10 | Texas Instruments Incorporated | Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications |
DE10045041A1 (de) * | 2000-09-12 | 2002-03-21 | Advanced Micro Devices Inc | Verbessertes Verfahren zur Probenpräparation für Elektronenmikroskopie |
US6417093B1 (en) * | 2000-10-31 | 2002-07-09 | Lsi Logic Corporation | Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing |
US6537923B1 (en) * | 2000-10-31 | 2003-03-25 | Lsi Logic Corporation | Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines |
US6498384B1 (en) * | 2000-12-05 | 2002-12-24 | Advanced Micro Devices, Inc. | Structure and method of semiconductor via testing |
US6479898B1 (en) * | 2001-01-11 | 2002-11-12 | Advanced Micro Devices, Inc. | Dielectric treatment in integrated circuit interconnects |
US6537833B1 (en) * | 2001-06-19 | 2003-03-25 | Advanced Micro Devices, Inc. | Method and apparatus for characterizing an interconnect structure profile using scatterometry measurements |
US6559033B1 (en) * | 2001-06-27 | 2003-05-06 | Lsi Logic Corporation | Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines |
US6541286B1 (en) * | 2001-06-27 | 2003-04-01 | Advanced Micro Devices, Inc. | Imaging of integrated circuit interconnects |
US6583043B2 (en) * | 2001-07-27 | 2003-06-24 | Motorola, Inc. | Dielectric between metal structures and method therefor |
-
2001
- 2001-05-08 DE DE10122136A patent/DE10122136B4/de not_active Expired - Fee Related
-
2002
- 2002-04-11 US US10/121,122 patent/US6716650B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761064A (en) * | 1995-10-06 | 1998-06-02 | Advanced Micro Devices, Inc. | Defect management system for productivity and yield improvement |
US5882537A (en) * | 1996-11-25 | 1999-03-16 | United Microelectronic Corp. | Metallic precipitate monitoring method |
JPH10318949A (ja) * | 1997-05-21 | 1998-12-04 | Ricoh Co Ltd | 検査装置および半導体検査方法 |
US6087659A (en) * | 1997-11-05 | 2000-07-11 | Kla-Tencor Corporation | Apparatus and method for secondary electron emission microscope |
US6120641A (en) * | 1998-05-12 | 2000-09-19 | Semitool, Inc. | Process architecture and manufacturing tool sets employing hard mask patterning for use in the manufacture of one or more metallization levels on a workpiece |
US6225210B1 (en) * | 1998-12-09 | 2001-05-01 | Advanced Micro Devices, Inc. | High density capping layers with improved adhesion to copper interconnects |
US6133132A (en) * | 2000-01-20 | 2000-10-17 | Advanced Micro Devices, Inc. | Method for controlling transistor spacer width |
Non-Patent Citations (2)
Title |
---|
SHACHAM-DIAMAND Y. et al. In: Journal of Electro- nic Materials, April 2001, S. 336-344, Vol. 30, Nr. 4 * |
SKUMANICH A. et al. In: IEEE ICMTS 2000, S. 63-66 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005009073A1 (de) * | 2005-02-28 | 2006-09-07 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Nachbehandlung einer Halbleiterstruktur |
US7476552B2 (en) | 2005-02-28 | 2009-01-13 | Advanced Micro Devices, Inc. | Method of reworking a semiconductor structure |
DE102005009073B4 (de) * | 2005-02-28 | 2009-09-10 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Nachbehandlung einer Halbleiterstruktur |
US8058081B2 (en) | 2006-12-29 | 2011-11-15 | Advanced Micro Devices, Inc. | Method of testing an integrity of a material layer in a semiconductor structure |
Also Published As
Publication number | Publication date |
---|---|
DE10122136B4 (de) | 2006-09-28 |
US20020168786A1 (en) | 2002-11-14 |
US6716650B2 (en) | 2004-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005041283B4 (de) | Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement | |
DE112010003659T5 (de) | Leitfähige Struktur für schmale Verbindungsöffnungen | |
DE102007015506B4 (de) | Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen | |
DE10103061B4 (de) | Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht | |
DE102006062034B4 (de) | Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren | |
DE102006056625B4 (de) | Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen | |
DE10045041A1 (de) | Verbessertes Verfahren zur Probenpräparation für Elektronenmikroskopie | |
KR20090093806A (ko) | 반도체 장치, 반도체 장치의 제조 방법, 반도체 제조 검사 장치 및 검사 장치 | |
DE10153763B4 (de) | Überwachung der Void-Bildung in einem Damascence-Prozess | |
DE102004003863B4 (de) | Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport | |
DE19515564A1 (de) | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben | |
DE102006030257B4 (de) | Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung | |
DE10122136B4 (de) | Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess | |
DE10346026B4 (de) | Verfahren zum Steuern der Herstellung leitender Strukturen in einer dielektrischen Schicht eines Mikrostrukturbauteils | |
DE102006009247B4 (de) | Verfahren zum Abschätzen der kristallinen Textur gestapelter Metallleitungen in Mikrostrukturbauelementen | |
DE102010040069A1 (de) | Verfahren und System zum Extrahieren von Proben nach der Strukturierung von Mikrostrukturbauelementen | |
US6723650B1 (en) | TEM sample preparation using transparent defect protective coating | |
DE10339990B4 (de) | Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung | |
Leslie et al. | TEM sample preparation using FIB: Practical problems and artifacts | |
DE102007020252A1 (de) | Technik zur Herstellung von Metallleitungen in einem Halbleiter durch Anpassen der Temperaturabhängigkeit des Leitungswiderstands | |
DE102005041313A1 (de) | Technik zur Überwachung dynamischer Prozesse in Metallleitungen von Mikrostrukturen | |
DE102006062015B4 (de) | Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit | |
US6294396B1 (en) | Monitoring barrier metal deposition for metal interconnect | |
Courtas et al. | Electron BackScattered Diffraction (EBSD) use and applications in newest technologies development | |
DE102016104762A1 (de) | System und Verfahren zur Dual-Gebiet-Vereinzelung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER, |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20121201 |