JP3859446B2 - 半導体基板検査装置および半導体基板検査方法 - Google Patents
半導体基板検査装置および半導体基板検査方法 Download PDFInfo
- Publication number
- JP3859446B2 JP3859446B2 JP2000372949A JP2000372949A JP3859446B2 JP 3859446 B2 JP3859446 B2 JP 3859446B2 JP 2000372949 A JP2000372949 A JP 2000372949A JP 2000372949 A JP2000372949 A JP 2000372949A JP 3859446 B2 JP3859446 B2 JP 3859446B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- signal
- defect
- inspection
- inspection conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は半導体基板検査装置および半導体基板検査方法に関し、特に半導体基板の表面に形成される配線のコンタクトホールやビアホールで発生する電気的導通不良の検査に使用されるものである。
【０００２】
【従来の技術】
半導体集積回路装置の製造途中で形成される配線のコンタクトホールやビアホールに対する欠陥検査については、従来から画像比較検査方式が用いられてきた。これは、ウェーハ面内の特定の１チップに存在する配線の表面の電位コントラスト画像を取得し、互いに隣接するセルまたはダイであって、同一のレイアウトによる配線が形成される領域の電位コントラスト画像を相互に比較し、コントラスト（画素の階調値）が異なるものを欠陥として検出する方法である。このような検査方法は、例えば、日本学術振興会第１３２委員会第１８回ＬＳＩテスティングシンポジウム／１９９８“電位コントラスト像を用いたウェーハプロセス不良解析手法の開発Ｐ１６０−１６５”において発表されている。一般的にこのような欠陥検査方式は、セル・トゥ・セル画像比較検査方式、またはダイ・トゥ・ダイ画像比較検査方式とよばれており、ＫＬＡ−Ｔｎｃｏｒ社の製品に代表される電子ビームを用いた欠陥検査装置もこの方式を用いている。セル・トゥ・セル画像比較検査方式は、例えば図１１に示すように、メモリデバイスのような繰り返し配線が存在するダイＡ１を検査する場合に用いられる。同図に示す例では、例えばセルＣ１とＣ２が相互に比較され、セルＣ２が不良箇所として検出される。また、ダイ・トゥ・ダイ画像比較検査方式は、例えば図１２に示すように、ロジックデバイスのような繰り返し配線が無いダイＢ１，Ｂ２を検査する場合に用いられている。同図に示す例では、電位コントラスト画像ＧＢ１とＧＢ２とが比較され、電位コントラスト画像ＧＢ２中のＰ３が不良箇所として検出される。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した欠陥検査方法では、あるセルまたはダイの位置座標から隣接する同一レイアウトのセルまたはダイの位置座標への移動は、欠陥検査装置内で半導体基板を保持する基板ステージを機械的に動作させることにより実行されている。従って、２枚以上の検査画像を比較する場合に、基板ステージの位置ずれ、振動、フォーカスずれ、帯電の状態等により比較する画像間の信号強度に差が発生するために、擬似欠陥を検出してしまい、この結果、検査の精度および効率を落としてしまう、という欠点があった。
【０００４】
本発明は上記事情に鑑みてなされたものであり、その目的は、検査精度および検査効率に優れた半導体基板検査装置および半導体基板検査方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【０００６】
即ち、本発明によれば、
表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールに導電体を埋め込んだ配線部とを有する検査対象である半導体基板に電圧値がそれぞれ異なる複数の直流電圧を順次に印加して基板印加直流電圧が異なる検査条件を順次に形成する工程と、
前記検査条件ごとに荷電ビームを前記半導体基板の同一領域に走査する工程と、
前記荷電ビームの走査により前記半導体基板の表面から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出し、前記半導体基板の表面電位に依存する強度を有する信号を前記検査条件ごとに取得する工程と、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに取得する工程と、
前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出する工程と、
異なる前記検査条件間における前記信号の強度の相違を算出し、前記相違が所定のしきい値以下である場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定する工程と、
予め準備した、信号の強度と配線抵抗値との関係に基づいて、前記欠陥の箇所の前記信号の強度に対応する前記半導体基板の表面領域における配線抵抗値の情報を前記欠陥に関する情報として出力する工程と、
を備える半導体基板検査方法が提供される。
【０００７】
また、本発明によれば、
表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールとを有する検査対象である半導体基板に電圧値がそれぞれ異なる複数の直流電圧を順次に印加して基板印加直流電圧が異なる検査条件を順次に形成する工程と、
前記検査条件ごとに荷電ビームを前記半導体基板の同一領域に走査する工程と、
前記荷電ビームの走査により前記半導体基板の表面から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出し、前記半導体基板の表面電位に依存する強度を有する信号を前記検査条件ごとに取得する工程と、
前記検査条件間における前記信号の強度の相違に基づいて前記コンタクトホールまたは前記ビアホールの形成不良による前記半導体基板の欠陥を検出する工程と、
を備える半導体基板検査方法であって、
前記欠陥を検出する工程は、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに取得する工程と、
前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出する工程と、
前記異なる検査条件における画素の階調値を各基準軸とする多次元領域に前記異なる検査条件で得られた前記電位コントラスト画像の画素の階調値をプロットすることにより前記異なる検査条件間における同一箇所の信号強度に対する出現頻度を表す多次元ヒストグラムを作成する工程と、
前記半導体基板が最低限の要求仕様を満たす場合に前記検査条件間で得られる前記同一箇所の信号強度に対する出現頻度を表す線を欠陥判定レベルとして前記ヒストグラム内に作成し、前記欠陥判定レベルで分割される前記多次元ヒストグラムの領域のうち、信号強度がより大きい領域を欠陥判定領域として特定する工程と、
前記欠陥判定領域に含まれる前記信号強度の画素がある場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定する工程と、
を含むことを特徴とする半導体基板検査方法が提供される。
【０００８】
また、本発明によれば、
荷電ビームを生成し、表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールに導電体を埋め込んだ配線部とを有する検査対象である半導体基板に前記荷電ビームを照射する荷電ビーム出射手段と、
前記荷電ビームを偏向走査するビーム偏向走査手段と、
前記荷電ビームの照射により前記半導体基板から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出して前記半導体基板の表面電位に依存する強度を有する信号を出力する二次荷電粒子検出手段と、
前記半導体基板に電圧値がそれぞれ異なる複数の直流電圧が順次に印加されるように検査条件を制御するとともに、異なる前記検査条件ごとに前記荷電ビームが前記半導体基板の同一領域に走査されるように前記ビーム偏向走査手段を制御する制御手段と、
前記二次荷電粒子検出手段から前記検査条件ごとに出力される前記信号を処理して、前記信号の強度をそれぞれ算出し、前記検査条件間における前記信号の強度の相違に基づいて前記コンタクトホールまたは前記ビアホールの形成不良による前記半導体基板の欠陥に関する情報を出力する判定手段と、
を備え、
前記判定手段は、前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに形成し、前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出し、
異なる前記検査条件間における前記信号の強度の相違が所定のしきい値以下である場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定し、
予め準備した、信号の強度と配線抵抗値との関係に基づいて、前記欠陥の箇所の前記信号の強度に対応する前記半導体基板の表面領域における配線抵抗値の情報を前記欠陥に関する情報として出力することを特徴とする半導体基板検査装置が提供される。
【０００９】
さらに、本発明によれば、
荷電ビームを生成し、表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールとを有する検査対象である半導体基板に前記荷電ビームを照射する荷電ビーム出射手段と、
前記荷電ビームを偏向走査するビーム偏向走査手段と、
前記荷電ビームの照射により前記半導体基板から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出して前記半導体基板の表面電位に依存する強度を有する信号を出力する二次荷電粒子検出手段と、
前記半導体基板に電圧値がそれぞれ異なる複数の直流電圧が順次に印加されるように検査条件を制御するとともに、異なる前記検査条件ごとに前記荷電ビームが前記半導体基板の同一領域に走査されるように前記ビーム偏向走査手段を制御する制御手段と、
前記二次荷電粒子検出手段から前記検査条件ごとに出力される前記信号を処理して、前記信号の強度を算出し、前記検査条件間における前記信号の強度の相違に基づいて前記コンタクトホールまたは前記ビアホールの形成不良による前記半導体基板の欠陥に関する情報を出力する判定手段と、
を備える半導体基板検査装置であって、
前記判定手段は、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに形成し、前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出し、前記異なる検査条件における画素の階調値を各基準軸とする多次元領域に前記異なる検査条件で得られた前記電位コントラスト画像の画素の階調値をプロットすることにより前記異なる検査条件間における同一箇所の信号強度に対する出現頻度を表す多次元ヒストグラムを作成し、前記半導体基板が最低限の要求仕様を満たす場合に前記検査条件間で得られる前記同一箇所の信号強度に対する出現頻度を表す線を欠陥判定レベルとして前記ヒストグラム内に作成し、前記欠陥判定レベルで分割される前記多次元ヒストグラムの領域のうち、信号強度がより大きい領域を欠陥判定領域として特定し、前記欠陥判定領域に含まれる前記信号強度がある場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定することを特徴とする半導体基板検査装置が提供される。
【００２４】
【発明の実施の形態】
まず、本発明にかかる半導体基板検査方法の基本原理について説明する。
【００２５】
半導体基板の表面に荷電ビームを照射すると、基板表面からは二次荷電粒子、反射荷電粒子および後方散乱荷電粒子（以下、二次荷電粒子等という）が発生し放出される。これら二次荷電粒子等の放出時のエネルギー量は、荷電ビームの加速電圧やビーム電流などが同一である場合は、基板表面の電位に依存する。さらに基板の表面電位は、基板への印加電圧の他、基板表面部の材料や構造に大きく依存する。例えば、シリコン基板上に形成された絶縁膜内に配線用のコンタクトホールやビアホールを形成し、基板に負の電圧を印加した場合、これらの配線コンタクト／ビアホールが良好に形成されていれば、二次荷電粒子等の放出エネルギーが大きくなる。これとは逆極性の正の電圧を同一のシリコン基板に印加した場合、これらホールが良好に形成されていると、二次荷電粒子等の放出エネルギーは小さくなる。この一方、配線コンタクト／ビアホールが良好に形成されておらず、何らかのプロセス上の問題により、例えばこれらのホールを埋め込む導電体とシリコン基板との間に絶縁層が形成された場合は、正負いずれの電圧を基板に印加した場合でも、二次荷電粒子等の放出エネルギーはあまり変化しない。この点を図１〜図４を参照しながらより具体的に説明する。
【００２６】
図１（ａ）および図２（ａ）に示す略示断面図は、Ｐ型シリコン基板９０上に絶縁膜９２を成膜した後、絶縁膜９２にコンタクトホールを形成し、このコンタクトホールに金属材料を埋め込んで配線部９４とした箇所の一例である（以下、良品箇所Ｓａという）。両図に示す例では、コンタクトホールが良好に形成され、配線部９４がシリコン基板９０に直接接触して電気的に接続されている。その抵抗値は１０Ω以下であった。
【００２７】
図１（ａ）は、Ｐ型シリコン基板９０に直流電圧ＤＣ＝−２０Ｖを印加し、この良品箇所Ｓａを中心に電子ビーム３２を走査した例を示す。同図に示すように、基板の表面からは二次電子、反射電子および後方散乱電子（以下、二次電子等という）３４が大きな放出エネルギーで二次電子検出器４４に入射する。
【００２８】
図１（ｂ）は、図１（ａ）に示す二次電子検出器４４から出力された信号から得られた電位コントラスト画像ＧＰ−２０を示す。同図中、円で示す部分Ｉｍ９４は、配線部９４に対応する画像であり、信号強度の大きさに応じて非常に輝度が高い画像となっている。その信号強度を測定すると２０３階調であった。
【００２９】
図２（ａ）は、図１（ａ）と同様の良品箇所Ｓａに対して、基板印加電圧をＤＣ＝＋２０Ｖに変更して電子ビーム３２を走査した例を示す。同図に示すように、配線部９４の表面で発生する二次電子等は、シリコン基板９０、可変直流電源４２を介してＧＮＤに流れるため、二次電子等の放出エネルギーは極めて小さい。
【００３０】
図２（ｂ）は、図２（ａ）に示す二次電子検出器４４から出力された信号から得られた電位コントラスト画像ＧＰ＋２０を示す。同図中、円で示す画像部分Ｉｍ９４は、信号強度の大きさに応じて非常に輝度が低い画像となっている。その信号強度を測定すると１５階調であった。
【００３１】
図３（ａ）および図４（ａ）に示す略示断面図は、Ｐ型シリコン基板９０上に絶縁膜９２を成膜した後、絶縁膜９２にコンタクトホールを形成したが、このコンタクトホールが良好に形成されず、絶縁膜９６上に金属材料が埋め込まれて配線部９５となった箇所の一例である（以下、不良箇所Ｓｄという）。両図に示す例では、絶縁膜９６により配線部９５がシリコン基板９０から電気的に絶縁されており、その抵抗値は１０４Ω以上であった。
【００３２】
図３（ａ）は、Ｐ型シリコン基板９０に直流電圧ＤＣ＝−２０Ｖを印加し、不良箇所Ｓｄを中心に電子ビーム３２を走査した例を示す。また、図３（ｂ）は、図３（ａ）に示す二次電子検出器４４から出力された信号から得られた電位コントラスト画像Ｇｄ−２０を示す。同図中、円で示す部分Ｉｍ９５は、配線部９５に対応する画像であり、信号強度の大きさに応じて中間の輝度を有する画像となっている。その信号強度を測定すると１２３階調であった。
【００３３】
図４（ａ）は、図３（ａ）と同様の不良箇所Ｓｄに対して、基板印加電圧をＤＣ＝＋２０Ｖに変更して電子ビーム３２を走査した例を示す。また、図４（ｂ）は、図４（ａ）に示す二次電子検出器４４から出力された信号から得られた電位コントラスト画像Ｇｄ＋２０を示す。同図中、円で示す画像部分Ｉｍ９５は、配線部図３（ｂ）の画像とほぼ同様に中間の輝度を有する画像となっている。その信号強度を測定すると１４１階調であった。
【００３４】
従って、以上のことから、同一ダイの同一座標位置にある配線部については、良品箇所Ｓａの配線部９４であれば、基板印加直流電圧を正負逆転させて得られた２つの電位コントラスト画像ＧＰ−２０，ＧＰ＋２０間の信号強度の差は、１８８（２０３−１５）階調と非常に大きいことが分かる。この一方、同一ダイの同一座標位置にある不良品箇所Ｓｄの配線部９５については、基板印加直流電圧を正負逆転させても得られた２つの電位コントラスト画像Ｇｄ−２０，Ｇｄ＋２０間の信号強度の差は、１８（１４１−１２３）階調と非常に小さいことが分かる。
【００３５】
図５は、基板印加直流電圧（Ｖ）を−２０Ｖから＋２０Ｖまで変化させた場合に、基板印加直流電圧（Ｖ）と配線表面の電位コントラスト画像の信号強度（階調値）との関係を示すグラフである。同図に示すように、基板印加直流電圧が負の場合の信号強度と正の場合の信号強度との差が、良品箇所については１８８階調と非常に大きいのに対し、不良箇所については、１８階調と非常に小さいことがわかる。
【００３６】
本願発明は、このような信号強度の差異を利用して電圧値が異なる複数の電圧を検査対象である基板に順次に印加し、各基板印加電圧ごとに得られた信号の階調値を相互に比較することにより、基板ステージを機械的に動作させることなく、不良品の検出を可能にするものである。
【００３７】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。
【００３８】
図６は、本発明にかかる基板検査装置の実施の一形態を示すブロック図である。本実施形態の基板検査装置１は、電子ビームコラム１０と、可変直流電源４２と、二次電子検出器４４と、信号処理装置４６と、偏向器制御部４８と、制御コンピュータ５２と、表示装置（ＣＲＴ）５４と、メモリ５６とを備える。
【００３９】
電子ビームコラム１０は、電子銃１２と、コンデンサレンズ１４と、ウィーンフィルタ（Wien-filter）１６と、対物レンズ１８と、ビーム走査用偏向器２２と、コラムステージ２４と、電極２６と、基板ステージ２８とを含む。基板ステージ２８には、図１および図２に示す良品箇所Ｓａと図３および図４に示す不良箇所Ｓｄを含む配線が形成された半導体基板Ｓが表裏反転されて保持されている。
【００４０】
電子銃１２から放射された電子ビーム３２は、コンデンサレンズ１４によって集束され、ウィーンフィルタ１６に入射する。ウィーンフィルタ１６は、入射した電子ビーム３２を偏向させることなく直進させて対物レンズ１８に入射させる。対物レンズ１８は、電子ビーム３２が基板Ｓの表面で結像するように集束させる。集束された電子ビーム３２は、偏光器制御部４８から制御信号を受けるビーム走査用偏向器２２により半導体基板Ｓ上で偏向走査される。半導体基板Ｓには、可変直流電源４２から基板ステージ２８を介して正／負の直流電圧が印加される。
【００４１】
電子ビーム３２の走査により、半導体基板Ｓに形成された配線の表面から二次電子等３４が放出される。放出された二次電子等３４は、半導体基板Ｓと対物レンズ１８との間に形成された電界によって加速されながら対物レンズ１８を通過した後にウィーンフィルタ１６により偏向されて二次電子検出器４４に引き込まれる。二次電子検出器４４は、検出された二次電子等３４の量を表わす信号を出力し、信号処理装置４６は、受け取った信号を画像信号に変換して制御コンピュータ５２に供給する。制御コンピュータ５２は、信号処理装置４６から受け取った画像信号に対して後述の処理を実行するとともに、表示装置（ＣＲＴ）５４により半導体基板Ｓの配線表面の状態を表す電位コントラスト画像を表示する。
【００４２】
メモリ５６は、以下に述べる検査方法を実行するための検査レシピを記述したプログラムと、電位コントラスト画像の信号強度と配線抵抗値との関係を表わすデータテーブル（以下、配線抵抗値データテーブル）とを格納する。
【００４３】
制御コンピュータ５２は、本実施形態において制御手段および判定手段を構成し、装置全体を制御するとともに、メモリ５６から検査レシピのプログラムを読み込み、これに基づいて各検査手順を実行する。
【００４４】
図６に示す基板検査装置１の動作について、本発明にかかる基板検査方法の実施の一形態として図面を参照しながら説明する。なお、以下では、簡略化のため、検査条件として、ＤＣ＝−２０Ｖ，ＤＣ＝−２０Ｖの２つの直流電圧を順次半導体基板Ｓに印加する場合について説明する。
【００４５】
図７は、基板検査装置１の主動作を示すフローチャートである。同図に示すように、まず、検査対象となる配線を有する半導体基板Ｓを基板ステージ２８に設置する（ステップＳ１）。ここで、検査対象となる配線は、上述した良品箇所Ｓａ（図１、２参照）および不良箇所Ｓｄ（図３、４参照）を含むものとする。
【００４６】
次に、制御コンピュータ５２は、メモリ５６に格納された検査レシピのプログラムを読み込み、このプログラムに従って、以下の処理を実行する。
【００４７】
即ち、まず、基板印加直流電圧ＤＣ＝−２０Ｖで配線表面の電位コントラスト画像Ｇ１を取得する（ステップＳ２）。
【００４８】
図８は、このステップＳ２の手順を具体的に示すフローチャートである。制御コンピュータ５２は、制御信号を可変直流電源４２に供給して、その直流電圧値をＤＣ＝−２０Ｖに設定し（ステップＳ２１）、基板ステージ２８を介して半導体基板Ｓへ直流電圧ＤＣ＝−２０Ｖを印加する（ステップＳ２２）。次に、この検査条件下で、電子銃１２、各制御用レンズ１４，１８およびビーム走査用偏向器２２を動作させ、検査対象である配線部を含む基板表面へ電子ビーム３２を走査する（ステップＳ２３）。次に、基板Ｓの表面から発生し放出された二次電子等３４を二次電子検出器４４で検出し、その検出結果を表わす信号を信号処理装置４６に供給する。信号処理装置４６は、二次電子検出器４４から受け取った信号を画像信号に変換して制御コンピュータ５２に供給する。制御コンピュータ５２は、受け取った画像信号を表示装置（ＣＲＴ）５４に供給し、電位コントラスト画像Ｇ１が表示される（ステップＳ２４）。電位コントラスト画像Ｇ１には、前述した良品箇所Ｓａの画像ＧＰ−２０（図１（ｂ）参照）と不良箇所Ｓｄの画像Ｇｄ−２０（図３（ｂ）参照）が含まれる。制御コンピュータ５２は、受け取った画像信号を２値化処理して階調値を算出し、この階調値を走査領域の座標値と対応づけてメモリ５６に格納する。
【００４９】
図７に戻り、基板印加直流電圧をＤＣ＝＋２０Ｖに変更して配線表面の電位コントラスト画像Ｇ２を取得する（ステップＳ３）。図９は、このステップＳ３の手順を具体的に示すフローチャートである。同図に示すように、制御コンピュータ５２から制御信号を可変直流電源４２に供給して、その設定をＤＣ＝＋２０Ｖに変更し（ステップＳ３１）、基板ステージ２８を介して半導体基板Ｓへ直流電圧ＤＣ＝＋２０Ｖを印加する（ステップＳ３２）。さらに、この検査条件下で、電子銃１２、各制御用レンズ１４，１８およびビーム走査用偏向器２２を動作させ、検査対象である配線部を含む基板表面へ電子ビーム３２を走査する（ステップＳ３３）。さらに、基板Ｓの表面から発生し放出した二次電子等３４を二次電子検出器４４で検出し、信号処理装置４６による信号処理により、電位コントラスト画像Ｇ２を取得する（ステップＳ３４）。電位コントラスト画像Ｇ２には、前述した良品箇所Ｓａの画像ＧＰ＋２０（図２（ｂ）参照）と不良箇所Ｓｄの画像Ｇｄ＋２０（図４（ｂ）参照）が含まれる。制御コンピュータ５２は、受け取った画像信号を２値化処理して階調値を算出し、この階調値を走査領域の座標値と対応づけてメモリ５６に格納する。
【００５０】
図７に戻り、制御コンピュータ５２は、ステップＳ２およびＳ３で取得した階調値と座標値のデータをメモリ５６から引き出し、２枚の電位コントラスト画像Ｇ１，Ｇ２において同一箇所の信号強度に対する出現頻度のヒストグラムを二次間の空間で表現した二次元ヒストグラムを作成する（ステップＳ４）。このようにして得られた２次元ヒストグラムの具体例を図１０に示す。
【００５１】
図１０に示す２次元ヒストグラムは、基板印加直流電圧ＤＣ＝−２０Ｖで得られた信号の階調値０〜２５５を横軸とし、基板印加直流電圧ＤＣ＝＋２０Ｖで得られた信号の階調値０〜２５５を縦軸として電位コントラスト画像Ｇ１信号強度を二次元ヒストグラムの横軸の階調値から各座標ごとに位置出し、その位置から二次元ヒストグラム内に垂直に直線を引く。さらに、電位コントラスト画像Ｇ２信号強度を二次元ヒストグラムの縦軸の階調値から各座標ごとに位置出し、その位置から二次元ヒストグラム内に水平に直線を引き、２直線が交差した位置を、２枚の電位コントラスト画像Ｇ１，Ｇ２の各座標ごとの信号強度としてプロットしたものである。良品箇所については、基板印加直流電圧ＤＣ＝−２０ＶとＤＣ＝＋２０Ｖとで信号強度の差異が大きいため、同図の紙面右上部分に集中して分布する（良品箇所群８２）。この一方、不良品については、基板印加直流電圧ＤＣ＝−２０ＶとＤＣ＝＋２０Ｖとで信号強度の差異が小さいため、同図の中央から紙面やや右下の部分に集中して分布することが分かる（不良品箇所群８４）。なお、電位コントラスト画像Ｇ１，Ｇ２のうち、絶縁膜９２の領域に対応する領域の階調値は、基板印加直流電圧ＤＣ＝−２０ＶとＤＣ＝＋２０Ｖのいずれの検査条件でも階調値が１２０に至らず、その差異も小さいため、同図の紙面左上部分の領域８６に集中して分布している。
【００５２】
図７に戻り、欠陥判断の基準となる欠陥判定領域を設定し、図示しない入力手段により制御コンピュータ５２に入力する（ステップＳ５）。この欠陥判定領域は、プロセス条件や設計仕様等に基づいて個別に設定される。本実施形態では、図１０に示すように、ＤＣ＝−２０Ｖにおける階調値１２０、ＤＣ＝＋２０Ｖにおける階調値１２０を基準点と指定し、この基準点から相互に任意の角度をなす直線ｌ１，ｌ２（欠陥判定レベル）を引き、これらの直線ｌ１，ｌ２により区分される領域のうち、信号強度がより大きい側の領域を欠陥判定領域として設定される。欠陥判定レベルは、本実施形態では直線としたが、これに限ることなく、例えば円弧状の曲線でも良い。また、上述した基準点を中心として所定の半径の円を二次元ヒストグラム内に描き、この円の内部を欠陥判定領域として設定しても良い。
【００５３】
次に、図７に示すように、制御コンピュータ５２は、入力されたしきい値に基づいて欠陥判定領域内の信号強度を不良箇所群８４と判定し、さらに各不良箇所の位置座標のデータをメモリ５６から引き出し、それぞれの信号強度を算出する（ステップＳ６）。
【００５４】
さらに、制御コンピュータ５２は、メモリ５６に格納された配線抵抗値データテーブルとの照合により、各不良箇所における信号強度から各不良箇所の配線抵抗値のデータをその位置座標とともに出力する（ステップＳ７）。
【００５５】
本実施形態によれば、極性が異なる２つの直流電圧を半導体基板に順次に印加し、基板表面の同一領域でそれぞれ得られた２つの電位コントラスト画像について信号強度を算出し、これに基づいて欠陥の有無を判定し、欠陥箇所がある場合にはその程度とともにその位置の情報を出力するので、同一ダイの同一配線の欠陥を基板ステージを移動させることなく、検出することができる。これにより、基板ステージの位置ずれ、振動、フォーカスずれ、帯電状態等によるノイズの影響を無くすことができる。この結果、精度および効率のいずれにおいても優れた基板検査を実現することができる。
【００５６】
以上、本発明の実施の形態について説明したが、本発明は上記形態に限ることなくその要旨を逸脱しない範囲内で種々変形して適用することができる。上記実施形態では、ＤＣ＝−２０ＶとＤＣ＝＋２０Ｖの２種類の直流電圧を基板に印加する場合について説明したが、図５のグラフからも明らかなように、基板印加直流電圧値を所定範囲にわたって変化させ、基板の同一領域から多数の電位コントラスト画像を取得することにより、検査の精度をさらに向上できることは勿論である。また、上述した実施形態では、配線層が既に形成された基板を検査対象とする場合について説明したが、例えば金属材料が埋め込まれる前のコンタクトホールまたはビアホールを検査対象とし、その欠陥の有無やその位置・程度を検査することもできる。
【００５７】
【発明の効果】
以上詳述したとおり、本発明は、以下の効果を奏する。
【００５８】
即ち、本発明によれば、半導体基板に複数の直流電圧を順次に印加して基板印加直流電圧が異なる検査条件を順次に形成し、これら検査条件ごとに上記半導体基板の表面電位に依存する強度を有する信号を取得し、上記検査条件間における上記信号の強度の相違に基づいて上記半導体基板における欠陥を検出するので、上記半導体基板を保持する基板ステージを移動させることなく、上記半導体基板の欠陥を検出することができる。これにより、基板ステージの位置ずれ、振動、フォーカスずれ、帯電状態等によるノイズの影響を無くすことができるので、精度および効率のいずれにおいても優れた基板検査を実現することができる。
【図面の簡単な説明】
【図１】本発明にかかる基板検査方法の原理を説明する模式図である。
【図２】本発明にかかる基板検査方法の原理を説明する模式図である。
【図３】本発明にかかる基板検査方法の原理を説明する模式図である。
【図４】本発明にかかる基板検査方法の原理を説明する模式図である。
【図５】基板印加直流電圧（Ｖ）と、配線表面の電位コントラスト画像の信号強度（階調値）との関係を示すグラフである。
【図６】本発明にかかる基板検査装置の実施の一形態を示すブロック図である。
【図７】本発明にかかる基板検査方法の実施の一形態のメインフローを示すフローチャートである。
【図８】図７に示すフロー中、基板印加電圧ＤＣ＝−２０Ｖで配線表面の電位コントラスト画像を取得する手順を具体的に示すフローチャートである。
【図９】図７に示すフロー中、基板印加電圧ＤＣ＝＋２０Ｖで配線表面の電位コントラスト画像を取得する手順を具体的に示すフローチャートである。
【図１０】図７に示すフローにより２枚の電位コントラスト画像から得られた２次元ヒストグラムの一例を示す模式図である。
【図１１】従来の技術によるセル・トゥ・セル画像比較検査方式の半導体基板検査方法を説明する模式図である。
【図１２】従来の技術によるダイ・トゥ・ダイ画像比較検査方式の半導体基板検査方法を説明する模式図である。
【符号の説明】
１ 基板検査装置
１０ 電子ビームコラム
１２ 電子銃
１４ コンデンサレンズ
１６ ウィーンフィルタ
１８ 対物レンズ
２２ ビーム走査用偏向器
２４ コラムステージ
２６ 電極
２８ 基板ステージ
３２ 電子ビーム
３４ 二次電子、反射電子および後方散乱電子
４２ 可変直流電源
４４ 二次電子検出器
４６ 信号処理装置
４８ 偏向器制御部
５２ 制御コンピュータ
５４ 表示装置（ＣＲＴ）
５６ メモリ
Ｓ 半導体基板
【発明の属する技術分野】
本発明は半導体基板検査装置および半導体基板検査方法に関し、特に半導体基板の表面に形成される配線のコンタクトホールやビアホールで発生する電気的導通不良の検査に使用されるものである。
【０００２】
【従来の技術】
半導体集積回路装置の製造途中で形成される配線のコンタクトホールやビアホールに対する欠陥検査については、従来から画像比較検査方式が用いられてきた。これは、ウェーハ面内の特定の１チップに存在する配線の表面の電位コントラスト画像を取得し、互いに隣接するセルまたはダイであって、同一のレイアウトによる配線が形成される領域の電位コントラスト画像を相互に比較し、コントラスト（画素の階調値）が異なるものを欠陥として検出する方法である。このような検査方法は、例えば、日本学術振興会第１３２委員会第１８回ＬＳＩテスティングシンポジウム／１９９８“電位コントラスト像を用いたウェーハプロセス不良解析手法の開発Ｐ１６０−１６５”において発表されている。一般的にこのような欠陥検査方式は、セル・トゥ・セル画像比較検査方式、またはダイ・トゥ・ダイ画像比較検査方式とよばれており、ＫＬＡ−Ｔｎｃｏｒ社の製品に代表される電子ビームを用いた欠陥検査装置もこの方式を用いている。セル・トゥ・セル画像比較検査方式は、例えば図１１に示すように、メモリデバイスのような繰り返し配線が存在するダイＡ１を検査する場合に用いられる。同図に示す例では、例えばセルＣ１とＣ２が相互に比較され、セルＣ２が不良箇所として検出される。また、ダイ・トゥ・ダイ画像比較検査方式は、例えば図１２に示すように、ロジックデバイスのような繰り返し配線が無いダイＢ１，Ｂ２を検査する場合に用いられている。同図に示す例では、電位コントラスト画像ＧＢ１とＧＢ２とが比較され、電位コントラスト画像ＧＢ２中のＰ３が不良箇所として検出される。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した欠陥検査方法では、あるセルまたはダイの位置座標から隣接する同一レイアウトのセルまたはダイの位置座標への移動は、欠陥検査装置内で半導体基板を保持する基板ステージを機械的に動作させることにより実行されている。従って、２枚以上の検査画像を比較する場合に、基板ステージの位置ずれ、振動、フォーカスずれ、帯電の状態等により比較する画像間の信号強度に差が発生するために、擬似欠陥を検出してしまい、この結果、検査の精度および効率を落としてしまう、という欠点があった。
【０００４】
本発明は上記事情に鑑みてなされたものであり、その目的は、検査精度および検査効率に優れた半導体基板検査装置および半導体基板検査方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【０００６】
即ち、本発明によれば、
表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールに導電体を埋め込んだ配線部とを有する検査対象である半導体基板に電圧値がそれぞれ異なる複数の直流電圧を順次に印加して基板印加直流電圧が異なる検査条件を順次に形成する工程と、
前記検査条件ごとに荷電ビームを前記半導体基板の同一領域に走査する工程と、
前記荷電ビームの走査により前記半導体基板の表面から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出し、前記半導体基板の表面電位に依存する強度を有する信号を前記検査条件ごとに取得する工程と、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに取得する工程と、
前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出する工程と、
異なる前記検査条件間における前記信号の強度の相違を算出し、前記相違が所定のしきい値以下である場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定する工程と、
予め準備した、信号の強度と配線抵抗値との関係に基づいて、前記欠陥の箇所の前記信号の強度に対応する前記半導体基板の表面領域における配線抵抗値の情報を前記欠陥に関する情報として出力する工程と、
を備える半導体基板検査方法が提供される。
【０００７】
また、本発明によれば、
表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールとを有する検査対象である半導体基板に電圧値がそれぞれ異なる複数の直流電圧を順次に印加して基板印加直流電圧が異なる検査条件を順次に形成する工程と、
前記検査条件ごとに荷電ビームを前記半導体基板の同一領域に走査する工程と、
前記荷電ビームの走査により前記半導体基板の表面から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出し、前記半導体基板の表面電位に依存する強度を有する信号を前記検査条件ごとに取得する工程と、
前記検査条件間における前記信号の強度の相違に基づいて前記コンタクトホールまたは前記ビアホールの形成不良による前記半導体基板の欠陥を検出する工程と、
を備える半導体基板検査方法であって、
前記欠陥を検出する工程は、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに取得する工程と、
前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出する工程と、
前記異なる検査条件における画素の階調値を各基準軸とする多次元領域に前記異なる検査条件で得られた前記電位コントラスト画像の画素の階調値をプロットすることにより前記異なる検査条件間における同一箇所の信号強度に対する出現頻度を表す多次元ヒストグラムを作成する工程と、
前記半導体基板が最低限の要求仕様を満たす場合に前記検査条件間で得られる前記同一箇所の信号強度に対する出現頻度を表す線を欠陥判定レベルとして前記ヒストグラム内に作成し、前記欠陥判定レベルで分割される前記多次元ヒストグラムの領域のうち、信号強度がより大きい領域を欠陥判定領域として特定する工程と、
前記欠陥判定領域に含まれる前記信号強度の画素がある場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定する工程と、
を含むことを特徴とする半導体基板検査方法が提供される。
【０００８】
また、本発明によれば、
荷電ビームを生成し、表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールに導電体を埋め込んだ配線部とを有する検査対象である半導体基板に前記荷電ビームを照射する荷電ビーム出射手段と、
前記荷電ビームを偏向走査するビーム偏向走査手段と、
前記荷電ビームの照射により前記半導体基板から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出して前記半導体基板の表面電位に依存する強度を有する信号を出力する二次荷電粒子検出手段と、
前記半導体基板に電圧値がそれぞれ異なる複数の直流電圧が順次に印加されるように検査条件を制御するとともに、異なる前記検査条件ごとに前記荷電ビームが前記半導体基板の同一領域に走査されるように前記ビーム偏向走査手段を制御する制御手段と、
前記二次荷電粒子検出手段から前記検査条件ごとに出力される前記信号を処理して、前記信号の強度をそれぞれ算出し、前記検査条件間における前記信号の強度の相違に基づいて前記コンタクトホールまたは前記ビアホールの形成不良による前記半導体基板の欠陥に関する情報を出力する判定手段と、
を備え、
前記判定手段は、前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに形成し、前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出し、
異なる前記検査条件間における前記信号の強度の相違が所定のしきい値以下である場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定し、
予め準備した、信号の強度と配線抵抗値との関係に基づいて、前記欠陥の箇所の前記信号の強度に対応する前記半導体基板の表面領域における配線抵抗値の情報を前記欠陥に関する情報として出力することを特徴とする半導体基板検査装置が提供される。
【０００９】
さらに、本発明によれば、
荷電ビームを生成し、表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールとを有する検査対象である半導体基板に前記荷電ビームを照射する荷電ビーム出射手段と、
前記荷電ビームを偏向走査するビーム偏向走査手段と、
前記荷電ビームの照射により前記半導体基板から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出して前記半導体基板の表面電位に依存する強度を有する信号を出力する二次荷電粒子検出手段と、
前記半導体基板に電圧値がそれぞれ異なる複数の直流電圧が順次に印加されるように検査条件を制御するとともに、異なる前記検査条件ごとに前記荷電ビームが前記半導体基板の同一領域に走査されるように前記ビーム偏向走査手段を制御する制御手段と、
前記二次荷電粒子検出手段から前記検査条件ごとに出力される前記信号を処理して、前記信号の強度を算出し、前記検査条件間における前記信号の強度の相違に基づいて前記コンタクトホールまたは前記ビアホールの形成不良による前記半導体基板の欠陥に関する情報を出力する判定手段と、
を備える半導体基板検査装置であって、
前記判定手段は、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに形成し、前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出し、前記異なる検査条件における画素の階調値を各基準軸とする多次元領域に前記異なる検査条件で得られた前記電位コントラスト画像の画素の階調値をプロットすることにより前記異なる検査条件間における同一箇所の信号強度に対する出現頻度を表す多次元ヒストグラムを作成し、前記半導体基板が最低限の要求仕様を満たす場合に前記検査条件間で得られる前記同一箇所の信号強度に対する出現頻度を表す線を欠陥判定レベルとして前記ヒストグラム内に作成し、前記欠陥判定レベルで分割される前記多次元ヒストグラムの領域のうち、信号強度がより大きい領域を欠陥判定領域として特定し、前記欠陥判定領域に含まれる前記信号強度がある場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定することを特徴とする半導体基板検査装置が提供される。
【００２４】
【発明の実施の形態】
まず、本発明にかかる半導体基板検査方法の基本原理について説明する。
【００２５】
半導体基板の表面に荷電ビームを照射すると、基板表面からは二次荷電粒子、反射荷電粒子および後方散乱荷電粒子（以下、二次荷電粒子等という）が発生し放出される。これら二次荷電粒子等の放出時のエネルギー量は、荷電ビームの加速電圧やビーム電流などが同一である場合は、基板表面の電位に依存する。さらに基板の表面電位は、基板への印加電圧の他、基板表面部の材料や構造に大きく依存する。例えば、シリコン基板上に形成された絶縁膜内に配線用のコンタクトホールやビアホールを形成し、基板に負の電圧を印加した場合、これらの配線コンタクト／ビアホールが良好に形成されていれば、二次荷電粒子等の放出エネルギーが大きくなる。これとは逆極性の正の電圧を同一のシリコン基板に印加した場合、これらホールが良好に形成されていると、二次荷電粒子等の放出エネルギーは小さくなる。この一方、配線コンタクト／ビアホールが良好に形成されておらず、何らかのプロセス上の問題により、例えばこれらのホールを埋め込む導電体とシリコン基板との間に絶縁層が形成された場合は、正負いずれの電圧を基板に印加した場合でも、二次荷電粒子等の放出エネルギーはあまり変化しない。この点を図１〜図４を参照しながらより具体的に説明する。
【００２６】
図１（ａ）および図２（ａ）に示す略示断面図は、Ｐ型シリコン基板９０上に絶縁膜９２を成膜した後、絶縁膜９２にコンタクトホールを形成し、このコンタクトホールに金属材料を埋め込んで配線部９４とした箇所の一例である（以下、良品箇所Ｓａという）。両図に示す例では、コンタクトホールが良好に形成され、配線部９４がシリコン基板９０に直接接触して電気的に接続されている。その抵抗値は１０Ω以下であった。
【００２７】
図１（ａ）は、Ｐ型シリコン基板９０に直流電圧ＤＣ＝−２０Ｖを印加し、この良品箇所Ｓａを中心に電子ビーム３２を走査した例を示す。同図に示すように、基板の表面からは二次電子、反射電子および後方散乱電子（以下、二次電子等という）３４が大きな放出エネルギーで二次電子検出器４４に入射する。
【００２８】
図１（ｂ）は、図１（ａ）に示す二次電子検出器４４から出力された信号から得られた電位コントラスト画像ＧＰ−２０を示す。同図中、円で示す部分Ｉｍ９４は、配線部９４に対応する画像であり、信号強度の大きさに応じて非常に輝度が高い画像となっている。その信号強度を測定すると２０３階調であった。
【００２９】
図２（ａ）は、図１（ａ）と同様の良品箇所Ｓａに対して、基板印加電圧をＤＣ＝＋２０Ｖに変更して電子ビーム３２を走査した例を示す。同図に示すように、配線部９４の表面で発生する二次電子等は、シリコン基板９０、可変直流電源４２を介してＧＮＤに流れるため、二次電子等の放出エネルギーは極めて小さい。
【００３０】
図２（ｂ）は、図２（ａ）に示す二次電子検出器４４から出力された信号から得られた電位コントラスト画像ＧＰ＋２０を示す。同図中、円で示す画像部分Ｉｍ９４は、信号強度の大きさに応じて非常に輝度が低い画像となっている。その信号強度を測定すると１５階調であった。
【００３１】
図３（ａ）および図４（ａ）に示す略示断面図は、Ｐ型シリコン基板９０上に絶縁膜９２を成膜した後、絶縁膜９２にコンタクトホールを形成したが、このコンタクトホールが良好に形成されず、絶縁膜９６上に金属材料が埋め込まれて配線部９５となった箇所の一例である（以下、不良箇所Ｓｄという）。両図に示す例では、絶縁膜９６により配線部９５がシリコン基板９０から電気的に絶縁されており、その抵抗値は１０４Ω以上であった。
【００３２】
図３（ａ）は、Ｐ型シリコン基板９０に直流電圧ＤＣ＝−２０Ｖを印加し、不良箇所Ｓｄを中心に電子ビーム３２を走査した例を示す。また、図３（ｂ）は、図３（ａ）に示す二次電子検出器４４から出力された信号から得られた電位コントラスト画像Ｇｄ−２０を示す。同図中、円で示す部分Ｉｍ９５は、配線部９５に対応する画像であり、信号強度の大きさに応じて中間の輝度を有する画像となっている。その信号強度を測定すると１２３階調であった。
【００３３】
図４（ａ）は、図３（ａ）と同様の不良箇所Ｓｄに対して、基板印加電圧をＤＣ＝＋２０Ｖに変更して電子ビーム３２を走査した例を示す。また、図４（ｂ）は、図４（ａ）に示す二次電子検出器４４から出力された信号から得られた電位コントラスト画像Ｇｄ＋２０を示す。同図中、円で示す画像部分Ｉｍ９５は、配線部図３（ｂ）の画像とほぼ同様に中間の輝度を有する画像となっている。その信号強度を測定すると１４１階調であった。
【００３４】
従って、以上のことから、同一ダイの同一座標位置にある配線部については、良品箇所Ｓａの配線部９４であれば、基板印加直流電圧を正負逆転させて得られた２つの電位コントラスト画像ＧＰ−２０，ＧＰ＋２０間の信号強度の差は、１８８（２０３−１５）階調と非常に大きいことが分かる。この一方、同一ダイの同一座標位置にある不良品箇所Ｓｄの配線部９５については、基板印加直流電圧を正負逆転させても得られた２つの電位コントラスト画像Ｇｄ−２０，Ｇｄ＋２０間の信号強度の差は、１８（１４１−１２３）階調と非常に小さいことが分かる。
【００３５】
図５は、基板印加直流電圧（Ｖ）を−２０Ｖから＋２０Ｖまで変化させた場合に、基板印加直流電圧（Ｖ）と配線表面の電位コントラスト画像の信号強度（階調値）との関係を示すグラフである。同図に示すように、基板印加直流電圧が負の場合の信号強度と正の場合の信号強度との差が、良品箇所については１８８階調と非常に大きいのに対し、不良箇所については、１８階調と非常に小さいことがわかる。
【００３６】
本願発明は、このような信号強度の差異を利用して電圧値が異なる複数の電圧を検査対象である基板に順次に印加し、各基板印加電圧ごとに得られた信号の階調値を相互に比較することにより、基板ステージを機械的に動作させることなく、不良品の検出を可能にするものである。
【００３７】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。
【００３８】
図６は、本発明にかかる基板検査装置の実施の一形態を示すブロック図である。本実施形態の基板検査装置１は、電子ビームコラム１０と、可変直流電源４２と、二次電子検出器４４と、信号処理装置４６と、偏向器制御部４８と、制御コンピュータ５２と、表示装置（ＣＲＴ）５４と、メモリ５６とを備える。
【００３９】
電子ビームコラム１０は、電子銃１２と、コンデンサレンズ１４と、ウィーンフィルタ（Wien-filter）１６と、対物レンズ１８と、ビーム走査用偏向器２２と、コラムステージ２４と、電極２６と、基板ステージ２８とを含む。基板ステージ２８には、図１および図２に示す良品箇所Ｓａと図３および図４に示す不良箇所Ｓｄを含む配線が形成された半導体基板Ｓが表裏反転されて保持されている。
【００４０】
電子銃１２から放射された電子ビーム３２は、コンデンサレンズ１４によって集束され、ウィーンフィルタ１６に入射する。ウィーンフィルタ１６は、入射した電子ビーム３２を偏向させることなく直進させて対物レンズ１８に入射させる。対物レンズ１８は、電子ビーム３２が基板Ｓの表面で結像するように集束させる。集束された電子ビーム３２は、偏光器制御部４８から制御信号を受けるビーム走査用偏向器２２により半導体基板Ｓ上で偏向走査される。半導体基板Ｓには、可変直流電源４２から基板ステージ２８を介して正／負の直流電圧が印加される。
【００４１】
電子ビーム３２の走査により、半導体基板Ｓに形成された配線の表面から二次電子等３４が放出される。放出された二次電子等３４は、半導体基板Ｓと対物レンズ１８との間に形成された電界によって加速されながら対物レンズ１８を通過した後にウィーンフィルタ１６により偏向されて二次電子検出器４４に引き込まれる。二次電子検出器４４は、検出された二次電子等３４の量を表わす信号を出力し、信号処理装置４６は、受け取った信号を画像信号に変換して制御コンピュータ５２に供給する。制御コンピュータ５２は、信号処理装置４６から受け取った画像信号に対して後述の処理を実行するとともに、表示装置（ＣＲＴ）５４により半導体基板Ｓの配線表面の状態を表す電位コントラスト画像を表示する。
【００４２】
メモリ５６は、以下に述べる検査方法を実行するための検査レシピを記述したプログラムと、電位コントラスト画像の信号強度と配線抵抗値との関係を表わすデータテーブル（以下、配線抵抗値データテーブル）とを格納する。
【００４３】
制御コンピュータ５２は、本実施形態において制御手段および判定手段を構成し、装置全体を制御するとともに、メモリ５６から検査レシピのプログラムを読み込み、これに基づいて各検査手順を実行する。
【００４４】
図６に示す基板検査装置１の動作について、本発明にかかる基板検査方法の実施の一形態として図面を参照しながら説明する。なお、以下では、簡略化のため、検査条件として、ＤＣ＝−２０Ｖ，ＤＣ＝−２０Ｖの２つの直流電圧を順次半導体基板Ｓに印加する場合について説明する。
【００４５】
図７は、基板検査装置１の主動作を示すフローチャートである。同図に示すように、まず、検査対象となる配線を有する半導体基板Ｓを基板ステージ２８に設置する（ステップＳ１）。ここで、検査対象となる配線は、上述した良品箇所Ｓａ（図１、２参照）および不良箇所Ｓｄ（図３、４参照）を含むものとする。
【００４６】
次に、制御コンピュータ５２は、メモリ５６に格納された検査レシピのプログラムを読み込み、このプログラムに従って、以下の処理を実行する。
【００４７】
即ち、まず、基板印加直流電圧ＤＣ＝−２０Ｖで配線表面の電位コントラスト画像Ｇ１を取得する（ステップＳ２）。
【００４８】
図８は、このステップＳ２の手順を具体的に示すフローチャートである。制御コンピュータ５２は、制御信号を可変直流電源４２に供給して、その直流電圧値をＤＣ＝−２０Ｖに設定し（ステップＳ２１）、基板ステージ２８を介して半導体基板Ｓへ直流電圧ＤＣ＝−２０Ｖを印加する（ステップＳ２２）。次に、この検査条件下で、電子銃１２、各制御用レンズ１４，１８およびビーム走査用偏向器２２を動作させ、検査対象である配線部を含む基板表面へ電子ビーム３２を走査する（ステップＳ２３）。次に、基板Ｓの表面から発生し放出された二次電子等３４を二次電子検出器４４で検出し、その検出結果を表わす信号を信号処理装置４６に供給する。信号処理装置４６は、二次電子検出器４４から受け取った信号を画像信号に変換して制御コンピュータ５２に供給する。制御コンピュータ５２は、受け取った画像信号を表示装置（ＣＲＴ）５４に供給し、電位コントラスト画像Ｇ１が表示される（ステップＳ２４）。電位コントラスト画像Ｇ１には、前述した良品箇所Ｓａの画像ＧＰ−２０（図１（ｂ）参照）と不良箇所Ｓｄの画像Ｇｄ−２０（図３（ｂ）参照）が含まれる。制御コンピュータ５２は、受け取った画像信号を２値化処理して階調値を算出し、この階調値を走査領域の座標値と対応づけてメモリ５６に格納する。
【００４９】
図７に戻り、基板印加直流電圧をＤＣ＝＋２０Ｖに変更して配線表面の電位コントラスト画像Ｇ２を取得する（ステップＳ３）。図９は、このステップＳ３の手順を具体的に示すフローチャートである。同図に示すように、制御コンピュータ５２から制御信号を可変直流電源４２に供給して、その設定をＤＣ＝＋２０Ｖに変更し（ステップＳ３１）、基板ステージ２８を介して半導体基板Ｓへ直流電圧ＤＣ＝＋２０Ｖを印加する（ステップＳ３２）。さらに、この検査条件下で、電子銃１２、各制御用レンズ１４，１８およびビーム走査用偏向器２２を動作させ、検査対象である配線部を含む基板表面へ電子ビーム３２を走査する（ステップＳ３３）。さらに、基板Ｓの表面から発生し放出した二次電子等３４を二次電子検出器４４で検出し、信号処理装置４６による信号処理により、電位コントラスト画像Ｇ２を取得する（ステップＳ３４）。電位コントラスト画像Ｇ２には、前述した良品箇所Ｓａの画像ＧＰ＋２０（図２（ｂ）参照）と不良箇所Ｓｄの画像Ｇｄ＋２０（図４（ｂ）参照）が含まれる。制御コンピュータ５２は、受け取った画像信号を２値化処理して階調値を算出し、この階調値を走査領域の座標値と対応づけてメモリ５６に格納する。
【００５０】
図７に戻り、制御コンピュータ５２は、ステップＳ２およびＳ３で取得した階調値と座標値のデータをメモリ５６から引き出し、２枚の電位コントラスト画像Ｇ１，Ｇ２において同一箇所の信号強度に対する出現頻度のヒストグラムを二次間の空間で表現した二次元ヒストグラムを作成する（ステップＳ４）。このようにして得られた２次元ヒストグラムの具体例を図１０に示す。
【００５１】
図１０に示す２次元ヒストグラムは、基板印加直流電圧ＤＣ＝−２０Ｖで得られた信号の階調値０〜２５５を横軸とし、基板印加直流電圧ＤＣ＝＋２０Ｖで得られた信号の階調値０〜２５５を縦軸として電位コントラスト画像Ｇ１信号強度を二次元ヒストグラムの横軸の階調値から各座標ごとに位置出し、その位置から二次元ヒストグラム内に垂直に直線を引く。さらに、電位コントラスト画像Ｇ２信号強度を二次元ヒストグラムの縦軸の階調値から各座標ごとに位置出し、その位置から二次元ヒストグラム内に水平に直線を引き、２直線が交差した位置を、２枚の電位コントラスト画像Ｇ１，Ｇ２の各座標ごとの信号強度としてプロットしたものである。良品箇所については、基板印加直流電圧ＤＣ＝−２０ＶとＤＣ＝＋２０Ｖとで信号強度の差異が大きいため、同図の紙面右上部分に集中して分布する（良品箇所群８２）。この一方、不良品については、基板印加直流電圧ＤＣ＝−２０ＶとＤＣ＝＋２０Ｖとで信号強度の差異が小さいため、同図の中央から紙面やや右下の部分に集中して分布することが分かる（不良品箇所群８４）。なお、電位コントラスト画像Ｇ１，Ｇ２のうち、絶縁膜９２の領域に対応する領域の階調値は、基板印加直流電圧ＤＣ＝−２０ＶとＤＣ＝＋２０Ｖのいずれの検査条件でも階調値が１２０に至らず、その差異も小さいため、同図の紙面左上部分の領域８６に集中して分布している。
【００５２】
図７に戻り、欠陥判断の基準となる欠陥判定領域を設定し、図示しない入力手段により制御コンピュータ５２に入力する（ステップＳ５）。この欠陥判定領域は、プロセス条件や設計仕様等に基づいて個別に設定される。本実施形態では、図１０に示すように、ＤＣ＝−２０Ｖにおける階調値１２０、ＤＣ＝＋２０Ｖにおける階調値１２０を基準点と指定し、この基準点から相互に任意の角度をなす直線ｌ１，ｌ２（欠陥判定レベル）を引き、これらの直線ｌ１，ｌ２により区分される領域のうち、信号強度がより大きい側の領域を欠陥判定領域として設定される。欠陥判定レベルは、本実施形態では直線としたが、これに限ることなく、例えば円弧状の曲線でも良い。また、上述した基準点を中心として所定の半径の円を二次元ヒストグラム内に描き、この円の内部を欠陥判定領域として設定しても良い。
【００５３】
次に、図７に示すように、制御コンピュータ５２は、入力されたしきい値に基づいて欠陥判定領域内の信号強度を不良箇所群８４と判定し、さらに各不良箇所の位置座標のデータをメモリ５６から引き出し、それぞれの信号強度を算出する（ステップＳ６）。
【００５４】
さらに、制御コンピュータ５２は、メモリ５６に格納された配線抵抗値データテーブルとの照合により、各不良箇所における信号強度から各不良箇所の配線抵抗値のデータをその位置座標とともに出力する（ステップＳ７）。
【００５５】
本実施形態によれば、極性が異なる２つの直流電圧を半導体基板に順次に印加し、基板表面の同一領域でそれぞれ得られた２つの電位コントラスト画像について信号強度を算出し、これに基づいて欠陥の有無を判定し、欠陥箇所がある場合にはその程度とともにその位置の情報を出力するので、同一ダイの同一配線の欠陥を基板ステージを移動させることなく、検出することができる。これにより、基板ステージの位置ずれ、振動、フォーカスずれ、帯電状態等によるノイズの影響を無くすことができる。この結果、精度および効率のいずれにおいても優れた基板検査を実現することができる。
【００５６】
以上、本発明の実施の形態について説明したが、本発明は上記形態に限ることなくその要旨を逸脱しない範囲内で種々変形して適用することができる。上記実施形態では、ＤＣ＝−２０ＶとＤＣ＝＋２０Ｖの２種類の直流電圧を基板に印加する場合について説明したが、図５のグラフからも明らかなように、基板印加直流電圧値を所定範囲にわたって変化させ、基板の同一領域から多数の電位コントラスト画像を取得することにより、検査の精度をさらに向上できることは勿論である。また、上述した実施形態では、配線層が既に形成された基板を検査対象とする場合について説明したが、例えば金属材料が埋め込まれる前のコンタクトホールまたはビアホールを検査対象とし、その欠陥の有無やその位置・程度を検査することもできる。
【００５７】
【発明の効果】
以上詳述したとおり、本発明は、以下の効果を奏する。
【００５８】
即ち、本発明によれば、半導体基板に複数の直流電圧を順次に印加して基板印加直流電圧が異なる検査条件を順次に形成し、これら検査条件ごとに上記半導体基板の表面電位に依存する強度を有する信号を取得し、上記検査条件間における上記信号の強度の相違に基づいて上記半導体基板における欠陥を検出するので、上記半導体基板を保持する基板ステージを移動させることなく、上記半導体基板の欠陥を検出することができる。これにより、基板ステージの位置ずれ、振動、フォーカスずれ、帯電状態等によるノイズの影響を無くすことができるので、精度および効率のいずれにおいても優れた基板検査を実現することができる。
【図面の簡単な説明】
【図１】本発明にかかる基板検査方法の原理を説明する模式図である。
【図２】本発明にかかる基板検査方法の原理を説明する模式図である。
【図３】本発明にかかる基板検査方法の原理を説明する模式図である。
【図４】本発明にかかる基板検査方法の原理を説明する模式図である。
【図５】基板印加直流電圧（Ｖ）と、配線表面の電位コントラスト画像の信号強度（階調値）との関係を示すグラフである。
【図６】本発明にかかる基板検査装置の実施の一形態を示すブロック図である。
【図７】本発明にかかる基板検査方法の実施の一形態のメインフローを示すフローチャートである。
【図８】図７に示すフロー中、基板印加電圧ＤＣ＝−２０Ｖで配線表面の電位コントラスト画像を取得する手順を具体的に示すフローチャートである。
【図９】図７に示すフロー中、基板印加電圧ＤＣ＝＋２０Ｖで配線表面の電位コントラスト画像を取得する手順を具体的に示すフローチャートである。
【図１０】図７に示すフローにより２枚の電位コントラスト画像から得られた２次元ヒストグラムの一例を示す模式図である。
【図１１】従来の技術によるセル・トゥ・セル画像比較検査方式の半導体基板検査方法を説明する模式図である。
【図１２】従来の技術によるダイ・トゥ・ダイ画像比較検査方式の半導体基板検査方法を説明する模式図である。
【符号の説明】
１ 基板検査装置
１０ 電子ビームコラム
１２ 電子銃
１４ コンデンサレンズ
１６ ウィーンフィルタ
１８ 対物レンズ
２２ ビーム走査用偏向器
２４ コラムステージ
２６ 電極
２８ 基板ステージ
３２ 電子ビーム
３４ 二次電子、反射電子および後方散乱電子
４２ 可変直流電源
４４ 二次電子検出器
４６ 信号処理装置
４８ 偏向器制御部
５２ 制御コンピュータ
５４ 表示装置（ＣＲＴ）
５６ メモリ
Ｓ 半導体基板
Claims (12)
- 表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールに導電体を埋め込んだ配線部とを有する検査対象である半導体基板に電圧値がそれぞれ異なる複数の直流電圧を順次に印加して基板印加直流電圧が異なる検査条件を順次に形成する工程と、
前記検査条件ごとに荷電ビームを前記半導体基板の同一領域に走査する工程と、
前記荷電ビームの走査により前記半導体基板の表面から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出し、前記半導体基板の表面電位に依存する強度を有する信号を前記検査条件ごとに取得する工程と、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに取得する工程と、
前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出する工程と、
異なる前記検査条件間における前記信号の強度の相違を算出し、前記相違が所定のしきい値以下である場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定する工程と、
予め準備した、信号の強度と配線抵抗値との関係に基づいて、前記欠陥の箇所の前記信号の強度に対応する前記半導体基板の表面領域における配線抵抗値の情報を前記欠陥に関する情報として出力する工程と、
を備える半導体基板検査方法。 - 表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールとを有する検査対象である半導体基板に電圧値がそれぞれ異なる複数の直流電圧を順次に印加して基板印加直流電圧が異なる検査条件を順次に形成する工程と、
前記検査条件ごとに荷電ビームを前記半導体基板の同一領域に走査する工程と、
前記荷電ビームの走査により前記半導体基板の表面から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出し、前記半導体基板の表面電位に依存する強度を有する信号を前記検査条件ごとに取得する工程と、
前記検査条件間における前記信号の強度の相違に基づいて前記コンタクトホールまたは前記ビアホールの形成不良による前記半導体基板の欠陥を検出する工程と、
を備える半導体基板検査方法であって、
前記欠陥を検出する工程は、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに取得する工程と、
前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出する工程と、
前記異なる検査条件における画素の階調値を各基準軸とする多次元領域に前記異なる検査条件で得られた前記電位コントラスト画像の画素の階調値をプロットすることにより前記異なる検査条件間における同一箇所の信号強度に対する出現頻度を表す多次元ヒストグラムを作成する工程と、
前記半導体基板が最低限の要求仕様を満たす場合に前記検査条件間で得られる前記同一箇所の信号強度に対する出現頻度を表す線を欠陥判定レベルとして前記ヒストグラム内に作成し、前記欠陥判定レベルで分割される前記多次元ヒストグラムの領域のうち、信号強度がより大きい領域を欠陥判定領域として特定する工程と、
前記欠陥判定領域に含まれる前記信号強度の画素がある場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定する工程と、
を含むことを特徴とする半導体基板検査方法。 - 前記欠陥を検出する工程は、前記欠陥判定領域に含まれる前記信号強度に対応する前記半導体基板表面の領域の位置座標を前記欠陥の箇所の情報として出力する工程をさらに含むことを特徴とする請求項２に記載の半導体基板検査方法。
- 前記半導体基板は、前記コンタクトホールまたは前記ビアホールに導電体を埋め込んだ配線部をさらに有することを特徴とする請求項２または３に記載の半導体基板検査方法。
- 前記欠陥を検出する工程は、予め準備した、信号の強度と配線抵抗値との関係に基づいて、前記欠陥判定領域に含まれる前記信号強度に対応する前記半導体基板の表面領域における配線抵抗値の情報を前記欠陥に関する情報として出力する工程をさらに含むことを特徴とする請求項４に記載の半導体基板検査方法。
- 前記複数の直流電圧は、正極性および負極性の電圧を含むことを特徴とする請求項１乃至５のいずれかに記載の半導体基板検査方法。
- 荷電ビームを生成し、表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールに導電体を埋め込んだ配線部とを有する検査対象である半導体基板に前記荷電ビームを照射する荷電ビーム出射手段と、
前記荷電ビームを偏向走査するビーム偏向走査手段と、
前記荷電ビームの照射により前記半導体基板から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出して前記半導体基板の表面電位に依存する強度を有する信号を出力する二次荷電粒子検出手段と、
前記半導体基板に電圧値がそれぞれ異なる複数の直流電圧が順次に印加されるように検査条件を制御するとともに、異なる前記検査条件ごとに前記荷電ビームが前記半導体基板の同一領域に走査されるように前記ビーム偏向走査手段を制御する制御手段と、
前記二次荷電粒子検出手段から前記検査条件ごとに出力される前記信号を処理して、前記信号の強度をそれぞれ算出し、前記検査条件間における前記信号の強度の相違に基づいて前記コンタクトホールまたは前記ビアホールの形成不良による前記半導体基板の欠陥に関する情報を出力する判定手段と、
を備え、
前記判定手段は、前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに形成し、前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出し、
異なる前記検査条件間における前記信号の強度の相違が所定のしきい値以下である場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定し、
予め準備した、信号の強度と配線抵抗値との関係に基づいて、前記欠陥の箇所の前記信号の強度に対応する前記半導体基板の表面領域における配線抵抗値の情報を前記欠陥に関する情報として出力することを特徴とする半導体基板検査装置。 - 荷電ビームを生成し、表面に形成された絶縁膜と前記絶縁膜内に形成されたコンタクトホールまたはビアホールとを有する検査対象である半導体基板に前記荷電ビームを照射する荷電ビーム出射手段と、
前記荷電ビームを偏向走査するビーム偏向走査手段と、
前記荷電ビームの照射により前記半導体基板から発生する二次荷電粒子もしくは反射荷電粒子または前記二次荷電粒子および前記反射荷電粒子を検出して前記半導体基板の表面電位に依存する強度を有する信号を出力する二次荷電粒子検出手段と、
前記半導体基板に電圧値がそれぞれ異なる複数の直流電圧が順次に印加されるように検査条件を制御するとともに、異なる前記検査条件ごとに前記荷電ビームが前記半導体基板の同一領域に走査されるように前記ビーム偏向走査手段を制御する制御手段と、
前記二次荷電粒子検出手段から前記検査条件ごとに出力される前記信号を処理して、前記信号の強度を算出し、前記検査条件間における前記信号の強度の相違に基づいて前記コンタクトホールまたは前記ビアホールの形成不良による前記半導体基板の欠陥に関する情報を出力する判定手段と、
を備える半導体基板検査装置であって、
前記判定手段は、
前記信号に基づいて、前記半導体基板の表面電位分布に応じたコントラスト分布を有する画像である電位コントラスト画像を前記検査条件ごとに形成し、前記電位コントラスト画像を構成する画素の階調値を前記信号の強度として算出し、前記異なる検査条件における画素の階調値を各基準軸とする多次元領域に前記異なる検査条件で得られた前記電位コントラスト画像の画素の階調値をプロットすることにより前記異なる検査条件間における同一箇所の信号強度に対する出現頻度を表す多次元ヒストグラムを作成し、前記半導体基板が最低限の要求仕様を満たす場合に前記検査条件間で得られる前記同一箇所の信号強度に対する出現頻度を表す線を欠陥判定レベルとして前記ヒストグラム内に作成し、前記欠陥判定レベルで分割される前記多次元ヒストグラムの領域のうち、信号強度がより大きい領域を欠陥判定領域として特定し、前記欠陥判定領域に含まれる前記信号強度がある場合に、前記半導体基板に前記コンタクトホールまたは前記ビアホールの形成不良による欠陥が存在すると判定することを特徴とする半導体基板検査装置。 - 前記判定手段は、前記欠陥判定領域に含まれる前記信号強度に対応する前記半導体基板表面の領域の位置座標の情報を前記欠陥に関する情報として出力することを特徴とする請求項８に記載の半導体基板検査装置。
- 前記半導体基板は、前記コンタクトホールまたは前記ビアホールを導電体で埋め込んだ配線部をさらに有することを特徴とする請求項８または９に記載の半導体基板検査装置。
- 前記判定手段は、予め準備された、信号の強度と配線抵抗値との関係に基づいて、前記欠陥判定領域に含まれる前記信号強度に対応する前記半導体基板の表面領域における配線抵抗値の情報を前記欠陥に関する情報として出力することを特徴とする請求項１０に記載の半導体基板検査装置。
- 前記複数の直流電圧は、正極性および負極性の電圧を含むことを特徴とする請求７乃至１１のいずれかに記載の半導体基板検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372949A JP3859446B2 (ja) | 2000-12-07 | 2000-12-07 | 半導体基板検査装置および半導体基板検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372949A JP3859446B2 (ja) | 2000-12-07 | 2000-12-07 | 半導体基板検査装置および半導体基板検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176084A JP2002176084A (ja) | 2002-06-21 |
| JP3859446B2 true JP3859446B2 (ja) | 2006-12-20 |
Family
ID=18842413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000372949A Expired - Fee Related JP3859446B2 (ja) | 2000-12-07 | 2000-12-07 | 半導体基板検査装置および半導体基板検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3859446B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006105960A (ja) * | 2004-09-13 | 2006-04-20 | Jeol Ltd | 試料検査方法及び試料検査装置 |
| JP4824527B2 (ja) * | 2006-11-01 | 2011-11-30 | 株式会社トプコン | 試料分析装置 |
| JP5470194B2 (ja) * | 2010-08-11 | 2014-04-16 | 株式会社日立ハイテクノロジーズ | 荷電粒子線装置 |
-
2000
- 2000-12-07 JP JP2000372949A patent/JP3859446B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002176084A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4163344B2 (ja) | 基板検査方法および基板検査システム | |
| JP4248382B2 (ja) | 荷電粒子ビームによる検査方法および検査装置 | |
| JP3973372B2 (ja) | 荷電粒子線を用いた基板検査装置および基板検査方法 | |
| JP4528014B2 (ja) | 試料検査方法 | |
| US8134125B2 (en) | Method and apparatus of an inspection system using an electron beam | |
| US7973281B2 (en) | Semiconductor substrate, substrate inspection method, semiconductor device manufacturing method, and inspection apparatus | |
| JP2001313322A (ja) | 荷電粒子ビームによる検査方法および検査装置 | |
| JPH09320505A (ja) | 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン | |
| JP5836221B2 (ja) | 荷電粒子線装置 | |
| US10879037B2 (en) | Charged particle beam device with distance setting between irradiation regions in a scan line | |
| US20100225905A1 (en) | Inspection method and inspection apparatus for semiconductor substrate | |
| JP5525919B2 (ja) | 欠陥検査方法および欠陥検査装置 | |
| JP3776902B2 (ja) | 基板検査装置、基板検査方法、プログラムおよび半導体装置の製造方法 | |
| JP3859446B2 (ja) | 半導体基板検査装置および半導体基板検査方法 | |
| JP2003142019A (ja) | 基板検査方法及び基板検査装置 | |
| JP2008252085A (ja) | 荷電粒子線を用いた基板検査装置および基板検査方法 | |
| US20090261251A1 (en) | Inspection apparatus and inspection method | |
| JP4625375B2 (ja) | 検査装置 | |
| JP2002353279A (ja) | 回路パターン検査方法とその装置 | |
| JP2001093950A (ja) | 半導体パターン検査装置および半導体パターン検査方法 | |
| JP4147233B2 (ja) | 電子線装置 | |
| JP6995648B2 (ja) | 計測検査装置 | |
| JP2002014062A (ja) | パターン検査方法およびその装置 | |
| JP2016139531A (ja) | 試料の観察、検査、測定方法、及び走査電子顕微鏡 | |
| JP2003133379A (ja) | 半導体装置の検査装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |