JP3116856B2 - 半導体集積回路の断線故障検出方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
故障解析技術に関し、特に、断線故障を検出する方法に
関するものである。

【０００２】

【従来の技術】従来より半導体集積回路（以下、ＬＳＩ
と表す）の故障信号の発生源を特定するために用いられ
る電子ビームテスタでは、ロジックテスタから供給され
るテストベクトルによる内部配線の電位変化がＬＳＩ表
面に電子ビームを照射した際の表面電位ポテンシャルに
及ぼした二次電子放出量の変化を測定することによっ
て、着目する配線の電圧変化パターンを得、被測定物の
電圧変化パターンを良品のＬＳＩの電圧変化パターンと
比較している。

【０００３】この他にも、断線故障のみに特化したより
簡便な検出法として、断線のある配線と直接つながって
いるゲートへ電子を注入することによって電源線と接地
線の間に生じる電圧変化を利用したＣＩＶＡ（Charge I
nduced Voltage Alteration）法が文献１（E.I.Cole J
r. and R.E. Anderson, "Rapid Localization of Open
Conductors Using Charge Induced Voltage Alteratio
n," Proceedings of the 30th International Reliabil
ity Physics Symposium", 288-298(1992)）に開示され
ており、これが実用化されている。

【０００４】

【発明が解決しようとする課題】上述した従来の技術の
うち、電子ビームテスタを用いた故障解析においては、
単一モード故障に特化した解析技術と比較すると解析準
備時間が圧倒的に長いことが問題点となっている。従来
の電子ビームテスタでは注目した配線の導電状態を検証
するためにＬＳＩの動作試験を行うためのテストベクト
ルと、該テストベクトルをＬＳＩに与えるためのロジッ
クテスタが必要となる。ＬＳＩとロジックテスタの接続
には複雑な配線治具を用いるため、接続の準備に時間が
かかるものとなっている。この解析の事前に行なわれる
準備時間の長さは、ＬＳＩの大規模化による多ピン化に
伴って増大している。

【０００５】また、ＣＩＶＡ法においては、たとえば、
３入力のＮＡＮＤゲートにおいて、断線のある配線以外
の二つの入力がハイレベル（以下、“Ｈ”と表す）とロ
ーレベル（以下、“Ｌ”と表す）に別れていて出力が固
定されている場合のように、断線のあるゲートの入力を
変化させてもそのゲートの出力に変化が生じない場合に
は断線を検知することができない。すなわち、断線故障
の場所によってはＣＩＶＡ法では検出できないという問
題点があった。

【０００６】さらに、通常の走査電子顕微鏡（ＳＥＭ）
装置に加えて、画像化のために別途演算処理装置を必要
とするため、システム構成が複雑になるという問題点が
ある。

【０００７】上記のような各従来例それぞれの問題点を
解決するためには、ＣＭＯＳ構造の半導体集積回路の電
源線と接地線から繰り返しパルス電圧を印加することに
よって、静的な状態では半導体集積回路の大半の内部配
線はかならず電源線か接地線のいずれか一方と電気的に
接続する回路構造を利用することが考えられる。このよ
うな構成とした場合には、テストベクトルを用いること
なく、内部配線に電圧変化を伝播させ、断線箇所を検出
することができる。しかしながら、このような断線検出
法では断線箇所以降の配線電位の明度変化の大きさが通
常の配線と同程度であり断線箇所の視認性が悪い場合に
は、通常の配線構造やイオン注入層を持たない領域との
識別が難しいという問題点がある。さらにＬＳＩのレイ
アウトデータを利用して画像処理を行うため大規模ＬＳ
Ｉの故障解析を行う場合に、実時間で画像処理を実行で
きない可能性がある。

【０００８】本発明は、上述したような従来技術が有す
る様々な問題点に鑑みてなされたものであって、大規模
なＬＳＩの断線故障箇所を簡易かつ高速に検出すること
のできる半導体集積回路の断線故障検出方法を実現する
ことを目的とする。

【０００９】

【００１０】

【００１１】

【課題を解決するための手段】 本発明の半導体集積回路
の断線故障検出方法は、ＣＭＯＳ構造の素子からなる半
導体集積回路内の電源線および接地線にくり返しパルス
電圧を印加しながら該半導体回路の表面に電子ビームを
走査照射し、該表面近傍から放出される二次電子を検出
することにより得られる前記半導体集積回路の内部配線
に伝播する電位変化を示す電位像を用いて配線故障を判
定する半導体集積回路の断線故障検出方法であって、前
記半導体集積回路として、異常動作する不良品と正常に
動作する良品を用意し、前記くり返しパルス電圧が低い
電圧のときの電位像と高い電圧のときの電位像を不良品
と良品のそれぞれについて取得し、不良品と良品に対し
てくり返しパルス電圧を印加する際に、周波数と位相を
両品に対して同じ条件に設定したときに、良品に対して
印加するくり返しパルス電圧が、低い状態で得られる電
位像と高い状態で得られる電位像との第１の差像と、不
良品に対して印加するくり返しパルス電圧が、低い状態
で得られる電位像と高い状態で得られる電位像との第２
の差像を作成し、前記第１の差像と第２の差像から作成
された第３の差像を作成し、断線箇所を検出することを
特徴とする。

【００１２】また、ＣＭＯＳ構造の素子からなる半導体
集積回路内の電源線および接地線にくり返しパルス電圧
を印加しながら該半導体回路の表面に電子ビームを走査
照射し、該表面近傍から放出される二次電子を検出する
ことにより得られる前記半導体集積回路の内部配線に伝
播する電位変化を示す電位像を用いて配線故障を判定す
る半導体集積回路の断線故障検出方法であって、前記半
導体集積回路として、異常動作する不良品と正常に動作
する良品を用意し、前記くり返しパルス電圧が低い電圧
のときの電位像と高い電圧のときの電位像を不良品と良
品のそれぞれについて取得し、不良品と良品に対してく
り返しパルス電圧を印加する際に、周波数と位相を両品
に対して同じ条件に設定したときに、前記くり返しパル
ス電圧が高い状態で取得した良品の電位像と不良品の電
位像との第１の差像と、くり返しパルス電圧が低い状態
で取得した良品の電位像と不良品の電位像との第２の差
像を作成し、前記第１の差像と第２の差像から作成され
た第３の差像を作成し、断線箇所を検出することを特徴
とする。

【００１３】上記のようにして得られる画像は、断線し
た配線と半導体集積回路の動作に寄与する構造を持たな
い領域および半導体集積回路の動作に寄与する構造を持
つ領域とを画素の明度によって識別できる画像であり、
断線箇所のみで明度が異なる画像である。このように断
線箇所の視認性が向上するので断線箇所検出が容易であ
る。 また、上記のようにして作成される差像は、電位像
では断線箇所と誤認しやすい表面下に電位変化が生じる
配線構造や、イオン注入層を持たない領域が確認しやす
いもおとなり、断線箇所を効率よく検出することができ
る。

【００１４】また、上記の方法のいずれもレイアウトデ
ータを用いない方法であるため、電子ビーム装置の制御
に用いるワークステーションは電子ビーム系の制御のみ
が可能であればよく、廉価に装置を構成することができ
る。

【００１５】上記のいずれの断線故障検出方法において
も、良品の電位像を記憶装置に保存し、電位像と不良品
の電位像とを用いて断線箇所を検出することとしてもよ
い。

【００１６】良品の電位像を繰り返し再利用することに
よって、故障解析時間を更に短縮できる。

【００１７】本発明の他の形態による半導体集積回路の
断線故障検出方法は、ＣＭＯＳ構造の素子からなる半導
体集積回路内の電源線および接地線にくり返しパルス電
圧を印加しながら該半導体回路の表面に電子ビームを走
査照射し、該表面近傍から放出される二次電子を検出す
る電子ビームテスタにより得られる前記半導体集積回路
の内部配線に伝播する電位変化を示す電位像を用いて配
線故障を判定する半導体集積回路の断線故障検出方法で
あって、前記半導体集積回路として、異常動作する不良
品と正常に動作する良品を用意するとともに、不良品と
良品のそれぞれについて電子ビームテスターを用意し、
前記良品と不良品それぞれの電位像を取得し、いずれか
一方の電位像が他方の電位像と同じ位置座標を表示する
ように表示位置を移動し、さらに電位像同士が全く重な
り合うように片方の像に歪みを持たせたり、傾ける等の
画像処理を施した後、各電位像を構成する各画素のう
ち、前記半導体集積回路の同じ位置を示す画素同士の差
分をとった画像から断線箇所を検出することを特徴とす
る。

【００１８】上記のようにして得られる画像は、異常動
作する半導体集積回路の配線の電位像では断線箇所のみ
で明度変化が異なるものであり、断線箇所を異常な明滅
箇所として識別することができる。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２０】図１は本発明による半導体集積回路の故障
解析装置の一実施形態の構成を示す図である。

【００２１】図１に示す故障解析装置は、電子銃１１０
を含む走査型電子顕微鏡（ＳＥＭ）１０１と試料である
ＣＭＯＳ−ＬＳＩ１０５の電位像を作成するワークステ
ーション１１１から構成される電子ビームテスタであ
る。

【００２２】ＳＥＭ１０１の真空容器内に設置されたＣ
ＭＯＳ−ＬＳＩ１０５の電源線の端子および接地線の端
子は、接続線１０６および接続線１０７を介してパルス
ジェネレータ１０３が出力するくり返しパルス電圧が印
加されており、また、接続線１０８によりＣＭＯＳ−Ｌ
ＳＩ１０５の信号入力端子と定電圧電源１０４とが結ば
れて初段入力電圧が制御されている。

【００２３】ＣＭＯＳ−ＬＳＩ１０５の内部配線の電位
変化は、ＳＥＭ１０１の真空容器内にてＣＭＯＳ−ＬＳ
Ｉ１０５に電子銃１１０を用いて一次電子ビーム１０９
を走査しながら照射し、一次電子ビームが照射された部
位の電位に応じて放出される二次電子の検出器への到達
量によって測定される。測定結果は、ワークステーショ
ン１１１によりピクセル分割された所定の領域毎に二次
電子の放出量を白黒の階調表示を行うよう画像処理し、
ディスプレイ１１２に表示させる。

【００２４】この時、任意の配線の断線故障を検出する
ためには、パルスジェネレータ１０３によって電源線と
接地線に印加されるくり返しパルス電圧およびパルス周
波数と、初段入力に接続する定電圧電源１０４の電圧と
を、パルス電圧が高い状態と低い状態における電位像の
コントラスト変化が最も大きくなる値に設定したのち、
以下に説明するように電位像に画像処理を施す必要があ
る。但し、ここでは電子ビームの走査速度及び電位像を
描画するディスプレイの垂直走査周波数は一定として説
明する。

【００２５】本実施例の装置による半導体集積回路の断
線故障の検出には、ＣＭＯＳ−ＬＳＩの内部配線の大半
に電位変化を与えるが、ＣＭＯＳ−ＬＳＩの内部配線は
過渡状態以外では電源線と接地線のいずれか一方と必ず
電気的に接続しているという回路構造の特徴を利用し
て、電源線と接地線からくり返しパルス電圧を与え、内
部配線にパルス電圧変化を伝播させている。その際、断
線箇所を容易に識別するためには電圧パルスを印加する
ことによって生じる断線箇所の画像内での明度変化が、
それ以外の領域の画像内での明度変化よりも大きな像を
作成しなければならない。

【００２６】実施例１ 上記のように、断線箇所の明度変化を大きくして容易に
検出する画像処理法について、図２を用いて説明する。
図２は本発明の第１の実施例における画像処理のアルゴ
リズムを示すフローチャートである。

【００２７】まず、良品と不良品の半導体集積回路につ
いて、電源線と接地線にはパルスジェネレータ１０３が
出力する繰り返しパルス電圧を信号入力線に印加し、信
号線には定電圧電源１０４が出力する定電圧を印加する
（ステップ２００）。

【００２８】次に、電源線と接地線とに供給されている
繰り返しパルス電圧が高い状態におけるＣＭＯＳ−ＬＳ
Ｉ１０５の電位像と、信号入力線から定電圧を印加さ
れ、かつ電源線と接地線から供給されている繰り返しパ
ルス電圧が低い状態でのＣＭＯＳ−ＬＳＩ１０５の電位
像同士の位置あわせを行うことによって良品と不良品の
電位像の中心位置を合わせる（ステップ２０１）。

【００２９】次に、電位像同士の位置ずれを調整し、画
像の対応する領域が同じ位置に表示されるように調整し
（ステップ２０２）、良品と不良品の差像を取得する
（ステップ２０３）。

【００３０】ステップ２０３にて取得した差像内におい
て、明度が中間明度（灰色）でない画素が集中している
領域が存在すればその画像内に断線に接続している配線
が存在すると判断し、明度が中間明度（灰色）でない画
素が集中している領域が存在しなければその画像内に断
線に接続している配線が存在しないと判断する（ステッ
プ２０４）。

【００３１】断線に接続している配線が存在しないと判
断された場合には次の測定座標に移動し（ステップ５０
１）、ステップ２００に戻って上記の動作を繰り返す。
また、ステップ２０４にて断線に接続している配線が存
在すると判断された場合にはその測定座標にて断線箇所
が検出されたとして（ステップ５０２）処理を終了す
る。このため、断線に接続した配線がない場合、電子ビ
ームの照射位置を変更し差像内において、明度が中間明
度（灰色）でない画素が集中している領域を発見するま
で探索が続けられることとなる。

【００３２】上記のステップ２０４における判断基準
は、差像内の中間明度から離れた明度の画素が一定密度
以上で存在するかにより行なうことができ、これは、装
置利用者が目視により判断してもよく、また、公知のソ
フトウェア技術により行なうこともでき、その方法は特
に限定されることはない。

【００３３】以下に、本発明に適用可能な画像処理の方
法について、図３、図４および図５を参照して具体的に
説明する。

【００３４】図３は装置構成図である図１において、信
号入力線から定電圧が印加され、かつ、電源線と接地線
から繰り返しパルス電圧を供給しているＣＭ０Ｓ−ＬＳ
Ｉ１０５を構成するインバータ内に断線が生じていると
きの電位像の模式図である。図３（Ａ）は、繰り返しパ
ルス電圧が低い電圧（“Ｌ”）から高い電圧（“Ｈ”）
へ変化したときの模式図であり、図３（Ｂ）は繰り返し
パルス電圧が“Ｈ”から“Ｌ”へ変化したときの模式図
である。

【００３５】図４は信号入力線から定電圧が印加され、
かつ、電源線と接地線から繰り返しパルス電圧を供給し
ているＣＭＯＳ−ＬＳＩ１０５を構成するインバータの
電位像の模式図であり、図４（Ａ）は繰り返しパルス電
圧が“Ｌ”から“Ｈ”へ変化したときの模式図であり、
図４（Ｂ）は繰り返しパルス電圧が“Ｈ”から“Ｌ”へ
変化したときの模式図である。

【００３６】図５（Ａ）は図３（Ａ）と図４（Ａ）の差
像であり、図５（Ｂ）は図３（Ｂ）と図４（Ｂ）の差像
である。

【００３７】各図中、３０１はＰｃｈ領域、３０２はＮ
ｃｈ領域、３０３は入力ゲート、３０４は電源線、３０
５は出力線、３０６は接地線、３０７は配線が存在しな
い領域、３０８は断線箇所を示している。

【００３８】図３に示すインバータの断線を含むＣＭＯ
Ｓ−ＬＳＩ１０５に本発明にかかる断線検出方法を適用
し、断線箇所を検出した。

【００３９】まず、内部に断線が存在する不良品の半導
体集積回路に対して、図１（Ａ）に示すパルスジェネレ
ータ１０３によって電源線に与えるパルス電圧を４Ｖと
２Ｖの間に振幅するように設定し、接地線に与えるパル
ス電圧を２Ｖと０Ｖの間で振幅するように設定した。パ
ルス周波数は８００Ｈｚに設定し、繰り返し電圧パルス
をトリガーとしてパルスの立ち上がり／立ち下がり後１
５μｓｅｃ以内に到達した二次電子の数を検出し、さら
に繰り返し信号を積算してＳＮ比を向上させることによ
って、図３（Ａ）に示す印加したパルス電圧が“Ｈ”状
態の電位像と、図３（Ｂ）に示す印加したパルス電圧が
“Ｌ”状態の電位像を作成した。また、良品である半導
体集積回路に対して同じ条件で電圧を印加し、同じ条件
で電位像を取得した後に不良品の電位像と同じ位置の像
を表示するように画像処理を施すことによって、図４
（Ａ）に示す印加したパルス電圧が“Ｈ”状態の電位像
と、図４（Ｂ）に示す印加したパルス電圧が“Ｌ”状態
の電位像とを作成した。

【００４０】次に、図３（Ａ）と図４（Ａ）の差像であ
る図５（Ａ）、または図３（Ｂ）と図４（Ｂ）の差像で
ある図５（Ｂ）を作成する。差像内に断線特有の明度で
ある白または黒の画素が一定以上の密度で存在しないか
目視またはソフトウェアによる自動判別を行うことによ
って、電位像内に断線特有の明度の画素を発見した。

【００４１】実施例２ 以下、本発明の第２の実施例について図面を参照して説
明する。本実施例は、第１の実施例と同様に、図１に模
式的に示した断線検出装置を用いる。断線筒所を容易に
検出する画像処理法について、図６を用いて説明する。
図６は本発明の画像処理のアルゴリズムを示すフローチ
ャートである。

【００４２】まず、良品と不良品の半導体集積回路にお
いて、発明の第１の実施例の形態で記載したステップ２
００からステップ２０４までを実行する。ここの各ステ
ップにおける動作は次に、ステップ２０４までを実行し
て断線箇所と識別できる領域が画像内に存在しなかった
場合、“Ｈ”の電位が伝播している状態での良品と不良
品の電位像の差像と、“Ｌ”の電位が伝播している状態
での良品と不良品の電位像の差像とから、さらに差像を
作成する（ステップ２０５）。

【００４３】次に、ステップ２０５にて作成した差像内
において、明度が中間明度（灰色）でない画素が集中し
ている領域が存在すればその画像内に断線に接続してい
る配線が存在すると判断し、明度が中間明度（灰色）で
ない画素が集中している領域が存在しなければその画像
内に断線に接続している配線が存在しないと差像の目視
または差像内の中間明度から離れた明度の画素が一定密
度以上で存在するか判断するソフトウェアによって判断
する（ステップ２０６）。

【００４４】断線に接続している配線が存在しないと判
断された場合には、次の測定座標に移動し（ステップ５
０３）、ステップ２００に戻って上記の動作を繰り返
す。また、ステップ２０４にて断線に接続している配線
が存在すると判断された場合にはその測定座標にて断線
箇所が検出されたとして（ステップ５０４）処理を終了
する。このため、断線に接続した配線がない場合、電子
ビームの照射位置を変更し差像内において、明度が中間
明度（灰色）でない画素が集中している領域を発見する
まで探索が続けられることとなる。

【００４５】本実施例が特徴とする点についてを図７を
参照して説明する。図７（Ａ）は低倍で観察したＬＳＩ
の良品の電位像の模式図であり、図７（Ｂ）はステップ
２０６にて作成した電位像の差像の模式図であり、図７
（Ｃ）はステップ２０４によって作成した電位像の差像
の模式図である。

【００４６】第１の実施例での画像処理においては、半
導体素子を介して断線による電位変化の影響を受けるす
べての配線が図７（Ｃ）に示すように、断線箇所と同じ
く中間明度ではない明度で表示され、断線箇所を特定す
るのに時間を要するが、本実施例における画像処理で
は、断線箇所と半導体素子に直接接続している配線領域
だけが中間明度ではない明度で表示されるので、断線箇
所を特定するのに第１の実施例よりも短時間で特定する
ことができる。

【００４７】本実施例における画像処理の方法につい
て、図３、図４、図５および図８を参照して具体的に説
明する。

【００４８】図３は信号入力線から定電圧を印加され、
かつ、電源線と接地線から繰り返しパルス電圧を供給し
ている図１（Ａ）のＣＭＯＳ−ＬＳＩ１０５内の断線が
生じているインバータの電位像の模式図で、図３（Ａ）
は繰り返しパルス電圧が“Ｌ”から“Ｈ”へ変化した状
態の模式図であり、図３（Ｂ）は繰り返しパルス電圧が
“Ｈ”から“Ｌ”へ変化した状態の模式図である。図４
は信号人力線から定電圧を印加され、かつ、電源線と接
地線から繰り返しパルス電圧を供給しているＣＭＯＳ−
ＬＳＩ１０５内のインバータの電位像の模式図で、図４
（Ａ）は繰り返しパルス電圧が“Ｌ”から“Ｈ”へ変化
した状態の模式図であり、図４（Ｂ）は繰り返しパルス
電圧が“Ｈ”から“Ｌ”へ変化した状態の模式図であ
る。図８（Ａ）は図３（Ａ）と図３（Ｂ）の差像であ
り、図８（Ｂ）は図４（Ａ）と図４（Ｂ）の差像であ
る。図８（Ａ）と図８（Ｂ）の差像としては、図５
（Ａ）または図５（Ｂ）に示したような像が得られる。

【００４９】図４に示すインバータの断線を含む試料Ｌ
ＳＩ１０５に本発明にかかる故障検出装置による断線検
出方法を適用した。

【００５０】まず、不良品である半導体集積回路に対し
て、第１の実施例で記載した電位像の取得法を適用する
ことによって、図３（Ａ）に示した、印加したパルス電
圧が“Ｈ”状態の電位像と、図３（Ｂ）に示した、印加
したパルス電圧が“Ｌ”状態の電位像とを作成した。ま
た、良品である半導体集積回路に対して第１の実施例で
記載した電位像の取得法を適用することによって、図４
（Ａ）に示した、印加したパルス電圧が“Ｈ”状態の電
位像と、図４（Ｂ）に示した、印加したパルス電圧が
“Ｌ”状態の電位像とを作成した。

【００５１】次に、図３（Ａ）と図３（Ｂ）の差像であ
る図８（Ａ）、または図４（Ａ）と図４（Ｂ）の差像で
ある図８（Ｂ）を作成した。さらに図８（Ａ）と図８
（Ｂ）の差像である図５（Ａ）または図５（Ｂ）を作成
した。差像内に断線特有の明度である白または黒の画素
が一定以上の密度で存在しないか目視またはソフトウェ
アによる自動判別を行うことによって、電位像内に断線
特有の明度の画素を発見することができた。

【００５２】実施例３ 以下、本発明の第３の実施例について、図面を参照して
説明する。本実施例は、第１の実施例として記載し、図
１に模式的に示した断線検出装置を用いる。断線箇所を
容易に検出する画像処理法について、図９を用いて説明
する。図９は本実施例における画像処理のアルゴリズム
を示すフローチャートである。

【００５３】まず、良品と不良品の半導体集積回路にお
いて、発明の第１および第２の実施例で記載したステッ
プ２００からステップ２０６までを実行する。この結
果、断線箇所と識別できる領域が画像内に存在しなかっ
た場合、“Ｈ”の電位が伝播している状態と、“Ｌ”の
電位が伝播している状態での良品と不良品の電位像の差
像からさらに差像を作成する（ステップ２０７）。差像
内において、明度が中間明度（灰色）でない画素が集中
している領域が存在すす場合には、その画像内に断線に
接続している配線が存在すると判断し、明度が中間明度
（灰色）でない画素が集中している領域が存在しない場
合には、その画像内に断線に接続している配線が存在し
ないと判断する（ステップ２０８）。該ステップ２０８
における判断は、差像の目視または差像内の中間明度か
ら離れた明度の画素が、一定密度以上で存在するか自動
判断するソフトウェアによって行なわれる（２０８）。

【００５４】断線に接続している配線が存在しないと判
断された場合には、次の測定座標に移動し（ステップ５
０５）、ステップ２００に戻って上記の動作を繰り返
す。また、ステップ２０４にて断線に接続している配線
が存在すると判断された場合にはその測定座標にて断線
箇所が検出されたとして（ステップ５０６）処理を終了
する。このため、断線に接続した配線がない場合、電子
ビームの照射位置を変更し差像内において、明度が中間
明度（灰色）でない画素が集中している領域を発見する
まで探索が続けられることとなる。

【００５５】本発明の第３の実施例の特徴とする点につ
いて、図７を参照して説明する。

【００５６】図７（Ａ）は低倍で観察したＬＳＩの良品
の電位像の模式図であり、図７（Ｂ）はステップ２０６
または２０８によって作成される電位像の差像の模式図
であり、図７（Ｃ）はステップ２０４によって作成され
た電位像の差像の模式図である。

【００５７】第１の実施例で行なわれる画像処理では、
半導体素子を介して断線による電位変化の影響を受ける
すべての配線が図７（Ｃ）に示すように断線箇所と同じ
く中間明度ではない明度で表示され断線箇所を特定する
のに時間を要する。第３の実施例で行なわれる画像処理
では、断線箇所と半導体素子に直接接続している配線領
域だけが中間明度ではない明度で表示されるので、断線
箇所を特定するのに第１の実施例よりも短時間で特定で
きる。

【００５８】本実施例で行なわれる画像処理の方法につ
いて図３、図４、および図５を用いて具体的に説明す
る。

【００５９】図３は信号入力線から定電圧を印加され、
かつ電源線と接地線から繰り返しパルス電圧を供給して
いる図１（Ａ）のＣＭＯＳ−ＬＳＩ１０５内の断線が生
じているインバータの電位像の模式図で、図３（Ａ）は
繰り返しパルス電圧が“Ｌ”から“Ｈ”へ変化した状態
の模式図であり、図３（Ｂ）は繰り返しパルス電圧が
“Ｈ”から“Ｌ”へ変化した状態の模式図である。

【００６０】図４は信号入力線から走電圧を印加され、
かつ電源線と接地線から繰り返しパルス電圧を供給して
いるＣＭ０Ｓ−ＬＳＩ１０５内のインバータの電位像の
模式図で、図４（Ａ）は繰り返しパルス電圧が“Ｌ”か
ら“Ｈ”へ変化した状態の模式図であり、図４（Ｂ）は
繰り返しパルス電圧が“Ｈ”から“Ｌ”へ変化した状態
の模式図である。図５（Ａ）および図５（Ｂ）はいずれ
も図３（Ａ）と図４（Ａ）、図３（Ｂ）と図４（Ｂ）の
差像から作成した差像である。図４に示すインバータの
断線を含む試料ＬＳＩ１０５に本発明にかかる故障検出
装置による断線検出方法を適用した。

【００６１】まず、不良品である半導体集積回路に対し
て、第１の実施例で記載した電位像の取得法を適用する
ことによって、図３（Ａ）に示される、印加したパルス
電圧が“Ｈ”状態の電位像と、図３（Ｂ）に示されるで
あると印加したパルス電圧が“Ｌ”状態の電位像である
図３（Ｂ）を作成した。また良品である半導体集積回路
に対して第１の実施例で記載した電位像の取得法を適用
することによって、印加したパルス電圧が“Ｈ”状態の
電位像である図４（Ａ）と印加したパルス電圧が“Ｌ”
状態の電位像である図４（Ｂ）を作成した。

【００６２】次に、図３（Ａ）と図４（Ａ）、図３
（Ｂ）と図４（Ｂ）の差像として、図５（Ａ）および図
５（Ｂ）に示す像を作成した。差像内に断線特有の明度
である白または黒の画素が一定以上の密度で存在しない
か目視またはソフトウェアによる自動判別を行うことに
よって、電位像内に断線特有の明度の画素を発見した。

【００６３】実施例４ 次に、本発明の第４の実施例について図７を参照して説
明する。

【００６４】本実施例においては第１の実施例において
記載した方法によって、電源線と接地線に繰り返しパル
ス電圧を、信号入力線に定電圧を印加した条件で良品の
電位像をＬＳＩ全領域にわたって取得し、ワークステー
ションの補助記憶装置に保存することによって、次に同
じ品種の故障解析を行う際に不良品だけの電位像を取得
して、第１から第３までの実施例において記載した画像
処理を施し、断線箇所を検出する。

【００６５】本実施例における良品の電位像の補助記憶
装置への保存方法について具体的に説明する。

【００６６】先述したように、図７（Ａ）は良品の電位
像の模式図であり、図７（Ｂ）は不良品の電位像の模式
図である。第１の実施例に記載した方法で、良品ＬＳＩ
の電位像を取得した。その際、最も微細な配線の電位変
化が観測できる倍率を選択し、ＬＳＩ全領域の画像を取
得する。その際、隣り合う領域のすべての画像の端と端
とが重なりあうように取得した。すべての画像を用いて
継ぎ合わせることによって、図７（Ａ）に示す画像を得
た。図７（Ａ）に示す画像を画像データとしてワークス
テーションの補助記憶装置に保存しておき、次回、同じ
品種の不良ＬＳＩの断線検出を行う際の参照データとし
て用いることによって、最初に断線箇所検出に要した時
問に比較して２個目以降の断線箇所検出に要する時間を
平均して半分程度に短縮することができた。

【００６７】実施例５ 次に、本発明の第５の実施例について図面を参照して説
明する。

【００６８】図１０は本発明による故障解析装置の第５
の実施例の構成を示す構成図である。

【００６９】本実施例は、正常に動作する良品ＬＳＩ１
１３が載置され、電子銃１１０を含む走査型電子顕微鏡
（ＳＥＭ）１０１と、正常に動作しない不良品ＬＳＩ１
１４が載置され、電子銃１１７を含む走査型電子顕微鏡
（ＳＥＭ）１１５と、各ＳＥＭの電位像を作成するワー
クステーション１１１から構成されている。

【００７０】ＳＥＭ１０１の真空容器内に設置された試
料ＬＳＩ１０５と、ＳＥＭ１１５の真空容器内に設置さ
れた試料ＬＳＩ１１４には、パルスジェネレータ１０３
から電源線の端子１０６と接地線の端子１０７に接続し
てくり返しパルス電圧が印加されており、良品ＬＳＩ１
１３と不良品ＬＳＩ１１４の信号入力を行う端子１０８
に定電圧電源１０４を接続して初段入力電圧を制御す
る。本実施例ではディスプレイ１１２に表示される電位
像は、ディスプレイ１１２の垂直走査周波数よりも高い
周波数のくり返しパルス電圧が伝播している状態での実
時間で変化する電位像である。

【００７１】断線箇所を容易に検出する画像処理法につ
いて、図１１を参照して説明する。図１１は本実施例に
おける画像処理のアルゴリズムを示すフローチヤートで
ある。

【００７２】まず、良品と不良品の半導体集積回路にお
いて、第１の実施例におけるステップ２００からステッ
プ２０２までを実行する。次に、電位像を表示している
ディスプレイ１１２の垂直走査周波数よりも高い周波数
のくり返しパルス電圧が伝播している状態での良品と不
良品の電位像の動画において、差像を作成する（ステッ
プ２０９）。

【００７３】次に、ステップ２０９にて作成した差像内
において、明度が中間明度（灰色）でない画素が集中し
ている領域が存在すればその画像内に断線に接続してい
る配線が存在すると判断し、明度が中間明度（灰色）で
ない画素が集中している領域が存在しなければその画像
内に断線に接続している配線が存在しないと差像の目視
または差像内の中間明度から離れた明度の画素が一定密
度以上で存在するか判断するソフトウェアによって判断
する（ステップ２１０）。

【００７４】断線に接続している配線が存在しないと判
断された場合には、次の測定座標に移動し（ステップ５
０８）、ステップ２００に戻って上記の動作を繰り返
す。また、ステップ２０４にて断線に接続している配線
が存在すると判断された場合にはその測定座標にて断線
箇所が検出されたとして（ステップ５０４）処理を終了
する。このため、断線に接続した配線がない場合、電子
ビームの照射位置を変更し差像内において、明度が中間
明度（灰色）でない画素が集中している領域を発見する
まで探索が続けられることとなる。

【００７５】以下に、本発明の第５の実施例について図
７および図１２を参照して具体的に説明する。

【００７６】図１２は電位像を表示するディスプレイの
垂直走査周波数よりも高い周波数のくり返しパルス電圧
を印加した場合の実時間電位像の模式図であり、図１２
（Ａ）は該半導体集積回路の断線の生じていないインバ
ータの模式図であり、図１２（Ｂ）は該半導体集積回路
の断線の生じたインバータの電位像の模式図であり、図
１２（Ｃ）は図１２（Ａ）と図１２（Ｂ）の差像であ
る。図７（Ａ）は先述したように低倍での良品の電位像
の模式図であり、図７（Ｂ）は低倍での不良品の電位像
と良品の差像の模式図である。良品と不良品の実時間電
位像を取得し、動画像の差像を作成することによって、
図１２（Ｃ）に示す断線箇所のみで周期的に画素が明滅
する電位像を取得できた。

【００７７】

【発明の効果】本発明によれば、画面を移動させるごと
にレイアウトデータを利用して画像処理演算を行うため
の高性能のＷＳは必要なく、電子ビームテスタを制御す
る能力があればよいので、システムを簡便にできる効果
がある。

【００７８】また、単に繰り返しパルス電圧を印加する
方法によって得られる電位像では電位変化が生じないた
め視認性の悪い断線箇所を逆に明度が大きく変化するよ
うに画像処理を行うことによって容易に断線箇所を検出
することができる効果がある。

【００７９】さらに、良品と不良品の電位像を別途取得
する時間が省け、また低倍電位像での断線箇所の特定が
可能なので、短時間で断線箇所が特定化できる効果があ
る。

【図面の簡単な説明】

【図１】本発明による半導体集積回路の故障解析装置の
一実施形態の構成を示す図である。

【図２】本発明の第１の実施例における画像処理のアル
ゴリズムを示すフローチャートである。

【図３】図１において、信号入力線から定電圧が印加さ
れ、かつ、電源線と接地線から繰り返しパルス電圧を供
給しているＣＭ０Ｓ−ＬＳＩ１０５を構成するインバー
タ内に断線が生じているときの電位像の模式図であり、
（Ａ）は、繰り返しパルス電圧が低い電圧（“Ｌ”）か
ら高い電圧（“Ｈ”）へ変化したときの模式図であり、
（Ｂ）は繰り返しパルス竜圧が“Ｈ”から“Ｌ”へ変化
したときの模式図である。

【図４】信号入力線から定電圧が印加され、かつ、電源
線と接地線から繰り返しパルス電圧を供給しているＣＭ
ＯＳ−ＬＳＩ１０５を構成するインバータの電位像の模
式図であり、（Ａ）は繰り返しパルス電圧が“Ｌ”から
“Ｈ”へ変化したときの模式図であり、（Ｂ）は繰り返
しパルス電圧が“Ｈ”から“Ｌ”へ変化したときの模式
図である。

【図５】（Ａ）は図３（Ａ）と図４（Ａ）の差像であ
り、（Ｂ）は図３（Ｂ）と図４（Ｂ）の差像である。

【図６】本発明の第２の実施例における画像処理のアル
ゴリズムを示すフローチャートである。

【図７】（Ａ）は低倍で観察したＬＳＩの良品の電位像
の模式図であり、（Ｂ）はステップ２０６にて作成した
電位像の差像の模式図であり、（Ｃ）はステップ２０４
によって作成した電位像の差像の模式図である。

【図８】（Ａ）は図３（Ａ）と図３（Ｂ）の差像であ
り、（Ｂ）は図４（Ａ）と図４（Ｂ）の差像である。

【図９】本発明の第３の実施例における画像処理のアル
ゴリズムを示すフローチャートである。

【図１０】本発明による故障解析装置の第５の実施例の
構成を示す構成図である。

【図１１】本発明の第５の実施例における画像処理のア
ルゴリズムを示すフローチャートである。

【図１２】電位像を表示するディスプレイの垂直走査周
波数よりも高い周波数のくり返しパルス電圧を印加した
場合の実時間電位像の模式図であり、（Ａ）は該半導体
集積回路の断線の生じていないインバータの模式図であ
り、（Ｂ）は該半導体集積回路の断線の生じたインバー
タの電位像の模式図であり、（Ｃ）は（Ａ）と（Ｂ）の
差像である。

【符号の説明】

１０１ ＳＥＭ １０２ 電子ビームテスタ １０３ パルスジェネレータ １０４ 定電圧電源 １０５ ＣＭＯＳ−ＬＳＩ １０６ ＣＭＯＳ−ＬＳＩの電源線に接続 １０７ ＣＭＯＳ−ＬＳＩの接地線に接続 １０８ ＣＭＯＳ−ＬＳＩの信号線に接続 １０９と１０６ 一次電子ビーム １１０と１１７ 電子銃 １１１ ワークステーション（ＷＳ） １１２ 電位像を表示するディスプレィ １１３ 良品ＬＳＩ １１４ 不良品ＬＳＩ ３０１ Ｐｃｈトランジスタ ３０２ Ｎｃｈトランジスタ ３０３ 信号線 ３０４ 電源線 ３０５ 出力線 ３０６ 接地線 ３０７ Ｐｃｈ領域 ３０８ 断線箇所 ３０９ 配線が存在しない領域

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/302 G01R 31/02 H01L 21/66

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 ＣＭＯＳ構造の素子からなる半導体集積
   回路内の電源線および接地線にくり返しパルス電圧を印
   加しながら該半導体回路の表面に電子ビームを走査照射
   し、該表面近傍から放出される二次電子を検出すること
   により得られる前記半導体集積回路の内部配線に伝播す
   る電位変化を示す電位像を用いて配線故障を判定する半
   導体集積回路の断線故障検出方法であって、 前記半導体集積回路として、異常動作する不良品と正常
   に動作する良品を用意し、 前記くり返しパルス電圧が低い電圧のときの電位像と高
   い電圧のときの電位像を不良品と良品のそれぞれについ
   て取得し、 不良品と良品に対してくり返しパルス電圧を印加する際
   に、周波数と位相を両品に対して同じ条件に設定したと
   きに、 良品に対して印加するくり返しパルス電圧が、低い状態
   で得られる電位像と高い状態で得られる電位像との第１
   の差像と、不良品に対して印加するくり返しパルス電圧
   が、低い状態で得られる電位像と高い状態で得られる電
   位像との第２の差像を作成し、 前記第１の差像と第２の差像から作成された第３の差像
   を作成し、断線箇所を検出することを特徴とする半導体
   集積回路の断線故障検出方法。
2. 【請求項２】 ＣＭＯＳ構造の素子からなる半導体集積
   回路内の電源線および接地線にくり返しパルス電圧を印
   加しながら該半導体回路の表面に電子ビームを走査照射
   し、該表面近傍から放出される二次電子を検出すること
   により得られる前記半導体集積回路の内部配線に伝播す
   る電位変化を示す電位像を用いて配線故障を判定する半
   導体集積回路の断線故障検出方法であって、 前記半導体集積回路として、異常動作する不良品と正常
   に動作する良品を用意し、 前記くり返しパルス電圧が低い電圧のときの電位像と高
   い電圧のときの電位像を不良品と良品のそれぞれについ
   て取得し、 不良品と良品に対してくり返しパルス電圧を印加する際
   に、周波数と位相を両品に対して同じ条件に設定したと
   きに、 前記くり返しパルス電圧が高い状態で取得した良品の電
   位像と不良品の電位像との第１の差像と、くり返しパル
   ス電圧が低い状態で取得した良品の電位像と不良品の電
   位像との第２の差像を作成し、 前記第１の差像と第２の差像から作成された第３の差像
   を作成し、断線箇所を検出することを特徴とする半導体
   集積回路の断線故障検出方法。
3. 【請求項３】 請求項１または請求項２記載の半導体集
   積回路の断線故障検出方法において、 良品の電位像を記憶装置に保存し、電位像と不良品の電
   位像とを用いて各請求項記載の手順により断線箇所を検
   出することを特徴とする半導体集積回路の断線故障検出
   方法。
4. 【請求項４】 ＣＭＯＳ構造の素子からなる半導体集積
   回路内の電源線および接地線にくり返しパルス電圧を印
   加しながら該半導体回路の表面に電子ビームを走査照射
   し、該表面近傍から放出される二次電子を検出する電子
   ビームテスタにより得られる前記半導体集積回路の内部
   配線に伝播する電位変化を示す電位像を用いて配線故障
   を判定する半導体集積回路の断線故障検出方法であっ
   て、 前記半導体集積回路として、異常動作する不良品と正常
   に動作する良品を用意するとともに、不良品と良品のそ
   れぞれについて電子ビームテスターを用意し、前記良品
   と不良品それぞれの電位像を取得し、いずれか一方の電
   位像が他方の電位像と同じ位置座標を表示するように表
   示位置を移動し、 さらに電位像同士が全く重なり合うように片方の像に歪
   みを持たせたり、傾ける等の画像処理を施した後、各電
   位像を構成する各画素のうち、前記半導体集積回路の同
   じ位置を示す画素同士の差分をとった画像から断線箇所
   を検出することを特徴とする半導体集積回路の断線故障
   検出方法。