JP2768069B2 - 集積回路の故障解析方法 - Google Patents

集積回路の故障解析方法

Info

Publication number
JP2768069B2
JP2768069B2 JP3207701A JP20770191A JP2768069B2 JP 2768069 B2 JP2768069 B2 JP 2768069B2 JP 3207701 A JP3207701 A JP 3207701A JP 20770191 A JP20770191 A JP 20770191A JP 2768069 B2 JP2768069 B2 JP 2768069B2
Authority
JP
Japan
Prior art keywords
failure analysis
analysis method
integrated circuit
potential contrast
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3207701A
Other languages
English (en)
Other versions
JPH0545423A (ja
Inventor
豊一 中村
清 二川
徹 辻出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3207701A priority Critical patent/JP2768069B2/ja
Priority to EP92114243A priority patent/EP0528430A1/en
Publication of JPH0545423A publication Critical patent/JPH0545423A/ja
Application granted granted Critical
Publication of JP2768069B2 publication Critical patent/JP2768069B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路の電位変化を
試験する電子ビームテスタを用いた故障解析方法に関わ
る。
【０００２】
【従来の技術】電子ビームテスタは集積回路内部の電位
変化を電位コントラスト像として観察することが出来
る。この電子コントラスト像を良品と不良品において、
用いることで、故障解析を行うＤｙｎａｍｉｃ ｆａｕ
ｌｔ ｉｍａｇｉｎｇ（ＤＦＩ）と呼ばれる技術がイン
テル社のメイ（ＭＡＹ）らによって紹介されている。
（リライアビリティフィジクスコンファレンス予稿集
（Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ Ｃｏｕ
ｆ．Ｐｒｏｅ．）１９８４、Ｐ９５〜１０８、”Ｄｙｎ
ａｍｉｃ Ｆａｕｌｔ Ｉｍａｇｉｎｇ ｏｆ ＶＬＳ
Ｉ Ｒａｎｄｏｍ Ｌｏｇｉｃ Ｄｅｒｃｅｓ”）。こ
れを図２を用いて説明する。集積回路を試験するために
テストパターンをクロックのタイミング毎に集積回路に
与える。そのタイミング毎の電位情報を電子ビームテス
タを用いて測定し、電位コントラスト像１０を形成す
る。この操作を良品と不良品に対して同様に行い、得ら
れた電位コントラスト像同士を比較する。図２ではｉク
ロック目の電位コントラスト像同士を比較している。こ
うして得られる電位コントラスト像の差が電気的な故障
を示しているわけである。しかしながら従来のＤＦＩで
は、集積回路をテストするパターンの数が増すに連れ、
信号ノイズ比が悪くなり、従って、電位コントラスト像
を得るのに大変に長い時間がかかるという問題があっ
た。
【０００３】
【発明が解決しようとする課題】信号ノイズ比を改善す
るため、例えば図３に示すようにｉクロック目以降の印
加電位を一定値にしてしまうＳｔａｔｉｃ Ｆａｕｌｔ
Ｉｍａｇｉｎｇ法が最近開発されている（久慈、イン
ターナショナルテストコンファレンス予稿集（Ｉｕｔ、
Ｔｅｓｔ Ｃｏｎｆ．Ｐｒｏｃ．）１９９０、Ｐ１０４
９、”Ｍｅｒｇｉｎａｌ Ｆａｕｌｔ Ｄｉａｇｎｏｓ
ｉｓ Ｂａｓｅｄ ｏｎ Ｅ−ｆｅａｍＳｔａｔｉｃ
Ｆａｕｌｔ Ｉｍａｇｉｎｇ ｗｉｔｈ ＣＡＤ Ｉｕ
ｔｅｒｆａｃｅ”）。しかしこの方法では集積回路表面
に電荷が蓄積しやすくなり、電位コントラストが劣化す
るという問題が発生する。
【０００４】本発明の目的は、電位コントラスト像を高
速に得ることができしかも電荷の蓄積も生じない故障解
析方法を提供することである。
【０００５】
【課題を解決するための手段】本発明による故障解析方
法は、電子ビームテスタを用いた集積回路の故障解析手
法においてを、あるテストパターンを入力した状態を一
時的に保持し、他のテストパターン入力時間よりも長く
した状態で電位コントラストを取得することを特徴とす
る。
【０００６】
【作用】図１を用いて原理を説明する。電位コントラス
ト像１０を取ろうとするところのパターン（図中ではｉ
番目のクロック）の長さを他のパターンより長くしてパ
ターン全体の印加時間に対する前記のパターンの印加時
間の割合を増加させている。そのため、図２の従来例に
比べて、信号ノイズ比が改善する。しかも電荷の蓄積が
起こらないよう前記パターンを図３のようにずっと保持
するのではなく一時的に保持するようにしている。保持
時間はおよそ１秒以内に制限し、パターン全体をくり返
す。本発明の方法をＴｅｍｐｏｒａｒｙ Ｓｔａｔｉｃ
Ｆａｕｌｔ Ｉｍａｇｉｎｇ（縮めてＴＳＦＩ）と呼
ぶ。
【０００７】
【実施例】集積回路として、交換機アナライザー用集積
回路を用い、タイミング不良の故障解析を行なった。印
加するクロックや信号のタイミング条件が変化すると一
個の集積回路でそれが良品と判断されたり不良品と判断
されたりする。まずＬＳＩテスタを用いて集積回路を駆
動し、故障が始めて出力される端子を同定し、その端子
とその近傍において、タイミング不良が起こる条件すな
わち不良品となる状態とタイミング不良が起こらない条
件すなわち良品となる状態の電位コントラスト像をと
り、その差の故障像を抽出した。タイミング不良は３３
１６パターン目で発生しているので、３３１６個のパタ
ーンをループして集積回路に印加している。１パターン
は２００ナノ秒間与えている。この場合、従来法だと電
位コントラストを取る時間的割合が１／３３１６とな
り、信号ノイズ比が悪くなって充分なコントラストの電
位コントラスト像を１枚得るのに５分間必要であった。
これに対して、注目するパターンを印加時間幅を５マイ
クロ秒まで拡大して行う本発明の方法を用いた場合、５
マイクロ秒／２００ナノ秒に相当する２５倍速く、充分
な電位コントラスト像を得ることができ、従来に比べ
て、２５倍速く（すなわち１２秒で１枚の電位コントラ
スト像が得られる）集積回路内部の電気的故障の発生点
を見つけることが出来た。
【０００８】なお本実施例では一個の集積回路において
良品となる状態と不良品となる状態で電位コントラスト
像の差をとったが、良品の集積回路とこれとは別の不良
品の集積回路との電位コントラスト像の差をとる場合に
も適用できることは明らかである。
【０００９】
【発明の効果】本発明によれば、電位コントラスト像を
高速に得ることができしかも電荷の蓄積による電位コン
トラストの劣化もない。本発明は集積回路の故障解析の
効率化に大きく寄与するものである。
【図面の簡単な説明】
【図１】本発明の方法の概念図。
【図２】従来の方法を示す概念図。
【図３】従来の方法を示す概念図。
【符号の説明】
１０ 電位コントラスト像
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−307679（ＪＰ，Ａ) 特開 昭58−166734（ＪＰ，Ａ) 特開 昭49−84794（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/302

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子ビームテスタを用いた集積回路の故
    障解析手法において、あるテストパターンを入力した状
    態を一時的に保持し、他のテストパターン入力時間より
    も長くした状態で電位コントラストを取得することを特
    徴とする故障解析方法。
  2. 【請求項２】 請求項１に記載の故障解析方法を一つの
    集積回路の良品状態と不良品状態に対してそれぞれ行な
    うか、あるいは良品の集積回路と不良品の集積回路に対
    してそれぞれ行ない得られる電位コントラストの差を用
    いることを特徴とする故障解析方法。
JP3207701A 1991-08-20 1991-08-20 集積回路の故障解析方法 Expired - Lifetime JP2768069B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3207701A JP2768069B2 (ja) 1991-08-20 1991-08-20 集積回路の故障解析方法
EP92114243A EP0528430A1 (en) 1991-08-20 1992-08-20 Method of temporary static fault imaging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3207701A JP2768069B2 (ja) 1991-08-20 1991-08-20 集積回路の故障解析方法

Publications (2)

Publication Number Publication Date
JPH0545423A JPH0545423A (ja) 1993-02-23
JP2768069B2 true JP2768069B2 (ja) 1998-06-25

Family

ID=16544139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3207701A Expired - Lifetime JP2768069B2 (ja) 1991-08-20 1991-08-20 集積回路の故障解析方法

Country Status (2)

Country Link
EP (1) EP0528430A1 (ja)
JP (1) JP2768069B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640539A (en) * 1993-09-21 1997-06-17 Advantest Corporation IC analysis system having charged particle beam apparatus for improved contrast image
EP0652444A1 (en) * 1993-11-08 1995-05-10 Advantest Corporation Method and apparatus for forming a potential distribution image of a semiconductor integrated circuit
JPH07280890A (ja) * 1994-04-08 1995-10-27 Advantest Corp Ｉｃ試験装置並びにそれに使われるイオンビームテスタ及びこの装置を用いたｉｃの不良部分の特定方法
JPH07311749A (ja) * 1994-05-19 1995-11-28 Toshiba Corp マルチプロセッサシステム及びカーネル置換方法
JP3472971B2 (ja) * 1994-07-15 2003-12-02 株式会社アドバンテスト Ｉｃ不良解析方法及び不良解析装置
DE19526194C2 (de) * 1994-07-18 2002-11-07 Advantest Corp Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen
KR100212608B1 (ko) * 1996-01-12 1999-08-02 가네꼬 히사시 Cmos 집적 회로 고장 진단 장치 및 진단 방법
US6344750B1 (en) * 1999-01-08 2002-02-05 Schlumberger Technologies, Inc. Voltage contrast method for semiconductor inspection using low voltage particle beam
JP4174167B2 (ja) 2000-04-04 2008-10-29 株式会社アドバンテスト 半導体集積回路の故障解析方法および故障解析装置
KR101709744B1 (ko) 2015-07-16 2017-02-23 양복주 고온 열분해 소각장치
CN106487437B (zh) * 2015-08-27 2020-10-16 中兴通讯股份有限公司 基于宽窄波束接入的高频同步实现方法、系统及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089774A (en) * 1989-12-26 1992-02-18 Sharp Kabushiki Kaisha Apparatus and a method for checking a semiconductor
US5072417A (en) * 1990-03-30 1991-12-10 Texas Instruments Incorporated Methods and apparatus for synchronizing the time scales of e-beam test equipment
DE4023387A1 (de) * 1990-07-23 1991-02-07 Siemens Ag Verfahren zur probenschonenden erzeugung eines logikbildes

Also Published As

Publication number Publication date
EP0528430A1 (en) 1993-02-24
JPH0545423A (ja) 1993-02-23

Similar Documents

Publication Publication Date Title
JP2768069B2 (ja) 集積回路の故障解析方法
US5587665A (en) Testing hot carrier induced degradation to fall and rise time of CMOS inverter circuits
JP2001289909A (ja) 半導体集積回路の故障解析方法および故障解析装置
Savir et al. A multiple seed linear feedback shift register
JP4336029B2 (ja) 半導体集積回路の故障シミュレーション方法および故障シミュレータ
US4630270A (en) Method for identifying a faulty cell in a chain of cells forming a shift register
US3781670A (en) Ac performance test for large scale integrated circuit chips
JP2607029B2 (ja) 信号遷移伝搬検出方法
US5701335A (en) Frequency independent scan chain
JP2605607B2 (ja) 半導体集積回路の故障解析装置
JP2900858B2 (ja) Ｃｍｏｓ論理回路の故障箇所特定方法
EP0585086A2 (en) Method and apparatus for self-testing of delay faults
JP2985056B2 (ja) Ｉｃ試験装置
JP3365325B2 (ja) 順序回路のテスト集合圧縮方法
US20060170445A1 (en) Method for testing the sensitive input range of Byzantine filters
JP2503895B2 (ja) 半導体集積回路の故障解析装置
JPH05119122A (ja) スキヤン回路のテストパターン生成方法
JP3022017B2 (ja) 集積回路
Stivers et al. Fault contrast: A new voltage contrast VLSI diagnosis technique
JP3052497B2 (ja) Ｃｍｏｓ集積回路の試験方法
Tsujide Novel electron-beam image-based failure localization techniques
Higami et al. Static test compaction for IDDQ testing of sequential circuits
Vanzi VLSI failure analysis by automated digital differential voltage contrast
JP3140090B2 (ja) 半導体装置
Sumitomo et al. Open fault detection method for CMOS-LSI by supplying pulsed voltage signal to VDD and GND lines

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980310