JP2605607B2 - 半導体集積回路の故障解析装置 - Google Patents
半導体集積回路の故障解析装置Info
- Publication number
- JP2605607B2 JP2605607B2 JP5308245A JP30824593A JP2605607B2 JP 2605607 B2 JP2605607 B2 JP 2605607B2 JP 5308245 A JP5308245 A JP 5308245A JP 30824593 A JP30824593 A JP 30824593A JP 2605607 B2 JP2605607 B2 JP 2605607B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- test pattern
- potential
- failure analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の電位変
化を試験する電子ビームテスターを用いた故障解析に関
わる。
化を試験する電子ビームテスターを用いた故障解析に関
わる。
【０００２】
【従来の技術】半導体集積回路（以下、ＤＵＴと呼ぶ）
の故障解析や故障箇所絞り込みに電子ビームテスターを
用いて取得した電位波形情報を利用する場合は、設計者
や、ＣＡＤデータベース等の設計情報（以下、ＣＡＤデ
ータ）が必要であったり、ある程度他の方法で故障箇所
を絞り込んでからでないと使えない等の問題があった。
故障解析を行なう現場では、必ずしも設計者がいるとは
限らず、またＣＡＤデータも必ずしも入手可能でない。
このような場合に、有効な絞り込み手法として提案され
たのが電位分布像を比較する方法である。これはダイナ
ミック フォールト イメージング法、Ｄｙｎａｍｉｃ
Ｆａｕｌｔ Ｉｍａｇｉｎｇ法（略してＤＦＩ法）と
呼ばれている（第１の従来例）。例えばアイイーイーイ
ー、アイアールピーエス 論文集９５〜１０８頁参照
（Ｔ．Ｃ．Ｍａｙ，ｅｔ ａｌ．，”Ｄｙｎａｍｉｃ
Ｆａｕｌｔ Ｉｍａｇｉｎｇ ｏｆ ＶＬＳＩ Ｒａｎ
ｄｏｍＬｏｇｉｃ Ｄｅｖｉｃｅｓ，”１９８４，ＩＥ
ＥＥ／ＩＲＰＳ ｐｐ．９５−１０８）。ＤＦＩ法のタ
イミング図を図５に示す。ＤＵＴを駆動しながら、それ
ぞれのテストパターンに於て良品と不良品に対して電位
分布像を取得してこれらの差から得られる電位分布像の
明度の食い違った部分（故障像と呼ぶ）をテストパター
ンを遡りつつトレースすることにより故障箇所を絞り込
むのがこの方法の特徴である。しかしながら実際にＤＦ
Ｉを適用しようとする電子光学系の大きさ（走査範囲、
倍率）制限や、ＤＵＴ面積の大規模化や、配線密度の高
密度化のため、配線の各素子の電位を観察するための充
分な分解能でＤＵＴ全面の電位分布像を一度に得ること
が出来なくなってきている。またＤＵＴの規模が大きく
なるに従って、ＤＵＴテストをするための一連のテスト
パターン数が多くなるため、電位分布像の信号対ノイズ
比が低下することにより、像を得るのに時間が多くかか
る問題があった。
の故障解析や故障箇所絞り込みに電子ビームテスターを
用いて取得した電位波形情報を利用する場合は、設計者
や、ＣＡＤデータベース等の設計情報（以下、ＣＡＤデ
ータ）が必要であったり、ある程度他の方法で故障箇所
を絞り込んでからでないと使えない等の問題があった。
故障解析を行なう現場では、必ずしも設計者がいるとは
限らず、またＣＡＤデータも必ずしも入手可能でない。
このような場合に、有効な絞り込み手法として提案され
たのが電位分布像を比較する方法である。これはダイナ
ミック フォールト イメージング法、Ｄｙｎａｍｉｃ
Ｆａｕｌｔ Ｉｍａｇｉｎｇ法（略してＤＦＩ法）と
呼ばれている（第１の従来例）。例えばアイイーイーイ
ー、アイアールピーエス 論文集９５〜１０８頁参照
（Ｔ．Ｃ．Ｍａｙ，ｅｔ ａｌ．，”Ｄｙｎａｍｉｃ
Ｆａｕｌｔ Ｉｍａｇｉｎｇ ｏｆ ＶＬＳＩ Ｒａｎ
ｄｏｍＬｏｇｉｃ Ｄｅｖｉｃｅｓ，”１９８４，ＩＥ
ＥＥ／ＩＲＰＳ ｐｐ．９５−１０８）。ＤＦＩ法のタ
イミング図を図５に示す。ＤＵＴを駆動しながら、それ
ぞれのテストパターンに於て良品と不良品に対して電位
分布像を取得してこれらの差から得られる電位分布像の
明度の食い違った部分（故障像と呼ぶ）をテストパター
ンを遡りつつトレースすることにより故障箇所を絞り込
むのがこの方法の特徴である。しかしながら実際にＤＦ
Ｉを適用しようとする電子光学系の大きさ（走査範囲、
倍率）制限や、ＤＵＴ面積の大規模化や、配線密度の高
密度化のため、配線の各素子の電位を観察するための充
分な分解能でＤＵＴ全面の電位分布像を一度に得ること
が出来なくなってきている。またＤＵＴの規模が大きく
なるに従って、ＤＵＴテストをするための一連のテスト
パターン数が多くなるため、電位分布像の信号対ノイズ
比が低下することにより、像を得るのに時間が多くかか
る問題があった。
【０００３】中村ほか、”ＥＢテスタでの像の高速取得
新手法開発とＬＳＩ故障箇所絞り込みへの応用”（１９
９２、電子情報通信学会信頼性研究会の電子情報通信学
会技術研究報告４３〜４８頁、Ｒ９１−６８ ＣＰＭ９
１−１１３５）で中村らは、この像取得時間が長くなる
問題の改善のため、像を取得するために指定したテスト
パターンのＤＵＴへの入力時間を延長することにより単
位時間当たりの像信号の取得時間割合を増すことを基本
として、全体としての像取得時間を短縮化させることに
成功している。この手法はＣＧＦＩ法（Ｃｏｎｔｉｎｕ
ｏｕｓ ｅ−ｂｅａｍ ｗｉｔｈ ｓｙｎｃｈｒｏｎｉ
ｚｅｄ Ｇａｔｅｄ ｓｉｇｎａｌ ａｃｑｕｉｓｉｔ
ｉｏｎ Ｆａｕｌｔ Ｉｍａｇｉｎｇ ｔｅｃｈｎｉｑ
ｕｅ）と呼ばれ、入射電子ビームには連続ビームを用い
ていることを特徴としている。このタイミング図を図７
に示す。また、中村らはこれらテストパターンを遡る際
のテストパターンの変更作業、すなわちテストパターン
の編集（指定するテストパターンの変更や入力時間延長
の設定やこれに続くテストパターンがＤＵＴに入力され
ないように設定）を自動的に行なうようにＥＢテスタ１
０４とＬＳＩテスタ１０３をＧＰＩＢ制御線１１３によ
って接続した。これらによって中村らは、入射電子ビー
ムをＤＵＴ１０７に照射して得られる二次電子を検出し
た量から形成した電位分布像を用い、ＤＵＴ１０７の故
障回路部分を特定するシステムにおいて、繰り返して集
積回路に入力する一連のテストパターンの中から電位分
布像を取得するために指定したテストパターンを集積回
路に入力している時間を他のテストパターン入力時間よ
りも長くして電位分布像を取得することで像取得の高速
化を実現している（第２の従来例）。この第２の従来例
の装置構成図を図６に示す。
新手法開発とＬＳＩ故障箇所絞り込みへの応用”（１９
９２、電子情報通信学会信頼性研究会の電子情報通信学
会技術研究報告４３〜４８頁、Ｒ９１−６８ ＣＰＭ９
１−１１３５）で中村らは、この像取得時間が長くなる
問題の改善のため、像を取得するために指定したテスト
パターンのＤＵＴへの入力時間を延長することにより単
位時間当たりの像信号の取得時間割合を増すことを基本
として、全体としての像取得時間を短縮化させることに
成功している。この手法はＣＧＦＩ法（Ｃｏｎｔｉｎｕ
ｏｕｓ ｅ−ｂｅａｍ ｗｉｔｈ ｓｙｎｃｈｒｏｎｉ
ｚｅｄ Ｇａｔｅｄ ｓｉｇｎａｌ ａｃｑｕｉｓｉｔ
ｉｏｎ Ｆａｕｌｔ Ｉｍａｇｉｎｇ ｔｅｃｈｎｉｑ
ｕｅ）と呼ばれ、入射電子ビームには連続ビームを用い
ていることを特徴としている。このタイミング図を図７
に示す。また、中村らはこれらテストパターンを遡る際
のテストパターンの変更作業、すなわちテストパターン
の編集（指定するテストパターンの変更や入力時間延長
の設定やこれに続くテストパターンがＤＵＴに入力され
ないように設定）を自動的に行なうようにＥＢテスタ１
０４とＬＳＩテスタ１０３をＧＰＩＢ制御線１１３によ
って接続した。これらによって中村らは、入射電子ビー
ムをＤＵＴ１０７に照射して得られる二次電子を検出し
た量から形成した電位分布像を用い、ＤＵＴ１０７の故
障回路部分を特定するシステムにおいて、繰り返して集
積回路に入力する一連のテストパターンの中から電位分
布像を取得するために指定したテストパターンを集積回
路に入力している時間を他のテストパターン入力時間よ
りも長くして電位分布像を取得することで像取得の高速
化を実現している（第２の従来例）。この第２の従来例
の装置構成図を図６に示す。
【０００４】
【発明が解決しようとする課題】しかし第２の従来例に
おいては、絶縁膜付のＬＳＩチップに電子ビームを照射
する際、テストパターンのＨｉｇｈ，Ｌｏｗレベルが偏
ったものや、固定電位故障の場合にチャージアップの影
響で電位コントラストが低下する場合があり、電位像か
らの電位レベルの判断がしにくくなるという問題があ
る。
おいては、絶縁膜付のＬＳＩチップに電子ビームを照射
する際、テストパターンのＨｉｇｈ，Ｌｏｗレベルが偏
ったものや、固定電位故障の場合にチャージアップの影
響で電位コントラストが低下する場合があり、電位像か
らの電位レベルの判断がしにくくなるという問題があ
る。
【０００５】本発明の目的は、入射電子ビームをＤＵＴ
に照射して得られる二次電子を検出した量から形成した
電位分布像を用い、ＤＵＴの故障回路部分を特定するシ
ステム（第２の従来例）を改良し、ＣＧＦＩ法の電位像
におけるチャージアップの影響を低減することにある。
に照射して得られる二次電子を検出した量から形成した
電位分布像を用い、ＤＵＴの故障回路部分を特定するシ
ステム（第２の従来例）を改良し、ＣＧＦＩ法の電位像
におけるチャージアップの影響を低減することにある。
【０００６】
【課題を解決するための手段】第１の発明は、１次電子
ビームを半導体集積回路に照射して得られる２次電子を
検出した量から形成した電位分布像を用い、半導体集積
回路の故障回路部分を特定する故障解析装置において、
半導体集積回路への電力及びテストパターン群の信号印
加開始に同期させて帯電により電位分布像の画質が劣化
する前に電位分布像を取得することを特徴とする。
ビームを半導体集積回路に照射して得られる２次電子を
検出した量から形成した電位分布像を用い、半導体集積
回路の故障回路部分を特定する故障解析装置において、
半導体集積回路への電力及びテストパターン群の信号印
加開始に同期させて帯電により電位分布像の画質が劣化
する前に電位分布像を取得することを特徴とする。
【０００７】第２の発明は、１次電子ビームを半導体集
積回路に照射して得られる２次電子を検出した量から形
成した電位分布像を用い、半導体集積回路の故障回路部
分を特定する故障解析装置において、半導体集積回路へ
の電力及びテストパターン群の信号の印加停止時に同期
させて、帯電により電位分布像の画質が劣化する前に電
位分布像を取得することを特徴とする。
積回路に照射して得られる２次電子を検出した量から形
成した電位分布像を用い、半導体集積回路の故障回路部
分を特定する故障解析装置において、半導体集積回路へ
の電力及びテストパターン群の信号の印加停止時に同期
させて、帯電により電位分布像の画質が劣化する前に電
位分布像を取得することを特徴とする。
【０００８】第３の発明は、第１又は第２の発明におい
て、１次電子ビームの電流量を少なくすることを特徴と
する。
て、１次電子ビームの電流量を少なくすることを特徴と
する。
【０００９】第４の発明は、第１又は第２の発明におい
て、１次電子ビームを連続照射にしたことを特徴とす
る。
て、１次電子ビームを連続照射にしたことを特徴とす
る。
【００１０】第５の発明は、第３の発明において、１次
電子ビームを連続照射にしたことを特徴とする。
電子ビームを連続照射にしたことを特徴とする。
【００１１】第６の発明は、第１又は第２の発明におい
て、１次電子ビームをテストパターン印加周期と非同期
の繰返しパルス電子ビームとすることを特徴とする。
て、１次電子ビームをテストパターン印加周期と非同期
の繰返しパルス電子ビームとすることを特徴とする。
【００１２】第７の発明は、第１、第２又は第４の発明
において、１次電子ビームの電流量が電位分布像の拡大
率に連動して変化することを特徴とする。
において、１次電子ビームの電流量が電位分布像の拡大
率に連動して変化することを特徴とする。
【００１３】第８の発明は、第１の発明において、テス
トパターンを印加していない場合に信号電位、電源線お
よびグランド線の電位をテストパターン印加時のハイレ
ベルとローレベルの中間電位に設定することを特徴とす
る。
トパターンを印加していない場合に信号電位、電源線お
よびグランド線の電位をテストパターン印加時のハイレ
ベルとローレベルの中間電位に設定することを特徴とす
る。
【００１４】第９の発明は、第１の発明において、テス
トパターンを印加していない場合に信号電位、電源線お
よびグランド線の電位を全てテストパターン印加時のハ
イレベルに設定することを特徴とする。
トパターンを印加していない場合に信号電位、電源線お
よびグランド線の電位を全てテストパターン印加時のハ
イレベルに設定することを特徴とする。
【００１５】第１０の発明は、第１の発明において、テ
ストパターンを印加していない場合に信号電位、電源線
およびグランド線の電位を全てテストパターン印加時の
ローレベルに設定することを特徴とする。
ストパターンを印加していない場合に信号電位、電源線
およびグランド線の電位を全てテストパターン印加時の
ローレベルに設定することを特徴とする。
【００１６】第１１の発明は、第１の発明において、テ
ストパターンを印加していない場合に信号電位、電源線
およびグランド線の電位をテストパターン印加時のハイ
レベルとローレベルの適当な組み合せに設定することを
特徴とする。
ストパターンを印加していない場合に信号電位、電源線
およびグランド線の電位をテストパターン印加時のハイ
レベルとローレベルの適当な組み合せに設定することを
特徴とする。
【００１７】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１８】図１は本発明の第１の実施例を示す装置構
成図である。図中に示すように第２の従来例の装置構成
の制御プログラム１００に新規に電源（信号）のＯＮ−
ＯＦＦの制御プログラムを備えたものである。従来のＣ
ＧＦＩ法ではＬＳＩテスタ１０３上でテストパターンを
走らせ、信号１０５をＤＵＴ１０７に入力している状態
にした後、数秒後に電子ビームテスタ１０４で像を取得
していた。図８に従来のＣＧＦＩ法の像取得のタイミン
グ図に示す。
成図である。図中に示すように第２の従来例の装置構成
の制御プログラム１００に新規に電源（信号）のＯＮ−
ＯＦＦの制御プログラムを備えたものである。従来のＣ
ＧＦＩ法ではＬＳＩテスタ１０３上でテストパターンを
走らせ、信号１０５をＤＵＴ１０７に入力している状態
にした後、数秒後に電子ビームテスタ１０４で像を取得
していた。図８に従来のＣＧＦＩ法の像取得のタイミン
グ図に示す。
【００１９】本発明では、電子ビームテスタ５とＬＳＩ
テスタ４を制御線１４で結び、制御プログラム１に図２
の新規プログラムを加えることで、ＤＵＴ８の電源のＯ
Ｎ，ＯＦＦを制御する。これによって電源ＯＮ，ＯＦＦ
と像取得を数十ミリ秒以下で同期させることが出来る。
本発明による像取得のタイミング図を図３に示す。本発
明で信号電位のみをＯＦＦする手法を自動的信号ＯＮ−
ＯＦＦ法、信号電位を含む電源の電位を全てＯＦＦする
手法を自動的電源ＯＮ−ＯＦＦ法と呼んでいる。このと
き図３（１）の「電位保持、パターンは自動変更 ２０
０」に示すテストパターンを印加していない時間では信
号電位、電源線およびグランド線の電位を全てテストパ
ターン印加時のハイレベルとローレベルの中間電位、ま
たはＨｉｇｈレベルまたはＬｏｗレベルに設定した。こ
れにより、像取得直前に電位変化、あるいは電位反転さ
せることで更にチャージアップの影響の少ない電位コン
トラストが得られた。また、ＣＧＦＩ法では像を取得し
たいテストパターンを長くした部分のテストベクター全
体に対する割合をＤｕｔｙ比と定義しており、従来まで
のＣＧＦＩ法ではこの値を０．１にしていた。図３に示
す本発明の手法ではこの値を０．９に大きくし、像取得
時間は０．５秒にして第１の実施例と併用することで
０．５秒の過渡的なチャージアップの影響の少ない電位
像を取得することが出来た。
テスタ４を制御線１４で結び、制御プログラム１に図２
の新規プログラムを加えることで、ＤＵＴ８の電源のＯ
Ｎ，ＯＦＦを制御する。これによって電源ＯＮ，ＯＦＦ
と像取得を数十ミリ秒以下で同期させることが出来る。
本発明による像取得のタイミング図を図３に示す。本発
明で信号電位のみをＯＦＦする手法を自動的信号ＯＮ−
ＯＦＦ法、信号電位を含む電源の電位を全てＯＦＦする
手法を自動的電源ＯＮ−ＯＦＦ法と呼んでいる。このと
き図３（１）の「電位保持、パターンは自動変更 ２０
０」に示すテストパターンを印加していない時間では信
号電位、電源線およびグランド線の電位を全てテストパ
ターン印加時のハイレベルとローレベルの中間電位、ま
たはＨｉｇｈレベルまたはＬｏｗレベルに設定した。こ
れにより、像取得直前に電位変化、あるいは電位反転さ
せることで更にチャージアップの影響の少ない電位コン
トラストが得られた。また、ＣＧＦＩ法では像を取得し
たいテストパターンを長くした部分のテストベクター全
体に対する割合をＤｕｔｙ比と定義しており、従来まで
のＣＧＦＩ法ではこの値を０．１にしていた。図３に示
す本発明の手法ではこの値を０．９に大きくし、像取得
時間は０．５秒にして第１の実施例と併用することで
０．５秒の過渡的なチャージアップの影響の少ない電位
像を取得することが出来た。
【００２０】更に前記実施例にビーム電流量の低減を併
用した第２の実施例を示す。電子ビームテスタのフィラ
メント電流を変化させることにより、通常使用時０．７
ｎＡであるビーム電流量を１／７の０．１ｎＡに低減
し、像取得は前記実施例によって行なった。また入射電
子ビームをテストパターン印加周期と非同期の繰返しパ
ルス電子ビームとすることによって、ビーム電流量を低
減することも出来る。電子ビームをパルスビームにする
方法を連続ビームを用いるＣＧＦｉ法に対してＰＧＦＩ
法（Ｐｕｌｓｅ ｅ−ｂｅａｍ Ｗｉｔｈ Ｓｙｎｃｈ
ｒｏｎｉｚｅｄＧａｔｅｄ Ｓｉｇｎａｌ Ａｃｑｕｉ
ｓｉｔｉｏｎ Ｆａｕｌｔ Ｉｍａｇｉｎｇ Ｔｅｃｈ
ｎｉｑｕｅ）と呼んでいる。パルス電子ビームの場合の
像取得のタイミング図を図４に示す。また前記第１の実
施例に更に、電子ビームテスタ４のコンデンサーレンズ
の電流制御により入射電子ビームの電流量を電位像の倍
率を変化するのに連動して変化させた。像取得は前記第
１の実施例によって行なった。
用した第２の実施例を示す。電子ビームテスタのフィラ
メント電流を変化させることにより、通常使用時０．７
ｎＡであるビーム電流量を１／７の０．１ｎＡに低減
し、像取得は前記実施例によって行なった。また入射電
子ビームをテストパターン印加周期と非同期の繰返しパ
ルス電子ビームとすることによって、ビーム電流量を低
減することも出来る。電子ビームをパルスビームにする
方法を連続ビームを用いるＣＧＦｉ法に対してＰＧＦＩ
法（Ｐｕｌｓｅ ｅ−ｂｅａｍ Ｗｉｔｈ Ｓｙｎｃｈ
ｒｏｎｉｚｅｄＧａｔｅｄ Ｓｉｇｎａｌ Ａｃｑｕｉ
ｓｉｔｉｏｎ Ｆａｕｌｔ Ｉｍａｇｉｎｇ Ｔｅｃｈ
ｎｉｑｕｅ）と呼んでいる。パルス電子ビームの場合の
像取得のタイミング図を図４に示す。また前記第１の実
施例に更に、電子ビームテスタ４のコンデンサーレンズ
の電流制御により入射電子ビームの電流量を電位像の倍
率を変化するのに連動して変化させた。像取得は前記第
１の実施例によって行なった。
【００２１】
【発明の効果】本発明によれば、テストパターンがＨｉ
ｇｈ，Ｌｏｗに偏っている場合でも、自動的信号ＯＮ−
ＯＦＦ法、自動的電源ＯＮ−ＯＦＦ法によって信号の入
力と同期して自動的に像取得が行なわれるため、チャー
ジアップが進む前の過渡時間に像が取得出来る様になっ
た。同様に電位が固定し、チャージアップで従来のＣＧ
ＦＩ法では電位コントラストの低い電位像になっていた
ものでも電位コントラストが得られるようになった。ま
た、ビーム電流量の低減を併用すると更にチャージアッ
プの影響を低減することが出来る。また像の拡大率が高
くなるにしたがってチャージアップの影響が大きくなる
ことから、入射電子ビームの電流量が電位分布像の拡大
率に連動して変化することで高倍率での電位像でもチャ
ージアップの影響を低減することが可能になる。
ｇｈ，Ｌｏｗに偏っている場合でも、自動的信号ＯＮ−
ＯＦＦ法、自動的電源ＯＮ−ＯＦＦ法によって信号の入
力と同期して自動的に像取得が行なわれるため、チャー
ジアップが進む前の過渡時間に像が取得出来る様になっ
た。同様に電位が固定し、チャージアップで従来のＣＧ
ＦＩ法では電位コントラストの低い電位像になっていた
ものでも電位コントラストが得られるようになった。ま
た、ビーム電流量の低減を併用すると更にチャージアッ
プの影響を低減することが出来る。また像の拡大率が高
くなるにしたがってチャージアップの影響が大きくなる
ことから、入射電子ビームの電流量が電位分布像の拡大
率に連動して変化することで高倍率での電位像でもチャ
ージアップの影響を低減することが可能になる。
【図１】実施例を示す装置構成図
【図２】本発明のプログラムフロー
【図３】本発明の像取得タイミング図
【図４】本発明のパルス電子ビームの場合のタイミング
図
図
【図５】第１の従来例（ＤＦＩ法）のタイミング図
【図６】第２の従来例を示す装置構成図
【図７】第２の従来例（従来のＣＧＦＩ法）のタイミン
グ図
グ図
【図８】従来のＣＧＦＩ法の像取得のタイミング図
１ 制御プログラム ２ テストパターンデータ ３ 電子計算機 ４ ＬＳＩテスター ５ 電子ビームテスター ６ 信号線 ７ 像取得タイミング線 ８ ＤＵＴ ９ 電子ビーム １０ 二次電子検出器（センサー） １１ ゲート発生回路 １２ 電子計算機 １３ イメージプロセッサー １４ 制御線 １５ 二次電子 １６ モニター １００ 制御プログラム １０１ テストパターンデータ １０２ 電子計算機 １０３ ＬＳＩテスター １０４ 電子ビームテスター １０５ 信号線 １０６ 像取得タイミング線 １０７ ＤＵＴ １０８ 電子ビーム １０９ 二次電子検出器（センサー） １１０ ゲート発生回路 １１１ 電子計算機 １１２ イメージプロセッサー １１３ 制御線 １１４ 二次電子 １１５ モニター ２００ 図３の「電位保持、パターンは自動変更」の指
定箇所
定箇所
フロントページの続き (72)発明者 辻出 徹 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 昭63−1040（ＪＰ，Ａ) 特開 平３−10177（ＪＰ，Ａ) 特開 平３−161948（ＪＰ，Ａ)
Claims (11)
- 【請求項１】 １次電子ビームを半導体集積回路に照射
して得られる２次電子を検出した量から形成した電位分
布像を用い、半導体集積回路の故障回路部分を特定する
故障解析装置において、半導体集積回路への電力及びテ
ストパターン群の信号印加開始に同期させて帯電により
電位分布像の画質が劣化する前に電位分布像を取得する
ことを特徴とする半導体集積回路の故障解析装置。 - 【請求項２】 １次電子ビームを半導体集積回路に照射
して得られる２次電子を検出した量から形成した電位分
布像を用い、半導体集積回路の故障回路部分を特定する
故障解析装置において、半導体集積回路への電力及びテ
ストパターン群の信号の印加停止時に同期させて、帯電
により電位分布像の画質が劣化する前に電位分布像を取
得することを特徴とする半導体集積回路の故障解析装
置。 - 【請求項３】 １次電子ビームの電流量を少なくするこ
とを特徴とする請求項１又は２記載の半導体集積回路の
故障解析装置。 - 【請求項４】 １次電子ビームを連続照射にしたことを
特徴とする請求項１又は２記載の半導体集積回路の故障
解析装置。 - 【請求項５】 １次電子ビームを連続照射にしたことを
特徴とする請求項３記載の半導体集積回路の故障解析装
置。 - 【請求項６】 １次電子ビームをテストパターン印加周
期と非同期の繰返しパルス電子ビームとすることを特徴
とする請求項１又は２記載の半導体集積回路の故障解析
装置。 - 【請求項７】 １次電子ビームの電流量が電位分布像の
拡大率に連動して変化することを特徴とする請求項１、
２又は４記載の半導体集積回路の故障解析装置。 - 【請求項８】 テストパターンを印加していない場合に
信号電位、電源線およびグランド線の電位をテストパタ
ーン印加時のハイレベルとローレベルの中間電位に設定
することを特徴とする請求項１記載の半導体集積回路の
故障解析装置。 - 【請求項９】 テストパターンを印加していない場合に
信号電位、電源線およびグランド線の電位を全てテスト
パターン印加時のハイレベルに設定することを特徴とす
る請求項１記載の半導体集積回路の故障解析装置。 - 【請求項１０】 テストパターンを印加していない場合
に信号電位、電源線およびグランド線の電位を全てテス
トパターン印加時のローレベルに設定することを特徴と
する請求項１記載の半導体集積回路の故障解析装置。 - 【請求項１１】 テストパターンを印加していない場合
に信号電位、電源線およびグランド線の電位をテストパ
ターン印加時のハイレベルとローレベルの適当な組み合
せに設定することを特徴とする請求項１記載の半導体集
積回路の故障解析装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308245A JP2605607B2 (ja) | 1993-12-08 | 1993-12-08 | 半導体集積回路の故障解析装置 |
| US08/354,088 US5521516A (en) | 1993-12-08 | 1994-12-06 | Semiconductor integrated circuit fault analyzing apparatus and method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308245A JP2605607B2 (ja) | 1993-12-08 | 1993-12-08 | 半導体集積回路の故障解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07159497A JPH07159497A (ja) | 1995-06-23 |
| JP2605607B2 true JP2605607B2 (ja) | 1997-04-30 |
Family
ID=17978690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5308245A Expired - Lifetime JP2605607B2 (ja) | 1993-12-08 | 1993-12-08 | 半導体集積回路の故障解析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5521516A (ja) |
| JP (1) | JP2605607B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824702A (en) * | 1996-06-07 | 1998-10-20 | Mount Sinai School Of Medicine Of The City University Of New York | Genistein as a preventive against ultraviolet induced skin photodamage and cancer |
| EP0853243A3 (en) * | 1997-01-13 | 1999-07-28 | Schlumberger Technologies, Inc. | Method and apparatus for detecting defects in wafers |
| US6211517B1 (en) | 1998-06-02 | 2001-04-03 | Lsi Logic Corporation | Electron beam fault detection of semiconductor devices |
| US6130428A (en) * | 1998-06-02 | 2000-10-10 | Lsi Logic Corporation | Laser fault correction of semiconductor devices |
| US6570157B1 (en) * | 2000-06-09 | 2003-05-27 | Advanced Micro Devices, Inc. | Multi-pitch and line calibration for mask and wafer CD-SEM system |
| US6448099B1 (en) * | 2000-11-28 | 2002-09-10 | Advanced Micro Devices, Inc. | Method and apparatus for detecting voltage contrast in a semiconductor wafer |
| US6714035B2 (en) | 2002-06-28 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | System and method for measuring fault coverage in an integrated circuit |
| US6707313B1 (en) * | 2003-02-19 | 2004-03-16 | Agilent Technologies, Inc. | Systems and methods for testing integrated circuits |
| CN105842264B (zh) * | 2015-01-15 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 失效点的定位方法及芯片的失效分析方法 |
| US10033910B2 (en) * | 2016-04-15 | 2018-07-24 | General Electric Company | Synchronous sampling methods for infrared cameras |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631040A (ja) * | 1986-06-20 | 1988-01-06 | Fujitsu Ltd | ストロボ電子ビ−ム装置 |
| JPH0310177A (ja) * | 1989-06-07 | 1991-01-17 | Fujitsu Ltd | ストロボ電子ビーム装置 |
| JPH03161948A (ja) * | 1989-11-20 | 1991-07-11 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路試験装置及び試験方法 |
| US5369359A (en) * | 1991-11-05 | 1994-11-29 | Siemens Aktiengesellschaft | Particle beam testing method with countervoltage or retarding voltage follow-up or feedback |
| JP2726379B2 (ja) * | 1993-09-21 | 1998-03-11 | 株式会社アドバンテスト | Ｉｃの不良部分特定方法 |
-
1993
- 1993-12-08 JP JP5308245A patent/JP2605607B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-06 US US08/354,088 patent/US5521516A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5521516A (en) | 1996-05-28 |
| JPH07159497A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0226494B1 (en) | Electron beam test probe system for analyzing integrated circuits | |
| US7228464B2 (en) | PICA system timing measurement and calibration | |
| JP2605607B2 (ja) | 半導体集積回路の故障解析装置 | |
| US5144225A (en) | Methods and apparatus for acquiring data from intermittently failing circuits | |
| US5640539A (en) | IC analysis system having charged particle beam apparatus for improved contrast image | |
| US6154039A (en) | Functional OBIC analysis | |
| EP0528430A1 (en) | Method of temporary static fault imaging | |
| US5825191A (en) | IC fault location tracing apparatus and method | |
| JP2605607C (ja) | ||
| JP2503895B2 (ja) | 半導体集積回路の故障解析装置 | |
| JP2003149303A (ja) | 電子ビームテストシステム及び電子ビームテスト方法 | |
| JPH07226426A (ja) | 電子ビ−ムテスタ及び電子ビ−ムテスタを使用したテスト方法 | |
| JP2645864B2 (ja) | 集積回路試験装置 | |
| JPH027511B2 (ja) | ||
| Hall et al. | A new, fully integrated, E-beam Tester | |
| JP2888210B2 (ja) | 半導体集積回路の故障解析方法 | |
| US7899237B2 (en) | Method, apparatus and system for detecting anomalies in mixed signal devices | |
| EP0390675B1 (en) | Method and apparatus for acquiring data from intermittently failing circuits | |
| Benzel | Bugs in black and white: imaging IC logic levels with voltage contrast | |
| JPH03254053A (ja) | 一次電子着地誤差の補正方法 | |
| US20010050936A1 (en) | Logic determination device for semiconductor integrated device and logic determination method | |
| JP2976423B2 (ja) | 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体 | |
| JP2917869B2 (ja) | 電子ビームの走査範囲を制限するｅｂテスタ | |
| NAKAMAE et al. | Efficient Dynamic Fault Imaging by Fully Utilizing CAD Data in CAD-Linked Electron Beam Test System | |
| Sartori | Contactless testing using EB techniques: an important support to the debug of modern VLSI |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961203 |