JPH03161948A - 集積回路試験装置及び試験方法 - Google Patents
集積回路試験装置及び試験方法Info
- Publication number
- JPH03161948A JPH03161948A JP1301293A JP30129389A JPH03161948A JP H03161948 A JPH03161948 A JP H03161948A JP 1301293 A JP1301293 A JP 1301293A JP 30129389 A JP30129389 A JP 30129389A JP H03161948 A JPH03161948 A JP H03161948A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- test
- test signal
- electron beam
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title description 4
- 238000012360 testing method Methods 0.000 claims abstract description 117
- 238000010894 electron beam technology Methods 0.000 claims abstract description 35
- 238000003745 diagnosis Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Image Analysis (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一般的には集積回路試験装置及び試験方法に
関し、さらに具体的には、集積回路の診断を高速かつ能
率的に行なう集積回路試験装置及び試験方法に関するも
のである。
関し、さらに具体的には、集積回路の診断を高速かつ能
率的に行なう集積回路試験装置及び試験方法に関するも
のである。
集積回路が大規模化するにつれ、内部の論理的動作状態
を非接触で直接観察することによる詳細な故障診断法か
必要になっている。そのための集積回路試験装置として
、電子ビーム試験装置が開発され、市販されるにいたっ
ている。
を非接触で直接観察することによる詳細な故障診断法か
必要になっている。そのための集積回路試験装置として
、電子ビーム試験装置が開発され、市販されるにいたっ
ている。
この集積回路試験装置を用いたタイミンクの解析方法の
1つに故障像法と呼ばれる方法かある。
1つに故障像法と呼ばれる方法かある。
故障像とは、一方が正常動作し、他方が故障であるよう
な2つのテストパラメータのもとで、被試験デバイス(
以後DUTと呼ぶ)を動作させたとき、両動作条件十゛
で各々取り込んた画像間でとった差分像である。故障像
法とは、この故障像を観測し、故障の状態を観察するテ
スト法としての集積回路の試験方法である。故障の動作
を視覚化できるため、大体の故障の位置を簡便に特定で
きるという利点がある。
な2つのテストパラメータのもとで、被試験デバイス(
以後DUTと呼ぶ)を動作させたとき、両動作条件十゛
で各々取り込んた画像間でとった差分像である。故障像
法とは、この故障像を観測し、故障の状態を観察するテ
スト法としての集積回路の試験方法である。故障の動作
を視覚化できるため、大体の故障の位置を簡便に特定で
きるという利点がある。
この故障像法を実現し、装置化した従来例としての集積
回路試験装置の構成例を第4図に示す。
回路試験装置の構成例を第4図に示す。
以下この動作を説明する
1)EBプローバ40の上部で発生した電子ビームプ4
lは、パルスゲートドライバ42により駆動されるパル
スゲート43によってオンオフされ、パルスビームに変
換される。この電子ビーム41は走査コイル44により
偏向され、真下におかれたDUT45上の所望の領域を
走査する。このとき発生する二次電子は、画像信号46
として故障像生或回路47に取り込まれる。
lは、パルスゲートドライバ42により駆動されるパル
スゲート43によってオンオフされ、パルスビームに変
換される。この電子ビーム41は走査コイル44により
偏向され、真下におかれたDUT45上の所望の領域を
走査する。このとき発生する二次電子は、画像信号46
として故障像生或回路47に取り込まれる。
2) このときテス1へバタン発生器48は、一定の繰
り返し周期を持つテスト信号49をDUT45に供給し
、DUT45を動作させる。一方、テストバタン発生器
48からは、一周期に一度のトリ力パルス50が発生さ
れる。パルスゲートトライバ42により駆動されるパル
スゲート43はこれと同期してパルスビームをオンオフ
する。従って、実時間で動作するDUT45の状態を、
ストロボ的に静止した状態で観察することができる。
り返し周期を持つテスト信号49をDUT45に供給し
、DUT45を動作させる。一方、テストバタン発生器
48からは、一周期に一度のトリ力パルス50が発生さ
れる。パルスゲートトライバ42により駆動されるパル
スゲート43はこれと同期してパルスビームをオンオフ
する。従って、実時間で動作するDUT45の状態を、
ストロボ的に静止した状態で観察することができる。
3)故障像生或回路47は、テストパラメータ51 (
例えばテスト信号のクロツクレート)をテストの条件と
して2つ選び、テストバタン発生器48に送り、それぞ
れの条件下で画像を取り込む。
例えばテスト信号のクロツクレート)をテストの条件と
して2つ選び、テストバタン発生器48に送り、それぞ
れの条件下で画像を取り込む。
このとき、一方のクロックレートではタイミング故障が
発生し、他方では正常であることがLSIテスタ等の他
のテスト手段によって事前に確認されている。両観測画
像は、差分され故障像とじて故障像ファイル52に出力
され、表示回路53にて表示される。
発生し、他方では正常であることがLSIテスタ等の他
のテスト手段によって事前に確認されている。両観測画
像は、差分され故障像とじて故障像ファイル52に出力
され、表示回路53にて表示される。
第5図に従来例としての故障像法によるタイミンク故障
の観測方法を説明する図を示す。クロック信号54は、
テス1・バタン発生器48の内部て基準とずる信号であ
って、これと同期してA,B,C,D,E,Fの一定長
のテスト信号49が繰り返し発生される。クロック信号
54の繰り返し速度が、クロックレート58である。ト
リガ信号50は、テス1〜信号49の一周期57に一度
発生されるパルスであって、これと同期し任意に設定さ
れた遅延時間55の後に1つのパルスビーム56が発生
するようにパルスゲートドライブ回路42(第4図)を
トリガする。テストパタンの繰り返し周期57の一定位
相の時にのみ、パルスビーム56が発生されるため、そ
の位相の動作状態がストロボ的に静lLシた状態で観測
ができる。故障像を得るためには、テストパラメータ5
1としてクロックレート58を2つきめ、各々のパラメ
ータのもとで同一位相(A,B,C,D.E,Fのいつ
れかのテストパタンタイミング)でパルスビーム56を
発生させ、ストロボ的に画像の観測を行なう。観測され
た両画像間の差分像を求め、故障像を得る。
の観測方法を説明する図を示す。クロック信号54は、
テス1・バタン発生器48の内部て基準とずる信号であ
って、これと同期してA,B,C,D,E,Fの一定長
のテスト信号49が繰り返し発生される。クロック信号
54の繰り返し速度が、クロックレート58である。ト
リガ信号50は、テス1〜信号49の一周期57に一度
発生されるパルスであって、これと同期し任意に設定さ
れた遅延時間55の後に1つのパルスビーム56が発生
するようにパルスゲートドライブ回路42(第4図)を
トリガする。テストパタンの繰り返し周期57の一定位
相の時にのみ、パルスビーム56が発生されるため、そ
の位相の動作状態がストロボ的に静lLシた状態で観測
ができる。故障像を得るためには、テストパラメータ5
1としてクロックレート58を2つきめ、各々のパラメ
ータのもとで同一位相(A,B,C,D.E,Fのいつ
れかのテストパタンタイミング)でパルスビーム56を
発生させ、ストロボ的に画像の観測を行なう。観測され
た両画像間の差分像を求め、故障像を得る。
以上のべたように、従来の故障像法による集積回路の試
験方法ではストロボ的手法によって、タイミングの故障
状態を観測しようとするものであった。電子ピーム56
は一周期57に一回発生されるだけのため、平均電流量
が少なくなり、検出される画像信号のS/N比を改善す
るために、多数回の加算平均をとる必要があった。長い
テスト信号49を必要とする論理集積回路では、観測時
間が長期化し、特に画像の観測においては、所定の時間
内に十分な数の画像が得られないことが問題となってい
た。
験方法ではストロボ的手法によって、タイミングの故障
状態を観測しようとするものであった。電子ピーム56
は一周期57に一回発生されるだけのため、平均電流量
が少なくなり、検出される画像信号のS/N比を改善す
るために、多数回の加算平均をとる必要があった。長い
テスト信号49を必要とする論理集積回路では、観測時
間が長期化し、特に画像の観測においては、所定の時間
内に十分な数の画像が得られないことが問題となってい
た。
S/N比とパルスビーム幅(Pw)、テストバタン数(
N)、及びテストレート(R)との関係は以下に示す通
りである。即ち、 S / N oc P w / ( N X R )こ
こで、8とPwを一定とすると、S/N比はテストバタ
ン数Nに反比例している。従って、例えばテス1・バタ
ン長か1000のDUTを観測する場合、直流電子ヒー
ムで1秒で得られる画像と同一な画質をストロホ観測で
得るには、1 0 0 02000秒を要することにな
る。1つの領域を観測するのに、最低数十枚の画像を観
測することが必要とされている。そのため、従来の画像
観測の方法では、実川的な時間内に観測を行なうことは
困難であった。
N)、及びテストレート(R)との関係は以下に示す通
りである。即ち、 S / N oc P w / ( N X R )こ
こで、8とPwを一定とすると、S/N比はテストバタ
ン数Nに反比例している。従って、例えばテス1・バタ
ン長か1000のDUTを観測する場合、直流電子ヒー
ムで1秒で得られる画像と同一な画質をストロホ観測で
得るには、1 0 0 02000秒を要することにな
る。1つの領域を観測するのに、最低数十枚の画像を観
測することが必要とされている。そのため、従来の画像
観測の方法では、実川的な時間内に観測を行なうことは
困難であった。
また、観測時間を短縮する方l去としてマルチザンプル
と呼ばれる方法が提案されている。これは、一周期の間
に複数の電子ビームパルスを発生し、それぞれに対応し
たタイミングで画像信号を取り込む検出系を複数並べる
ことで、測定の並列化を計り、スピー1・アップをはか
ろうとするものであった。しかし,なから、この方法に
は、発生できる電子ビームパルスの時間間隔に制約かあ
り、十分な観測時間の短縮は困難であった。また検出系
を複数並べることで、コス1・の増犬を招くなどの問題
かあった。
と呼ばれる方法が提案されている。これは、一周期の間
に複数の電子ビームパルスを発生し、それぞれに対応し
たタイミングで画像信号を取り込む検出系を複数並べる
ことで、測定の並列化を計り、スピー1・アップをはか
ろうとするものであった。しかし,なから、この方法に
は、発生できる電子ビームパルスの時間間隔に制約かあ
り、十分な観測時間の短縮は困難であった。また検出系
を複数並べることで、コス1・の増犬を招くなどの問題
かあった。
本発明は、従来のス1・ロボ的手法による集積回路の診
断方l去としてのタイミング解析方法が、長いテス1・
バタン長を持つ論理L S Iに対しては、観測時間が
きわめて長くなるという問題点を解決しようとするもの
であって、その目的はテストに要する期間を短縮したタ
イミンク゛故障の観測方法を与える集積回路試験装置及
び試験方法を提供することである。
断方l去としてのタイミング解析方法が、長いテス1・
バタン長を持つ論理L S Iに対しては、観測時間が
きわめて長くなるという問題点を解決しようとするもの
であって、その目的はテストに要する期間を短縮したタ
イミンク゛故障の観測方法を与える集積回路試験装置及
び試験方法を提供することである。
本発明にかかる集積回路試験装置及ひ試験方法は、電子
ビームをパルス化したストロホ観測を行なう従来の方沃
と異なり、ワンサイクルのテスト信号をDUTに印加し
て所定のテストパタンタイミングでそのまま保持し、直
流の電子ビームにより画像の観測を行えるように構成し
たことを主な特徴とする。即ち、本発明の構成は、下記
に示ずる通りである。
ビームをパルス化したストロホ観測を行なう従来の方沃
と異なり、ワンサイクルのテスト信号をDUTに印加し
て所定のテストパタンタイミングでそのまま保持し、直
流の電子ビームにより画像の観測を行えるように構成し
たことを主な特徴とする。即ち、本発明の構成は、下記
に示ずる通りである。
本発明による装置は、互いに異なる2組のテストパラメ
ータの下でテスト信号を集積回路チップに印加するテス
ト信号発生器と、該集積回路の動作状態を画像観測する
電子ビームプローバと該両テストパラメータの下で得た
観測像間の差分像を得る故障像生戒回路と、該差分像を
表示する手段よりなる電子ビーム試験装置において、画
像観測を行なうために連続した電子ビームを用いると、
該集積回路の所望の箇所にワンサイクルで停止保持する
テスト信号とを前記集積回路に印加することを特徴とす
る集積回路試験装置に関するものであり、一方、本発明
による試験方法は互いに異なる2組のテストパラメータ
の下でテスト信号を集積回路チップに印加するテスト信
号発生器と、該集積回路の動作状態を画像観測する電子
ビームプローバと、該両テストパラメータの下で得た観
測像間の差分像を得る故障像生成回路と、該差分像を表
示する手段よりなる電子ビーム試験装置において、 ワンサイクルのテスト信号を該集積回路に印加して所定
のテストパタンタイミングでそのまま保q 持し、直滝の電子ビームにより画像観測を行なうことを
特徴とする集積回路試験方法に関するものである。
ータの下でテスト信号を集積回路チップに印加するテス
ト信号発生器と、該集積回路の動作状態を画像観測する
電子ビームプローバと該両テストパラメータの下で得た
観測像間の差分像を得る故障像生戒回路と、該差分像を
表示する手段よりなる電子ビーム試験装置において、画
像観測を行なうために連続した電子ビームを用いると、
該集積回路の所望の箇所にワンサイクルで停止保持する
テスト信号とを前記集積回路に印加することを特徴とす
る集積回路試験装置に関するものであり、一方、本発明
による試験方法は互いに異なる2組のテストパラメータ
の下でテスト信号を集積回路チップに印加するテスト信
号発生器と、該集積回路の動作状態を画像観測する電子
ビームプローバと、該両テストパラメータの下で得た観
測像間の差分像を得る故障像生成回路と、該差分像を表
示する手段よりなる電子ビーム試験装置において、 ワンサイクルのテスト信号を該集積回路に印加して所定
のテストパタンタイミングでそのまま保q 持し、直滝の電子ビームにより画像観測を行なうことを
特徴とする集積回路試験方法に関するものである。
本発明によるタイミング故障の観測方法を与える集積回
路試験装置の実施例を第1図に示す。本発明によるタイ
ミング故障の観測方法を与える集積回路試験方法は、テ
スト信号としてワンザイクルのテスト信号をDUTIO
に印加することと、直流の電子ビーム11を用いてDU
TIO上を走査し画像を得る点で従来の方法と異なる。
路試験装置の実施例を第1図に示す。本発明によるタイ
ミング故障の観測方法を与える集積回路試験方法は、テ
スト信号としてワンザイクルのテスト信号をDUTIO
に印加することと、直流の電子ビーム11を用いてDU
TIO上を走査し画像を得る点で従来の方法と異なる。
本装置の動作は以下のようにおこなわれる。
1)EBプローバl2より直流の電子ビーム11が発生
され、走査コイルl3により偏向され、DUTIO上を
走査する。画像信号l4としての取り込みは、従来装置
と同様故障像生或回路l5によって行なわれる。
され、走査コイルl3により偏向され、DUTIO上を
走査する。画像信号l4としての取り込みは、従来装置
と同様故障像生或回路l5によって行なわれる。
2)故障像生或回路15は、正常動作するテストパラメ
ータ19を1つテストバタン発生器l6に10 与える。テストバタン発生器l6は、ワンサイクルのテ
スト信号17の送出を行い、所定のテストバタンサイク
ルでテストパクンを停止保持する。
ータ19を1つテストバタン発生器l6に10 与える。テストバタン発生器l6は、ワンサイクルのテ
スト信号17の送出を行い、所定のテストバタンサイク
ルでテストパクンを停止保持する。
その後、画像信号■4の取り込みを行ない、データを一
時故障像ファイル18に格納する。
時故障像ファイル18に格納する。
3)故障像生或回路15は、タイミング故障を起こす条
件のテストパラメータ19を一つテストノくタン発生器
l6に与える。テストバタン発生器16は、ワンサイク
ルのテスト信号17の送出を行い、2)と同一のテスト
バタンサイクルでテストノくタンを停止保持する。その
後、画像信号■4の取り込みを行ない、データを一時故
障像ファイル18に格納する。
件のテストパラメータ19を一つテストノくタン発生器
l6に与える。テストバタン発生器16は、ワンサイク
ルのテスト信号17の送出を行い、2)と同一のテスト
バタンサイクルでテストノくタンを停止保持する。その
後、画像信号■4の取り込みを行ない、データを一時故
障像ファイル18に格納する。
4)2)と3)で格納された両画像間で差分像を生成し
、故障像として表示回路20に表示する。
、故障像として表示回路20に表示する。
5)停止保持するテストパタンのタイミングを変え、1
)− 4)を繰り返す。
)− 4)を繰り返す。
第2図に、本発明による集積回路試験方法をタイミング
チャートに基づいて説明する。その動作手順は以下のと
おりである。
チャートに基づいて説明する。その動作手順は以下のと
おりである。
■)正常に動作するクロツク信号21のクロ・ンクレー
ト22をテス1・バタン発生器l6に設定する。
ト22をテス1・バタン発生器l6に設定する。
2)テスト信号17の送出開始と共に、トリガ信号23
とクロック信号21に同期してテスト信号17中のAが
送出される。このとき画像の取り出しは行なわれないが
、直流の電子ビーム11がDUTIO上を走査している
(テストノくタン開始)。
とクロック信号21に同期してテスト信号17中のAが
送出される。このとき画像の取り出しは行なわれないが
、直流の電子ビーム11がDUTIO上を走査している
(テストノくタン開始)。
3)次のクロツク信号21が来たとき、それと同期して
テスト信号■7中のBが送出される。この過程をテスト
信号l7が最後になるまで繰り返す。
テスト信号■7中のBが送出される。この過程をテスト
信号l7が最後になるまで繰り返す。
4)テスト信号l7中の最後の信号Fが送出された後、
テスト信号l7はその値を保持しながら停止する(テス
トバタン停止)。
テスト信号l7はその値を保持しながら停止する(テス
トバタン停止)。
5)画像信号]lIの取り出しを行なう(像観/Jtl
I)。
I)。
6) クロツクレート22の値をタイミング故障が発生
する条件に変え、1)−5)を繰り返す。
する条件に変え、1)−5)を繰り返す。
7)以上2つの条件下で得た画像間で差分を行なう。
以上のように、本発明による集積回路試験方法では、テ
ストパクンを送出し、保持した状態のD{ 2 11 UTIOを観測する方式であるため、直流電子ビーム1
1での観察で何等問題は生じない。この場合の観測時間
tは次式で表わされる。即ち、t=RXN+Ts ここでRはテストレ−1・、Nはテストバタン長、Ts
はフレーム走査時間である。例えばR=200n s
e c, N=1000, Ts= l s e
cと仮定すると、t=200nsecX1000+l
sec:l secとなり、観測時間tは事実上フレー
ム走査時間(Ts)できまる。従って、従来のストロボ
法による観測手法に見られるような観ホ1{時間の問題
はなくなり、テストバタン長Nに事実」二制限がなくな
るなどの点で効果があった。
ストパクンを送出し、保持した状態のD{ 2 11 UTIOを観測する方式であるため、直流電子ビーム1
1での観察で何等問題は生じない。この場合の観測時間
tは次式で表わされる。即ち、t=RXN+Ts ここでRはテストレ−1・、Nはテストバタン長、Ts
はフレーム走査時間である。例えばR=200n s
e c, N=1000, Ts= l s e
cと仮定すると、t=200nsecX1000+l
sec:l secとなり、観測時間tは事実上フレー
ム走査時間(Ts)できまる。従って、従来のストロボ
法による観測手法に見られるような観ホ1{時間の問題
はなくなり、テストバタン長Nに事実」二制限がなくな
るなどの点で効果があった。
第3図は、タイミング故障の原因を説明する図であって
、上記観測手法でタイミング故障が観測可能な理由を説
明している。一般の論理回路は第3図(a)のように、
論理状態を記憶するメモリ回路30−1.,30−2と
、組合せ回路32の両者からなっており、それぞれデー
タ線1,2等で接続されている。その動作を説明すると
、 ■)論理信号がメモリ回路30−1にきているとき、ク
ロツク信号21によりそのデータが取り込まれる。
、上記観測手法でタイミング故障が観測可能な理由を説
明している。一般の論理回路は第3図(a)のように、
論理状態を記憶するメモリ回路30−1.,30−2と
、組合せ回路32の両者からなっており、それぞれデー
タ線1,2等で接続されている。その動作を説明すると
、 ■)論理信号がメモリ回路30−1にきているとき、ク
ロツク信号21によりそのデータが取り込まれる。
2)メモリ回路30−1に保持されている論理状態は、
次段の組合せ回路32を通ってメモリ回路30−2に伝
播する。
次段の組合せ回路32を通ってメモリ回路30−2に伝
播する。
3)メモリ回路30−2は、次のクロ・ソク信号2lに
よりそのデータを取り込む。
よりそのデータを取り込む。
4)以上の過程を繰り返し、信号が伝わっていく。
以上のように、一般の論理回路は、クロ・ソク信号21
に完全に同期してメモリ回路間でデータの受渡しをして
いくように設計されるため、クロ・ソクとクロックの間
のタイミングでテスト信号17を停止したとしても、外
部から加えたテスト信号17を保持している限りは、メ
モリ回路30−1.30−2等には静的に論理状態は保
持され、直流電子ビーム1lによる観測が可能である。
に完全に同期してメモリ回路間でデータの受渡しをして
いくように設計されるため、クロ・ソクとクロックの間
のタイミングでテスト信号17を停止したとしても、外
部から加えたテスト信号17を保持している限りは、メ
モリ回路30−1.30−2等には静的に論理状態は保
持され、直流電子ビーム1lによる観測が可能である。
タイミングの故障は、メモリ回路への入力データ33の
設定タイミングとメモリ回路へのクロ・ソク21の到着
するタイミングがずれるためであると一般化14 される。第3図(b)はそのタイミングが正常な場合で
あり、メモリ回路への入ノノ信号33の変化J;り一定
の遅延の後、クロック信号21が発生ずるため、メモリ
回路の出カ信号34上において正常にデータが取り込ま
れる。一方、第3図(C)はタイミング故障をおこした
場合であり、クロック2lが、本来のデータ信号Bのデ
ータの取り込みタイミンク′より遅れたために、データ
信号Cのデータかメモリ回路の出力信号34上において
取り込まれている。そのメモリ回路はテストパタンをデ
ータを取り込んだ直後に停止しても、故障信号Cを保持
している。
設定タイミングとメモリ回路へのクロ・ソク21の到着
するタイミングがずれるためであると一般化14 される。第3図(b)はそのタイミングが正常な場合で
あり、メモリ回路への入ノノ信号33の変化J;り一定
の遅延の後、クロック信号21が発生ずるため、メモリ
回路の出カ信号34上において正常にデータが取り込ま
れる。一方、第3図(C)はタイミング故障をおこした
場合であり、クロック2lが、本来のデータ信号Bのデ
ータの取り込みタイミンク′より遅れたために、データ
信号Cのデータかメモリ回路の出力信号34上において
取り込まれている。そのメモリ回路はテストパタンをデ
ータを取り込んだ直後に停止しても、故障信号Cを保持
している。
以」二説明したように、本発明は
1)故障像の観測において、その観測時間を飛躍的に短
縮することができる、 2)テストパタン長Nの制約がなく、論理LSIに対す
る観測が可能となるなどの点で有効である。
縮することができる、 2)テストパタン長Nの制約がなく、論理LSIに対す
る観測が可能となるなどの点で有効である。
本発明は、論理LSI試験の分野で故障診断期■
5
間の短縮に大きな寄与をするものと期待される。
第1図は本発明によるタイミンク故障の観測方法を与え
る集積回路試験装置の構威を説明する図、第2図は、本
発明による集積回路試験方法を説明する図、第3図は、
タイミング故障の原因を説明する図、第4図は従来例と
しての故障像法による集積回路試験装置の構或を説明す
る図、第5図は従来例としての故障像l去による集積回
路試験方法を説明する図である。 10. 45・・・DUT (被測定集積回路)、11
・・・直流の電子ビーム、12. 40・・・EBプロ
ーバ、13. 44・・・走査コイル、14. 46・
・・画像信号、15. 47・・・故障像生成回路、1
6. 48・・・テストバタン発生器、17. 49・
・・テスト信号、18. 52・・・故障像ファイル、
19.51・・・テストパラメータ、20. 53・・
・表示回路、21.54・・・クロック信号、22.5
8−・・クロツクレート、23. 50・・・トリガ信
号、30−1. 30−2・・・メモリ回路、32・・
・組合せ回路、33・・・メモリ回路への入力信号、3
4・・・メ■ 6 モリ回路の出力信号、4l・・・電子ビーム(パルス)
、42・・・パルスゲ−1・ドライバ、43・・・パル
スケート、55・・・電子ビームパルス遅延量、56・
・・電子ビームパルス、57・・・くり返し周期
る集積回路試験装置の構威を説明する図、第2図は、本
発明による集積回路試験方法を説明する図、第3図は、
タイミング故障の原因を説明する図、第4図は従来例と
しての故障像法による集積回路試験装置の構或を説明す
る図、第5図は従来例としての故障像l去による集積回
路試験方法を説明する図である。 10. 45・・・DUT (被測定集積回路)、11
・・・直流の電子ビーム、12. 40・・・EBプロ
ーバ、13. 44・・・走査コイル、14. 46・
・・画像信号、15. 47・・・故障像生成回路、1
6. 48・・・テストバタン発生器、17. 49・
・・テスト信号、18. 52・・・故障像ファイル、
19.51・・・テストパラメータ、20. 53・・
・表示回路、21.54・・・クロック信号、22.5
8−・・クロツクレート、23. 50・・・トリガ信
号、30−1. 30−2・・・メモリ回路、32・・
・組合せ回路、33・・・メモリ回路への入力信号、3
4・・・メ■ 6 モリ回路の出力信号、4l・・・電子ビーム(パルス)
、42・・・パルスゲ−1・ドライバ、43・・・パル
スケート、55・・・電子ビームパルス遅延量、56・
・・電子ビームパルス、57・・・くり返し周期
Claims (2)
- (1)互いに異なる2組のテストパラメータの下でテス
ト信号を集積回路チップに印加するテスト信号発生器と
、該集積回路の動作状態を画像観測する電子ビームプロ
ーバと該両テストパラメータの下で得た観測像間の差分
像を得る故障像生成回路と、該差分像を表示する手段よ
りなる電子ビーム試験装置において、 画像観測を行なう連続した電子ビームと、該集積回路の
所望の箇所にワンサイクルで停止保持するテスト信号と
を前記集積回路に印加することを特徴とする集積回路試
験装置。 - (2)互いに異なる2組のテストパラメータの下でテス
ト信号を集積回路チップに印加するテスト信号発生器と
、該集積回路の動作状態を画像観測する電子ビームプロ
ーバと、該両テストパラメータの下で得た観測像間の差
分像を得る故障像生成回路と、該差分像を表示する手段
よりなる電子ビーム試験装置において、 ワンサイクルのテスト信号を該集積回路に印加して所定
のテストパタンタイミングでそのまま保持し、直流の電
子ビームにより画像観測を行なうことを特徴とする集積
回路試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1301293A JPH03161948A (ja) | 1989-11-20 | 1989-11-20 | 集積回路試験装置及び試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1301293A JPH03161948A (ja) | 1989-11-20 | 1989-11-20 | 集積回路試験装置及び試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03161948A true JPH03161948A (ja) | 1991-07-11 |
Family
ID=17895094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1301293A Pending JPH03161948A (ja) | 1989-11-20 | 1989-11-20 | 集積回路試験装置及び試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03161948A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07159497A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体集積回路の故障解析装置 |
-
1989
- 1989-11-20 JP JP1301293A patent/JPH03161948A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07159497A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体集積回路の故障解析装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3253397B2 (ja) | プリント回路基板の検査のための方法および装置 | |
JPH0342430B2 (ja) | ||
US7973545B2 (en) | Time resolved radiation assisted device alteration | |
US9958502B2 (en) | Defect isolation methods and systems | |
JP2768069B2 (ja) | 集積回路の故障解析方法 | |
US5502729A (en) | Method of testing for stuck-at fault in a synchronous circuit | |
JPH03161948A (ja) | 集積回路試験装置及び試験方法 | |
JPH0481675A (ja) | 半導体デバイステスト装置 | |
US5521516A (en) | Semiconductor integrated circuit fault analyzing apparatus and method therefor | |
JP2006292646A (ja) | Lsiのテスト方法 | |
JP3661633B2 (ja) | 電子ビームテストシステム及び電子ビームテスト方法 | |
JPH0440113A (ja) | フリップフロップ回路及び半導体集積回路 | |
JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
US6075234A (en) | Non-contact method and apparatus to obtain a timing signal from internal integrated circuit nodes | |
Goh et al. | Take a Closer Look at Electrically-Enhanced LADA: Setup | |
JPH07209387A (ja) | 半導体集積回路の故障解析装置および方法 | |
KR100336907B1 (ko) | 메모리 시험장치 | |
EP0652444A1 (en) | Method and apparatus for forming a potential distribution image of a semiconductor integrated circuit | |
JP2503895B2 (ja) | 半導体集積回路の故障解析装置 | |
JP2901172B2 (ja) | 荷電粒子線試験装置及び半導体集積回路試験装置 | |
Kuji et al. | Marginal fault diagnosis based on e-beam static fault imaging with CAD interface | |
JP2917869B2 (ja) | 電子ビームの走査範囲を制限するebテスタ | |
JP3633545B2 (ja) | 電子ビームテストシステム及び電子ビームテスト方法 | |
JPS60127648A (ja) | ストロボ走査形電子顕微鏡 | |
JP2726379B2 (ja) | Icの不良部分特定方法 |