JPH07226426A - 電子ビ−ムテスタ及び電子ビ−ムテスタを使用したテスト方法 - Google Patents

電子ビ−ムテスタ及び電子ビ−ムテスタを使用したテスト方法

Info

Publication number
JPH07226426A
JPH07226426A JP6016730A JP1673094A JPH07226426A JP H07226426 A JPH07226426 A JP H07226426A JP 6016730 A JP6016730 A JP 6016730A JP 1673094 A JP1673094 A JP 1673094A JP H07226426 A JPH07226426 A JP H07226426A
Authority
JP
Japan
Prior art keywords
potential
electron beam
wiring
layout
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6016730A
Other languages
English (en)
Inventor
Masato Shito
真人 紫藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6016730A priority Critical patent/JPH07226426A/ja
Priority to US08/385,874 priority patent/US5682104A/en
Priority to EP95101779A priority patent/EP0667535A3/en
Priority to KR1019950002401A priority patent/KR0164920B1/ko
Publication of JPH07226426A publication Critical patent/JPH07226426A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/24—Arrangements for measuring quantities of charge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

(57)【要約】 【目的】この発明は、高速のデバイス動作と同期した電
位コントラスト像を短時間で取得すると共に、精度良く
そのコントラスト像間のマッチングを取る。 【構成】デバイス入力装置によりデバイスに信号を入力
し、電子ビ−ムテスタにトリガ−信号を入力し、設計デ
−タからレイアウトの配線パタ−ンをディスプレイに表
示し、デバイス動作中の配線における所定の測定点に照
射手段によりビ−ムを照射し、この照射された測定点か
ら放出される二次電子量を検出器により検出し、この検
出された二次電子量に対応した前記測定点の電位を図示
せぬ演算手段により演算し、この演算手段で得られた電
位情報を、前記レイアウトの配線パタ−ンに重畳させて
表示する。従って、高速のデバイス動作と同期した電位
コントラスト像を短時間で取得できると共に、精度良く
そのコントラスト像間のマッチングを取ることができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、電子ビ−ムテスタに
関するもので、特にデバイス動作と同期をとったデバイ
ス内部の電位コントラスト像を取得する際に使用される
ものである。
【０００２】
【従来の技術】従来の電子ビ−ムテスタは、鏡筒からな
る試料室、デバイス入力装置、ディスプレイ及びＥＢ(E
lectron Beam) テスタコントロ−ラ等から構成されてい
る。前記試料室の内部には試料を載置する試料ステ−ジ
及び二次電子を検出する検出器等が設けられている。
【０００３】図１１は、上記従来の電子ビ−ムテスタを
用いてデバイス動作と同期をとった電位コントラスト像
を取得するときのタイミング繰り返し周期における電子
ビ−ム照射ポイントを示す図である。この図を用いて、
上記従来の電子ビ−ムテスタにより、デバイス上におけ
る特定の位置の電位の時間的な変化を観測する方法を以
下に説明する。
【０００４】先ず、前記試料室の試料ステ−ジの上には
試料としてのデバイスが載置される。この後、前記デバ
イス入力装置により、このデバイスには入力信号が入力
され、電子ビ−ムテスタにはデバイス動作と同期をとる
ためのトリガ−信号が入力される。次に、前記デバイス
上における特定の一点に１パルスの電子ビ−ムが図１１
に示す繰り返し周期１回につき一度照射され、この繰り
返し周期毎に前記トリガ−信号に対する位相を変えて電
子ビ−ムが照射される。この際、電子ビ−ムが照射され
た部分から二次電子が飛び出され、この二次電子は検出
器により検出される。この二次電子量を検出することに
より、デバイス上の形状差、物質の差、電位差等を測定
する。この結果、前記特定の一点における電位の時間的
な変化が観測される。
【０００５】上記従来の電子ビ−ムテスタを用いて、デ
バイス動作と同期の取れた電位コントラスト像を取得す
る第１の方法を以下に説明する。デバイス入力装置によ
り、デバイスには入力信号が入力され、電子ビ−ムテス
タにはデバイスの動作と同期をとるためのトリガ−信号
が入力される。次に、前記デバイスに図１１に示す１パ
ルスの電子ビ−ムを照射して１画素分の二次電子量を検
出する作業が、全画素数分行われる。これにより、同期
の取れた電位コントラスト像が例えばＳＥＭ（走査型電
子顕微鏡）の画像として取得される。
【０００６】ところで、上記第１の方法により１回の電
位コントラスト像を取得するのに要する時間ｔは、下記
式（１）に示す通りである。つまり、時間ｔは、電位の
デ−タを取得する画素数ｎ、即ちコントラスト像１枚分
の画素数ｎ、１画素当たりのデ−タ取得回数ｓ、デバイ
ス動作の繰り返し周期Ｔの積である。
【０００７】ｔ＝ｎ×ｓ×Ｔ…（１） 具体的には例えば、ｎ＝５１２×５１２＝２６２１４４
（ポイント）、ｓ＝１０（回）、Ｔ＝１（ｍｓ）とする
と、ｔ＝２６２１．４４（ｓ）となり、１辺５１２ポイ
ントの１枚のコントラスト像を取得するのに約４３．７
分もの時間がかかることになる。
【０００８】さらに、上記電位コントラスト像をデバイ
スの故障解析に利用するためには、正常動作時と不良動
作時それぞれの画像を比較する必要がある。このため、
複数の電位コントラスト像を取得しなければならず、こ
の取得時間が上述したように非常に長くかかることが実
用上の問題となっている。
【０００９】また、正常動作時及び不良動作時それぞれ
の画像を比較するには、画像処理で取得した電位コント
ラスト像相互間の差をとることが行われる。この際、複
数の電位コントラスト像間では、位置、倍率及び歪み具
合などが異なるため、精度良くコントラスト像間のマッ
チングを取ることは非常に難しい。即ち、各々のコント
ラスト像においては倍率によって倍率あわせにポイント
差が生じてしまい位置精度が異なったり、１画像中でも
配線の電位変動による電界の影響などから歪みが生じた
り、場所により歪み具合が違ったりするため、精度良く
マッチングを取ることは非常に難しい。この結果、マッ
チングずれによる場所特定ミスが発生する可能性があっ
た。
【００１０】図１２は、上記従来の電子ビ−ムテスタを
用いて電位コントラスト像を取得するときのタイミング
繰り返し周期において保持するスタティック状態のタイ
ミングを示す図である。この図を用いて、デバイス動作
と同期の取れた電位コントラスト像を取得する第２の方
法を以下に説明する。
【００１１】デバイスは、図１２に示すような１回の繰
り返し周期中における特定のスタティック状態１に保持
される。次に、この状態において、前記デバイスにおけ
る特定の全領域、即ちコントラスト像を取得したい全領
域に、特定のトリガ−信号に対する位相を一定にしたパ
ルス電子ビ−ムが二次元走査により照射され、この照射
された部分から生じる二次電子量が検出される。これに
より、電位コントラスト像一枚分のデ−タが取得され、
電位の空間的な分布が観測される。
【００１２】ところで、上記第２の方法により取得され
る電位コントラスト像は、デバイスの特定のスタティッ
ク状態を表しているに過ぎないと共に電子ビ−ムが照射
されるポイント間の位相も異なるため、上記第１の方法
により取得されるそれとは一般に異なる。したがって、
この電位コントラスト像をデバイスの動作時における過
渡状態の解析に使用することはできない。また、特定の
スタティック状態に保持できないデバイスにおいては、
上記第２の方法を適用することができない。
【００１３】
【発明が解決しようとする課題】上記従来の電子ビ−ム
テスタでは、電子ビ−ムを照射して二次電子量を検出す
る作業を全画素数分行う必要があるため、デバイス動作
と同期の取られた電位コントラスト像を短時間で取得す
ることができない。特に、複数の電位コントラスト像を
取得する場合には長い時間がかかり、その像を用いて故
障解析を行うことにも長時間かかり、実用上の問題とな
る。
【００１４】また、正常動作時及び不良動作時それぞれ
の画像を比較する際、複数の電位コントラスト像間で
は、位置、倍率及び歪み具合などが異なるため、精度良
くコントラスト像間のマッチングを取ることが困難であ
る。
【００１５】この発明は上記のような事情を考慮してな
されたものであり、その目的は、高速のデバイス動作と
同期した電位コントラスト像を短時間で取得することが
可能であると共に、精度良くそのコントラスト像間のマ
ッチングを取ることが可能な電子ビ−ムテスタ及び電子
ビ−ムテスタを使用したテスト方法を提供することにあ
る。
【００１６】
【課題を解決するための手段】この発明は、上記課題を
解決するため、デバイスに所定の信号を入力する信号入
力手段と、設計デ−タからレイアウトの配線パタ−ンを
ディスプレイに表示する第１の表示手段と、前記デバイ
ス動作中の配線における任意の測定点に電子ビ−ムを照
射する照射手段と、前記電子ビ−ムが照射された測定点
から放出される二次電子量を検出する検出手段と、前記
検出された二次電子量に対応した前記測定点の電位を演
算する演算手段と、前記演算手段で得られた電位情報
を、前記レイアウトの配線パタ−ンに重畳させて表示す
る第２の表示手段と、を具備することを特徴としてい
る。
【００１７】また、デバイスに所定の信号を入力する信
号入力手段と、前記デバイス動作中の配線における任意
の測定点に電子ビ−ムを照射する照射手段と、前記電子
ビ−ムが照射された測定点から放出される二次電子量を
検出する検出手段と、前記検出された二次電子量に対応
した前記測定点の電位を演算する演算手段と、前記演算
手段で得られた情報を予め準備された前記デバイスのレ
イアウト配線パタ−ンのデ−タに対応させて連続した配
線領域を電位分布とみなすデ−タ処理手段と、を具備す
ることを特徴としている。
【００１８】また、デバイス動作中の配線における任意
の測定点に電子ビ−ムを照射する照射手段と、前記測定
点から放出された二次電子量を所定の動作タイミング時
に検出する検出手段と、前記検出された二次電子量に対
応した前記測定点の電位を演算する演算手段と、前記演
算手段で得られた電位を、前記デバイスのレイアウトの
配線パタ−ンのうちの特定配線の部分に重畳させる手段
と、を具備することを特徴としている。
【００１９】また、デバイスに所定の信号を入力し、設
計デ−タからレイアウトの配線パタ−ンをディスプレイ
に表示し、前記デバイス動作中の配線における任意の測
定点に電子ビ−ムを照射し、前記照射された測定点から
放出される二次電子量を検出し、前記検出された二次電
子量に対応した前記測定点の電位を演算し、前記演算で
得られた電位情報を、前記レイアウトの配線パタ−ンに
重畳させて表示することを特徴としている。
【００２０】また、デバイスに所定の信号を入力し、前
記デバイス動作中の配線における任意の測定点に電子ビ
−ムを照射し、前記電子ビ−ムが照射された測定点から
放出される二次電子量を検出し、前記検出された二次電
子量に対応した前記測定点の電位を演算し、前記演算手
段で得られた情報を予め準備された前記デバイスのレイ
アウト配線パタ−ンのデ−タに対応させて連続した配線
領域の電位分布とみなすデ−タ処理を行うことを特徴と
している。
【００２１】また、デバイス動作中の配線における任意
の測定点に電子ビ−ムを照射し、前記測定点から放出さ
れた二次電子量を所定の動作タイミング時に検出し、前
記検出された二次電子量に対応した前記測定点の電位を
演算し、前記演算で得られた電位を、前記デバイスのレ
イアウトの配線パタ−ンのうちの特定配線の部分に重畳
させることを特徴としている。また、前記測定点は、複
数点であることを特徴としている。
【００２２】
【作用】この発明は、信号入力手段によりデバイスに所
定の信号を入力し、第１の表示手段により設計デ−タか
らレイアウトの配線パタ−ンをディスプレイに表示し、
照射手段により前記デバイス動作中の配線における任意
の測定点に電子ビ−ムを照射し、前記照射された測定点
から放出される二次電子量を検出手段により検出し、前
記検出された二次電子量に対応した前記測定点の電位を
演算手段により演算している。ここで、前記測定点の電
位は、その測定点が位置する配線パタ−ンの電位と考え
ることができる。即ち、理論上この配線上ではどの点に
おいても全て同電位であると考えることができる。した
がって、前記測定点のみの電位を測定し、この電位情報
を前記レイアウトの配線パタ−ンに重畳させることによ
り、この配線パタ−ンの全領域の電位を表示することが
できる。この結果、高速のデバイス動作と同期した電位
コントラスト像を短時間で取得することができる。
【００２３】また、電位情報を前記レイアウトの配線パ
タ−ンに重畳させることによって電位コントラスト像を
取得しているため、それぞれの電位コントラスト像を比
較、処理する場合において、倍率による位置精度の相
違、場所による歪み具合の相違又は複数画像間のずれ等
が発生することがない。したがって、精度良くそのコン
トラスト像間のマッチングを取ることができる。
【００２４】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１は、この発明の第１乃至第８の実施例
による電子ビ−ムテスタを示す構成図である。電子ビ−
ムテスタ11は、鏡筒からなる試料室12、デバイス入力装
置13、ディスプレイ14、ＥＢテスタコントロ−ラ15およ
びレイアウト表示コントロ−ラ16等から構成されてい
る。前記レイアウト表示コントロ−ラ16は、図示せぬ第
１及び第２の表示手段等を有している。
【００２５】すなわち、前記試料室12の内部には試料を
載置する試料ステ−ジ12a 、二次電子を検出する検出器
12b 及び図示せぬ電子ビ−ムを照射する照射手段等が設
けられている。前記試料ステ−ジ12a はデバイス入力装
置13と接続されており、このデバイス入力装置13は前記
ＥＢテスタコントロ−ラ15と接続されている。このＥＢ
テスタコントロ−ラ15は前記検出器12b と接続されてお
り、ＥＢテスタコントロ−ラ15はレイアウト表示コント
ロ−ラ16と接続されている。レイアウト表示コントロ−
ラ16はディスプレイ14と接続されており、ＥＢテスタコ
ントロ−ラ15はディスプレイ14と接続されている。
【００２６】図２は、この発明の第１の実施例による電
子ビ−ムテスタのテスト方法の手順を示す流れ図であ
る。図３（ａ）及び図３（ｂ）は、図１に示す電子ビ−
ムテスタを用いたデバイスの第１のテスト方法を説明す
るものであり、このテストの際にディスプレイに表示さ
れる画像を示すものである。
【００２７】先ず、図１に示す試料室12の試料ステ−ジ
12a の上には試料である図示せぬ半導体デバイスが載置
される。この後、図２に示すレイアウトの配線パタ−ン
の表示11a が前記第１の表示手段により行われる。すな
わち、図３（ａ）に示すように、前記ディスプレイ14の
レイアウト表示画面14a には、ＣＡＤ(Computer Aided
Design) 等によって作成されたレイアウトデ−タを用い
てレイアウト表示コントロ−ラ16により、測定するノ−
ドを含んでいる領域、例えばレイアウトの第１乃至第３
の配線パタ−ン1-a 〜3-a が表示される。
【００２８】次に、図３（ｂ）に示すように、ディスプ
レイ14の実デバイス表示画面14b には、前記半導体デバ
イスにおいて前記レイアウトの配線パタ−ン1-a 〜3-a
に対応した領域であるデバイスの第１乃至第３の配線パ
タ−ン1-b 〜3-b がＳＥＭ等を用いた観測により表示さ
れる。
【００２９】この後、前記デバイスの配線パタ−ン1-b
〜3-b において、電位の測定点、即ち二次電子量検出点
1-c 〜3-c が指定される。つまり、第１の配線パタ−ン
1-bにおいては第１の二次電子量検出点1-c が決めら
れ、第２の配線パタ−ン2-b においては第２の二次電子
量検出点2-c が決められ、第３の配線パタ−ン3-b にお
いては第３の二次電子量検出点3-c が決められる。
【００３０】次に、図２に示す検出点における電位が表
示される領域の決定11b が前記レイアウト表示コントロ
−ラ16により行われる。すなわち、図３（ｂ）に示す第
１乃至第３の検出点1-c 〜3-c で測定される電位を表示
する領域が、レイアウト表示画面14a において決められ
る。つまり、第１の検出点1-c で測定される電位は、レ
イアウト表示画面14a 中の第１の配線パタ−ン1-a の全
領域に他の領域と識別することができる手段、例えばハ
ッチング、色又は明るさにより表示されるものと決めら
れる。これは、第１の配線パタ−ン1-b 上では、コンタ
クト部２１により接続されているため、理論上どの点に
おいても全て同電位であると考えられるからであり、そ
れにより第１の配線パタ−ン1-b を同電位とみなした場
合である。これと同様に、第２及び第３の検出点2-c,3-
c で測定される電位は、レイアウト表示画面14a 中の第
２及び第３の配線パタ−ン2-a,3-a それぞれの全領域に
所定のハッチングにより表示されるものと決められる。
尚、予め実デバイスイメ−ジとレイアウトとの位置アラ
イメントを行い、実イメ−ジ又はレイアウト上のいずれ
かで測定位置を指定し、自動的にその位置に対応する表
示領域又は実デバイス上の測定点を決めるようにしても
よい。
【００３１】この後、図２に示すデバイスへの所定の信
号の入力11c が行われる。即ち、前記半導体デバイスに
は図１に示すＥＢテスタコントロ−ラ15によって制御さ
れたデバイス入力装置13により入力信号が入力され、電
子ビ−ムテスタ11にはデバイスの動作と同期をとるため
のトリガ−信号が入力される。この状態で、図２に示す
測定点への電子ビ−ムの照射11d が行われる。即ち、前
記デバイスにおける第１の検出点1-c にはＥＢテスタコ
ントロ−ラ15によって前記トリガ−信号の繰り返し周期
１回につき特定のタイミングに制御された１パルスの電
子ビ−ムが前記照射手段により一度照射される。この
際、この照射された検出点1-c からその点の特定位相に
おける二次電子が放出され、この二次電子は前記検出器
12b により検出される。即ち、図２に示す二次電子量の
検出11e が行われる。次に、検出された二次電子量に対
応した測定点の電位の演算11f が図示せぬ演算手段によ
り行われる。これにより、前記第１の検出点1-c におけ
る第１の電位が測定される。
【００３２】次に、図２に示す電位情報をレイアウトの
配線パタ−ンに重畳させることによる表示11g が、前記
レイアウト表示コントロ−ラ16により行われる。つま
り、前記第１の電位は、上述したように予め決められた
領域、即ち図３（ａ）に示すレイアウト表示画面14a 中
の第１の配線パタ−ン1-a の全領域に第１のハッチング
により表示される。この後、上記と同様に、第２及び第
３の検出点それぞれには電子ビ−ムが照射され、この二
次電子が前記検出器12b により検出される。これによ
り、測定された第２、第３の電位はレイアウト表示画面
14a 中の第２、第３の配線パタ−ン2-a,3-a それぞれの
全領域に第２、第３のハッチングにより表示される。こ
の結果、レイアウト表示画面14a には第１乃至第３の配
線パタ−ン1-a 〜3-a の特定位相における電位状態が表
示され、電位コントラスト像17が得られる。尚、上記測
定を先に全て行った後にその全情報をレイアウト表示画
面に表示するというような形式でも良い。
【００３３】この後、レイアウトデ−タを用いて、正常
動作時におけるデバイスの特定位相の電位状態がシミュ
レ−ションにより計算されることにより電位コントラス
ト像が作成される。又は、正常デバイスの特定位相の電
位状態を上述したように測定することにより電位コント
ラスト像が作成される。このような故障等のない場合の
電位コントラスト像と前記電位コントラスト像17とを比
較することにより、デバイスの故障解析が行われ、故障
箇所が特定される。
【００３４】尚、上記第１の実施例では、同一の電位で
あると考えられる配線において一つの二次電子量検出点
を指定し、この検出点における二次電子量を測定し、こ
の二次電子量から電位を測定しているが、同一の電位で
あると考えられる配線において複数の二次電子量検出点
を指定し、それぞれの検出点における二次電子量を測定
し、これらの二次電子量の平均から電位を測定すること
も可能である。このように複数の検出点の二次電子量の
平均をとれば、測定される電位の値の信頼性が向上す
る。
【００３５】また、デバイスの配線パタ−ン1-b 〜3-b
において電位を測定する点を指定し、測定結果をレイア
ウト表示画面14a における対応する領域に表示している
が、レイアウトの配線パタ−ン1-a 〜3-a において電位
を測定する点を指定し、この点と対応するデバイス上で
の測定結果をレイアウト表示画面14a における対応する
領域に表示することも可能である。
【００３６】上記第１の実施例によれば、図３（ｂ）に
示す第１の配線パタ−ン1-b 上ではどの点においても全
て同電位であると考えられることから、第１の検出点1-
c のみの電位を測定することにより、この電位を第１の
配線パタ−ン1-b の全領域の電位として図３（ａ）に表
示している。つまり、レイアウトデ−タの配線パタ−ン
を用いることにより、第１の検出点1-c のみの電位の測
定から、第１の配線パタ−ン1-b の全領域の電位を表示
することができる。更には、従来は測定不必要でありな
がら測定せざるを得なかった配線部以外の領域を全く測
定しないで済ませることができる。このため、従来技術
に比べて電位を測定する点を大幅に減らすことができ
る。この結果、デバイス動作と同期が取られると共に過
渡状態の解析にも利用可能な電位コントラスト像を取得
する時間を、従来技術より大幅に短縮することができ
る。具体的には、例えばコントラスト像１枚分の画素数
である２６２１２４ポイント（５１２×５１２）のう
ち、電位を測定するのは３ポイントのみで電位コントラ
スト像を取得することができる。このため、電位コント
ラスト像の取得時間を、従来技術に対して２６２１２４
分の３とすることができる。したがって、その電位コン
トラスト像を利用したデバイスの故障解析の効率も大幅
に向上させることができる。
【００３７】また、測定された電位の情報をレイアウト
の配線パタ−ン1-a 〜3-a 上に重畳させることによって
電位コントラスト像を取得している。このため、正常動
作時及び不良動作時それぞれの電位コントラスト像を比
較、処理する場合において、従来技術のような倍率によ
る位置精度の相違、場所による歪み具合の相違又は複数
画像間のずれ等が発生しない。この結果、複数画像間の
マッチングを容易に精度良く取ることができる。したが
って、デバイスにおける故障箇所を正確に特定すること
ができる。
【００３８】図４（ａ）及び図４（ｂ）は、この発明の
第２の実施例による電子ビ−ムテスタを用いたデバイス
の第２のテスト方法を説明するものであり、このテスト
の際にディスプレイに表示される画像を示すものであ
る。この図４（ａ）、（ｂ）において、図３（ａ）、
（ｂ）と同一部分には同一符号を付し、異なる部分につ
いてのみ説明する。
【００３９】デバイスの第１乃至第３の配線パタ−ン1-
b 〜3-b において、電位を測定する点、即ち二次電子量
検出点1-d,1-e が決められる。具体的には、第１の配線
パタ−ン1-b においては、第１及び第２の二次電子量検
出点1-d,1-e が指定される。ここで、検出点1-d,1-e を
二点とることと決めたのは、第１の配線パタ−ン1-bが
下層配線22と上層配線23とがコンタクト部２１により接
続されているものだからである。第２の配線パタ−ン2-
b においては第３の二次電子量検出点2-d が指定され、
第３の配線パタ−ン3-b においては第４の二次電子量検
出点3-d が指定される。
【００４０】次に、前記第１乃至第４の検出点1-d 〜3-
d,1-e で測定される電位を表示する領域が、レイアウト
表示画面14a において決められる。つまり、第１の検出
点1-d で測定される電位は、レイアウト表示画面14a 中
において第１、第２の検出点1-d,1-e 相互間の配線長の
中点を境界として第１の検出点1-d 側の第１の配線パタ
−ン1-a の領域にハッチングにより表示されるものと決
められる。第２の検出点1-e で測定される電位は、前記
配線長の中点を境界として第２の検出点1-e 側の第１の
配線パタ−ン1-a の領域にハッチングにより表示される
ものと決められる。第３及び第４の検出点2-d,3-d で測
定される電位は、レイアウト表示画面14a 中の第２及び
第３の配線パタ−ン2-a,3-a それぞれの全領域に所定の
ハッチングにより表示されるものと決められる。
【００４１】上記第２の実施例においても第１の実施例
と同様の効果を得ることができる。また、第１の配線パ
タ−ン1-b において二次電子量検出点を二点とっている
ため、例えば下層配線22と上層配線23とを接続している
コンタクト部21等において配線切れを起こしている場合
も容易に配線切れを見つ出し、その発生箇所を特定する
ことができる。
【００４２】図５（ａ）及び図５（ｂ）は、この発明の
第３の実施例による電子ビ−ムテスタを用いたデバイス
の第３のテスト方法を説明するものであり、このテスト
の際にディスプレイに表示される画像を示すものであ
る。この図５（ａ）、（ｂ）において、図４（ａ）、
（ｂ）と同一部分には同一符号を付し、異なる部分につ
いてのみ説明する。
【００４３】第１の検出点1-d で測定される電位は、レ
イアウト表示画面14a 中のコンタクト部11を境界として
第１の検出点1-d 側の第１の配線パタ−ン1-a の領域に
ハッチングにより表示されるものと決められる。第２の
検出点1-e で測定される電位は、前記コンタクト部11を
境界として第２の検出点1-e 側の第１の配線パタ−ン1-
a の領域にハッチングにより表示されるものと決められ
る。
【００４４】上記第３の実施例においても第２の実施例
と同様の効果を得ることができる。図６（ａ）及び図６
（ｂ）は、この発明の第４の実施例による電子ビ−ムテ
スタを用いたデバイスの第４のテスト方法を説明するも
のであり、このテストの際にディスプレイに表示される
画像を示すものである。この図６（ａ）、（ｂ）におい
て、図３（ａ）、（ｂ）と同一部分には同一符号を付
し、異なる部分についてのみ説明する。
【００４５】図６（ｂ）に示すように、実デバイス表示
画面14b において、デバイスの第１乃至第３の配線パタ
−ン1-b 〜3-b それぞれには複数の二次電子量検出点25
が所定の間隔、例えば等間隔に指定される。又は、ノ−
ド名で二次電子量検出点25が指定される。
【００４６】次に、前記検出点25で測定される電位は、
レイアウト表示画面14a 中において対応する検出点25の
相互間の配線長の中点を境界26として、その検出点25の
存在する配線パタ−ン1-a 〜3-a における領域にハッチ
ングにより表示されるものと決められる。
【００４７】上記第４の実施例においても第１の実施例
と同様の効果を得ることができる。また、第１乃至第３
の配線パタ−ン1-b 〜3-b それぞれに複数の検出点25を
指定しているため、これら検出点25間の配線切れを見つ
け出すことができる。
【００４８】図７（ａ）及び図７（ｂ）は、この発明の
第５の実施例による電子ビ−ムテスタを用いたデバイス
の第５のテスト方法を説明するものであり、このテスト
の際にディスプレイに表示される画像を示すものであ
る。この図７（ａ）、（ｂ）において、図３（ａ）、
（ｂ）と同一部分には同一符号を付し、異なる部分につ
いてのみ説明する。
【００４９】二次電子量検出点1-c 〜3-c に電子ビ−ム
が照射される際、フォ−カス又はビ−ム電流のコントロ
−ル、即ちフォ−カスをずらすこと又はビ−ム電流を大
きくすることにより電子ビ−ムの径が大きくされる。
【００５０】上記第５の実施例においても第１の実施例
と同様の効果を得ることができる。また、電子ビ−ムの
径を大きくしているため、配線上の特定点の局部形状な
どによる特異デ−タの影響を減らすことができる。この
場合、ビ−ム径を大きくするためにビ−ム電流を大きく
すると、第１の実施例の場合に比べてト−タルのビ−ム
電流量が多くなるので、Ｓ（信号）／Ｎ（ノイズ）比を
向上させることができる。これにより、複数の検出点か
ら電位を測定し、これらの電位を平均化することにより
電位情報の信頼性を向上させる場合と同様の信頼性の向
上を図ることができる。即ち、電位の平均値をとる必要
がなく、平均化回数を減らすことができる。この結果、
電位の観測時間を短縮することができる。
【００５１】また、ビ−ム径を大きくするためにフォ−
カスをずらすと、電子ビ−ムの径が大きくなり、単位面
積あたりのビ−ム電流量が小さくなる。これにより、保
護膜がチャ−ジアップしきるまでの時間が長くなる。こ
の結果、局部形状などによる特異デ−タの影響を減らす
ことができる。
【００５２】図８（ａ）及び図８（ｂ）は、この発明の
第６の実施例による電子ビ−ムテスタを用いたデバイス
の第６のテスト方法を説明するものであり、このテスト
の際にディスプレイに表示される画像を示すものであ
る。図８（ｃ）は、図８（ｂ）に示す点Ａ1 と点Ａ2 と
を結ぶライン上において測定した電位のプロファイルを
示すものである。この図８（ａ）、（ｂ）において、図
３（ａ）、（ｂ）と同一部分には同一符号を付し、異な
る部分についてのみ説明する。
【００５３】図８（ｂ）に示すように、実デバイス表示
画面14b において、点Ａ1 と点Ａ2とを結ぶライン上の
二次電子量検出点25が指定される。つまり、前記ライン
上に複数の検出点25が指定される。
【００５４】次に、前記複数の検出点25のうち、第１乃
至第３の配線パタ−ン1-b 〜3-b それぞれの上に位置す
る検出点25で測定される電位は、各配線パタ−ン1-b 〜
3-b毎に平均化され、その平均値が図８（ｃ）に示すよ
うにレイアウトの各配線パタ−ン1-a 〜3-a の領域に表
示されるものと決められる。すなわち、前記複数の検出
点25のうち第１の配線パタ−ン1-b 上に位置する検出点
25で測定される電位は、これらの電位が平均化された値
がレイアウトの第１の配線パタ−ン1-a にハッチング等
により表示されるものと決められる。第２及び第３の配
線パタ−ン2-b,3-b 上に位置する検出点25で測定される
電位においても同様に表示されるものする。
【００５５】上記第６の実施例においても第１の実施例
と同様の効果を得ることができる。また、点Ａ1 と点Ａ
2 とを結ぶライン上に電子ビ−ムを照射しているため、
保護膜がチャ−ジアップしきるまでの時間が長くなる。
したがって、局部形状などによる特異デ−タの影響を減
らすことができる。
【００５６】図９（ａ）乃至図９（ｄ）は、この発明の
第７の実施例による電子ビ−ムテスタを用いたデバイス
の第７のテスト方法を説明するものであり、図３
（ａ）、（ｂ）と同一部分には同一符号を付し、異なる
部分についてのみ説明する。
【００５７】半導体デバイス上における第１乃至第３の
二次電子量検出点1-c 〜3-c それぞれには、図９（ｄ）
に示す繰り返し周期の所定の時間帯29において１パルス
の電子ビ−ムが前記繰り返し周期１回につき一度照射さ
れる。この際、この照射された検出点1-c 〜3-c から二
次電子が放出され、この二次電子は図１に示す検出器12
b により検出される。次に、この繰り返し周期毎に前記
時間帯29においてタイミングを変えてパルス電子ビ−ム
が繰り返し照射される。この結果、前記検出点1-c 〜3-
c それぞれにおける電位の時間的な変化が観測される。
この観測結果から、前記検出点1-c 〜3-c それぞれにお
ける図９（ｄ）に示す所定の時間帯29の波形デ−タが得
られる。
【００５８】この後、図９（ａ）に示すレイアウト表示
画面14a には、前記波形デ−タを用いて図１に示すレイ
アウト表示コントロ−ラ16により、前記繰り返し周期の
第１のタイミング27における電位コントラスト像27a が
表示される。これと同様に、図９（ｃ）に示すレイアウ
ト表示画面14a には、前記波形デ−タを用いて前記繰り
返し周期の第２のタイミング28における電位コントラス
ト像28a が表示される。
【００５９】上記第７の実施例においても第１の実施例
と同様の効果を得ることができる。また、第１乃至第３
の検出点1-c 〜3-c それぞれにおける波形デ−タを取得
することにより、レイアウト表示画面14a において論理
状態の時刻変化を容易に見ることができる。
【００６０】尚、上記第７の実施例では、１パルスの電
子ビ−ムを繰り返し周期１回につき一度照射することを
複数回行うことにより波形デ−タを取得しているが、電
子ビ−ムを連続的に照射することにより波形デ−タを取
得することも可能である。この場合、繰り返し周期１回
分のビ−ム照射により波形デ−タを取得することができ
るため、この取得時間をさらに短縮することができる。
【００６１】図１０は、この発明の第８の実施例による
電子ビ−ムテスタを用いて電位コントラスト像を取得す
るときの繰り返し周期において保持するスタティック状
態のタイミングを示す図である。この図を用いて、デバ
イス動作と同期の取れた電位コントラスト像を取得する
方法を以下に説明する。
【００６２】デバイスは、図１０に示すような１回の繰
り返し周期中における特定のスタティック状態30に保持
される。次に、この状態30において、前記デバイスにお
ける電位を測定する代表測定点である二次電子量検出点
に、繰り返し周期中における所定の時間帯31に電子ビ−
ムが照射される。この後、前記時間帯31において、この
照射された部分から発生する二次電子量が検出される。
これにより、前記状態30における電位コントラスト像の
デ−タが取得される。
【００６３】上記第８の実施例においても第１の実施例
と同様に電位コントラスト像の取得時間を従来技術に比
べて短縮することができる。尚、上記第８の実施例で
は、代表測定点に電子ビ−ムを繰り返し周期中における
所定の時間帯31にのみ照射しているが、電子ビ−ムを連
続的に照射し、前記所定の時間帯31にのみ二次電子を検
出することも可能である。この場合、定常状態の観測を
早くすることができ、スタティック状態30に保持する時
間も短くすることができる。
【００６４】また、上記各実施例の構成要素を任意に選
択的に組合せ、これにより前記各実施例とは同等若しく
は異なる機能を有する装置又は方法を構成し、これを新
たな実施例としてもよい。
【００６５】
【発明の効果】以上説明したようにこの発明によれば、
電位情報をレイアウトの配線パタ−ンに重畳させて表示
している。したがって、高速のデバイス動作と同期した
電位コントラスト像を短時間で取得することができると
共に、精度良くそのコントラスト像間のマッチングを取
ることができる。
【図面の簡単な説明】
【図１】この発明の第１乃至第８の実施例による電子ビ
−ムテスタを示す構成図。
【図２】この発明の第１の実施例による電子ビ−ムテス
タのテスト方法の手順を示す流れ図。
【図３】この発明の第１の実施例による電子ビ−ムテス
タを用いたデバイスの第１のテスト方法を説明する図。
【図４】この発明の第２の実施例による電子ビ−ムテス
タを用いたデバイスの第２のテスト方法を説明する図。
【図５】この発明の第３の実施例による電子ビ−ムテス
タを用いたデバイスの第３のテスト方法を説明する図。
【図６】この発明の第４の実施例による電子ビ−ムテス
タを用いたデバイスの第４のテスト方法を説明する図。
【図７】この発明の第５の実施例による電子ビ−ムテス
タを用いたデバイスの第５のテスト方法を説明する図。
【図８】この発明の第６の実施例による電子ビ−ムテス
タを用いたデバイスの第６のテスト方法を説明する図。
【図９】図９（ａ）は、この発明の第７の実施例による
電子ビ−ムテスタを用いたデバイスの第７のテスト方法
を説明するものであり、このテストの際にディスプレイ
におけるレイアウト表示画面に表示される第１のタイミ
ングの電位コントラスト像を示す図であり、図９（ｂ）
は、前記テストの際にディスプレイにおける実デバイス
表示画面に表示される像を示す図であり、図９（ｃ）
は、前記テストの際にレイアウト表示画面に表示される
第２のタイミングの電位コントラスト像を示す図であ
り、図９（ｄ）は、繰り返し周期の所定の時間帯29にお
ける波形デ−タを示す図。
【図１０】この発明の第８の実施例による電子ビ−ムテ
スタを用いて電位コントラスト像を取得するときの繰り
返し周期において保持するスタティック状態のタイミン
グを示す図。
【図１１】従来の電子ビ−ムテスタを用いてデバイス動
作と同期をとった電位コントラスト像を取得するときの
繰り返し周期における電子ビ−ム照射ポイントを示す
図。
【図１２】従来の電子ビ−ムテスタを用いて電位コント
ラスト像を取得するときの繰り返し周期において保持す
るスタティック状態のタイミングを示す図。
【符号の説明】
11…電子ビ−ムテスタ、11a …レイアウトの配線パタ−
ンの表示、11b …検出点における電位が表示される領域
の決定、11c …デバイスへの所定の信号の入力、11d …
測定点への電子ビ−ムの照射、11e …二次電子量の検
出、11f …検出された二次電子量に対応した測定点の電
位の演算、11g …電位情報をレイアウトの配線パタ−ン
に重畳させることによる表示、12…試料室、12a …試料
ステ−ジ、12b …検出器、13…デバイス入力装置、14…
ディスプレイ、14a …レイアウト表示画面、14b …実デ
バイス表示画面、15…ＥＢテスタコントロ−ラ、16…レ
イアウト表示コントロ−ラ、17…電位コントラスト像、
21…コンタクト部、22…下層配線、23…上層配線、25…
二次電子量検出点、26…境界、27…繰り返し周期の第１
のタイミング、27a …第１のタイミングにおける電位コ
ントラスト像、28…繰り返し周期の第２のタイミング、
28a …第２のタイミングにおける電位コントラスト像、
29…繰り返し周期の所定の時間帯、30…特定のスタティ
ック状態、31…繰り返し周期中における所定の時間帯、
1-a …レイアウトの第１の配線パタ−ン、2-a …レイア
ウトの第２の配線パタ−ン、3-a …レイアウトの第３の
配線パタ−ン、1-b …デバイスの第１の配線パタ−ン、
2-b …デバイスの第２の配線パタ−ン、3-b …デバイス
の第３の配線パタ−ン、1-c …第１の二次電子量検出
点、2-c …第２の二次電子量検出点、3-c …第３の二次
電子量検出点、1-d …第１の二次電子量検出点、1-e …
第２の二次電子量検出点、2-d …第３の二次電子量検出
点、3-d …第４の二次電子量検出点、Ａ1 、Ａ2 …点。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｊ 37/22 Ｈ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 デバイスに所定の信号を入力する信号入
    力手段と、 設計デ−タからレイアウトの配線パタ−ンをディスプレ
    イに表示する第１の表示手段と、 前記デバイス動作中の配線における任意の測定点に電子
    ビ−ムを照射する照射手段と、 前記電子ビ−ムが照射された測定点から放出される二次
    電子量を検出する検出手段と、 前記検出された二次電子量に対応した前記測定点の電位
    を演算する演算手段と、 前記演算手段で得られた電位情報を、前記レイアウトの
    配線パタ−ンに重畳させて表示する第２の表示手段と、 を具備することを特徴とする電子ビ−ムテスタ。
  2. 【請求項２】 デバイスに所定の信号を入力する信号入
    力手段と、 前記デバイス動作中の配線における任意の測定点に電子
    ビ−ムを照射する照射手段と、 前記電子ビ−ムが照射された測定点から放出される二次
    電子量を検出する検出手段と、 前記検出された二次電子量に対応した前記測定点の電位
    を演算する演算手段と、 前記演算手段で得られた情報を予め準備された前記デバ
    イスのレイアウト配線パタ−ンのデ−タに対応させて連
    続した配線領域を電位分布とみなすデ−タ処理手段と、 を具備することを特徴とする電子ビ−ムテスタ。
  3. 【請求項３】 デバイス動作中の配線における任意の測
    定点に電子ビ−ムを照射する照射手段と、 前記測定点から放出された二次電子量を所定の動作タイ
    ミング時に検出する検出手段と、 前記検出された二次電子量に対応した前記測定点の電位
    を演算する演算手段と、 前記演算手段で得られた電位を、前記デバイスのレイア
    ウトの配線パタ−ンのうちの特定配線の部分に重畳させ
    る手段と、 を具備することを特徴とする電子ビ−ムテスタ。
  4. 【請求項４】 デバイスに所定の信号を入力し、設計デ
    −タからレイアウトの配線パタ−ンをディスプレイに表
    示し、前記デバイス動作中の配線における任意の測定点
    に電子ビ−ムを照射し、前記照射された測定点から放出
    される二次電子量を検出し、前記検出された二次電子量
    に対応した前記測定点の電位を演算し、前記演算で得ら
    れた電位情報を、前記レイアウトの配線パタ−ンに重畳
    させて表示することを特徴とする電子ビ−ムテスタを使
    用したテスト方法。
  5. 【請求項５】 デバイスに所定の信号を入力し、前記デ
    バイス動作中の配線における任意の測定点に電子ビ−ム
    を照射し、前記電子ビ−ムが照射された測定点から放出
    される二次電子量を検出し、前記検出された二次電子量
    に対応した前記測定点の電位を演算し、前記演算手段で
    得られた情報を予め準備された前記デバイスのレイアウ
    ト配線パタ−ンのデ−タに対応させて連続した配線領域
    の電位分布とみなすデ−タ処理を行うことを特徴とする
    電子ビ−ムテスタを使用したテスト方法。
  6. 【請求項６】 デバイス動作中の配線における任意の測
    定点に電子ビ−ムを照射し、前記測定点から放出された
    二次電子量を所定の動作タイミング時に検出し、前記検
    出された二次電子量に対応した前記測定点の電位を演算
    し、前記演算で得られた電位を、前記デバイスのレイア
    ウトの配線パタ−ンのうちの特定配線の部分に重畳させ
    ることを特徴とする電子ビ−ムテスタを使用したテスト
    方法。
  7. 【請求項７】 前記測定点は、複数点であることを特徴
    とする請求項１乃至６記載の電子ビ−ムテスタ及び電子
    ビ−ムテスタを使用したテスト方法。
JP6016730A 1994-02-10 1994-02-10 電子ビ−ムテスタ及び電子ビ−ムテスタを使用したテスト方法 Pending JPH07226426A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6016730A JPH07226426A (ja) 1994-02-10 1994-02-10 電子ビ−ムテスタ及び電子ビ−ムテスタを使用したテスト方法
US08/385,874 US5682104A (en) 1994-02-10 1995-02-09 Electron beam tester and testing method using the same
EP95101779A EP0667535A3 (en) 1994-02-10 1995-02-09 Electron beam tester and testing method using the same
KR1019950002401A KR0164920B1 (ko) 1994-02-10 1995-02-10 전자빔 테스터 및 전자빔 테스터를 사용하는 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6016730A JPH07226426A (ja) 1994-02-10 1994-02-10 電子ビ−ムテスタ及び電子ビ−ムテスタを使用したテスト方法

Publications (1)

Publication Number Publication Date
JPH07226426A true JPH07226426A (ja) 1995-08-22

Family

ID=11924386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6016730A Pending JPH07226426A (ja) 1994-02-10 1994-02-10 電子ビ−ムテスタ及び電子ビ−ムテスタを使用したテスト方法

Country Status (4)

Country Link
US (1) US5682104A (ja)
EP (1) EP0667535A3 (ja)
JP (1) JPH07226426A (ja)
KR (1) KR0164920B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08254572A (ja) * 1995-03-16 1996-10-01 Advantest Corp Ｉｃ故障箇所追跡装置及びその追跡方法
JPH1062502A (ja) * 1996-08-21 1998-03-06 Mitsubishi Electric Corp 被測定デバイスの故障解析方法、故障解析装置及び故障解析システム
US6100705A (en) * 1998-12-18 2000-08-08 Xilinx, Inc. Method and structure for viewing static signal levels on integrated circuits using electron beam deflection device
US7114136B2 (en) * 1999-09-27 2006-09-26 International Business Machines Corporation Method for VLSI system debug and timing analysis
US6359451B1 (en) 2000-02-11 2002-03-19 Image Graphics Incorporated System for contactless testing of printed circuit boards
WO2001058558A2 (en) 2000-02-14 2001-08-16 Eco 3 Max Inc. Process for removing volatile organic compounds from an air stream and apparatus therefor
KR100613169B1 (ko) * 2004-10-12 2006-08-17 삼성전자주식회사 무접촉 반도체 소자 테스트 장치 및 테스트 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065212A (en) * 1975-06-30 1977-12-27 International Business Machines Corporation Inspection tool
DE3437550A1 (de) * 1984-10-12 1986-04-24 Siemens AG, 1000 Berlin und 8000 München Verfahren zur fehleranalyse an integrierten schaltungen
US4649324A (en) * 1984-12-03 1987-03-10 Polaroid Corporation Method and apparatus for adjusting CRT geometry
JPH0646550B2 (ja) * 1985-08-19 1994-06-15 株式会社東芝 電子ビ−ム定位置照射制御方法および電子ビ−ム定位置照射制御装置
US4706019A (en) * 1985-11-15 1987-11-10 Fairchild Camera And Instrument Corporation Electron beam test probe system for analyzing integrated circuits
FR2592958B1 (fr) * 1986-01-14 1988-05-13 Matra Procede et dispositif d'analyse de composants electroniques en contraste de potentiel.
US5046110A (en) * 1988-03-25 1991-09-03 Texas Instruments Incorporated Comparator error filtering for pattern inspector
DE69227056T2 (de) * 1991-03-22 1999-05-12 Nec Corp., Tokio/Tokyo Verfahren zur Fehleranalyse unter Verwendung eines Elektronenstrahles
US5528156A (en) * 1993-07-30 1996-06-18 Advantest Corporation IC analysis system and electron beam probe system and fault isolation method therefor

Also Published As

Publication number Publication date
EP0667535A3 (en) 1996-08-21
KR0164920B1 (ko) 1999-03-20
EP0667535A2 (en) 1995-08-16
KR950025445A (ko) 1995-09-15
US5682104A (en) 1997-10-28

Similar Documents

Publication Publication Date Title
US6809534B2 (en) Semiconductor device test method and semiconductor device tester
JP6629934B2 (ja) 試験方策を生成する方法およびそのシステム
US5144225A (en) Methods and apparatus for acquiring data from intermittently failing circuits
KR20170008254A (ko) 오버레이 계측 방법, 장치, 및 표시 장치
JP7159312B2 (ja) 半導体検査装置
JPH07226426A (ja) 電子ビ−ムテスタ及び電子ビ−ムテスタを使用したテスト方法
KR20170028459A (ko) 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램
US5825191A (en) IC fault location tracing apparatus and method
JPH07159497A (ja) 半導体集積回路の故障解析装置
JP6698883B2 (ja) 荷電粒子線装置
JPH0996662A (ja) Ｃｍｏｓ論理回路の故障箇所特定方法
JP3157674B2 (ja) 半導体集積回路の故障解析装置および方法
JP2006337203A (ja) 位置出し方法と装置
Igor et al. Method of thermal quality control flexible structure
JP3589938B2 (ja) 半導体装置の検査装置及び検査方法
TWI780880B (zh) 檢查方法
JP5356284B2 (ja) 電子部品の検査方法及び検査装置
JP2894078B2 (ja) 集積回路装置の故障解析装置及び故障解析方法
JP2645864B2 (ja) 集積回路試験装置
US10768225B1 (en) Probe placement for laser probing system
JPH11195684A (ja) 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体
EP0390675A2 (en) Method and apparatus for acquiring data from intermittently failing circuits
JPH05259239A (ja) 電子ビーム装置
JPS6394649A (ja) 電子ビ−ムテスト装置
JPH0949865A (ja) 電子ビームの走査範囲を制限するｅｂテスタ