KR20170028459A - 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램 - Google Patents

화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램 Download PDF

Info

Publication number
KR20170028459A
KR20170028459A KR1020177006190A KR20177006190A KR20170028459A KR 20170028459 A KR20170028459 A KR 20170028459A KR 1020177006190 A KR1020177006190 A KR 1020177006190A KR 20177006190 A KR20177006190 A KR 20177006190A KR 20170028459 A KR20170028459 A KR 20170028459A
Authority
KR
South Korea
Prior art keywords
pattern
image
template
guide
self
Prior art date
Application number
KR1020177006190A
Other languages
English (en)
Other versions
KR102165735B1 (ko
Inventor
다꾸미찌 스따니
미끼 이사와
?스께 고시하라
šœ스께 고시하라
아끼유끼 스기야마
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20170028459A publication Critical patent/KR20170028459A/ko
Application granted granted Critical
Publication of KR102165735B1 publication Critical patent/KR102165735B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

DSA(Directed Self-Asseembly;자기 조직화 기술)에 의한 패터닝에 의해 생성된 시료 상에서의 어드레싱에 바람직한 화상 처리를 실현하는 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램으로서, DSA에 의한 패터닝에 사용되는 가이드 패턴 데이터에 기초하여, 어드레싱을 위한 템플릿을 작성하는 것을 특징으로 한다. DSA에 의한 패터닝 공정을 거쳐서 형성된 패턴을 측정, 혹은 검사할 때의 시야 위치 정렬에 적합한 어드레싱 패턴의 제공이 가능하게 된다.

Description

화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램{IMAGE PROCESSOR, METHOD FOR GENERATING PATTERN USING SELF-ORGANIZING LITHOGRAPHIC TECHNIQUES AND COMPUTER PROGRAM}
본 발명은, 주사 전자 현미경 등에 의해 얻어진 화상을 처리하는 화상 처리 장치, 주사 전자 현미경 등을 사용한 평가에 필요로 하는 패턴을 생성하는 패턴 생성 방법 및 컴퓨터 프로그램에 관한 것으로, 특히 평가 대상이 되는 패턴 위치를 특정하기 위한 어드레싱 패턴 데이터를 생성하는 화상 처리 장치, 어드레싱 패턴을 생성하는 패턴 생성 방법 및 컴퓨터 프로그램에 관한 것이다.
미세한 패턴을 형성하는 기술의 하나로서 DSA(Directed Self-Asseembly;자기 조직화 기술)가 있다. 이것은, 중합체에 열처리 등을 가함으로써 규칙적으로 조직화하는 특징을 이용하여, 미세 패턴을 형성하는 방법이다.
특허 문헌 1에는 DSA 기술에 의해 형성된 패턴을 주사 전자 현미경에 의해 관찰한 예나 패턴의 치수 측정을 행하는 예가 설명되어 있다.
일본 특허 공개 제2010-269304호 공보(대응 미국 특허 USP8, 114, 306)
한편, 주사 전자 현미경 등을 사용한 패턴 평가를 행하기 위해서는, 주사 전자 현미경의 시야(Field Of View:FOV)를, 정확하게 평가 대상 패턴에 위치 부여할 필요가 있다. 매우 미세한 평가 대상 패턴에 FOV를 위치 부여하는 방법으로서, 어드레싱(addressing)이라고 불리는 것이 있다. 어드레싱은 평가 대상 패턴 근방에 존재하는 유니크한 패턴을, 미리 준비된 템플릿에 의한 매칭 처리에 의해 찾아냄과 함께, 그 유니크한 패턴과 이미 알려진 위치 관계에 있는 평가 대상 패턴에 시야 위치 정렬을 행하는 방법이다. 특허 문헌 1에는 DSA 기술에 의해 형성된 시료 상에서, 어드레싱을 행하는 것에 대한 개시는 없고, 앞으로, DSA에 의한 패터닝에 의해 작성된 시료에 적합한 어드레싱법, 어드레싱을 위한 템플릿 작성법, 혹은 어드레싱에 적합한 패턴의 작성이 요구되는 것이 예상된다.
이하에, DSA에 의한 패터닝에 의해 생성된 시료 상에서의 어드레싱에 바람직한 화상 처리의 실현을 목적으로 하는 화상 처리 장치, 자기 조직화 리소그래피(lithography) 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램에 대해 설명한다.
상기 목적을 달성하기 위한 일 형태로서, 이하에 DSA에 의한 패터닝에 사용되는 가이드 패턴 데이터에 기초하여, 어드레싱을 위한 템플릿을 작성하는 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램을 제안한다.
상기 구성에 의하면, DSA에 의한 패터닝 공정을 거쳐서 형성된 패턴을 측정, 혹은 검사할 때의 시야 위치 정렬에 적합한 어드레싱 패턴의 제공이 가능하게 된다.
본 발명의 다른 목적, 특징 및 이점은 첨부 도면에 관한 이하의 본 발명의 실시예의 기재로부터 명백하게 될 것이다.
도 1은 DSA 기술을 사용한 패터닝 공정의 일례를 나타내는 도면.
도 2는 DSA 기술을 사용한 패터닝 공정을 거쳐서 형성된 패턴의 일례를 나타내는 도면.
도 3은 DSA 기술을 사용한 패터닝 공정의 일례를 나타내는 도면(가이드 패턴간의 간격이 큰 경우).
도 4는 DSA 기술을 사용한 패터닝 공정을 거쳐서 형성된 패턴의 일례를 나타내는 도면(가이드 패턴간의 간격이 큰 경우).
도 5는 주사 전자 현미경의 개략 구성도.
도 6은 어드레싱 패턴의 작성 공정을 나타내는 흐름도.
도 7은 어드레싱 패턴의 기준이 되는 패턴 데이터의 일례를 나타내는 도면.
도 8은 어드레싱 패턴 내에 가이드 패턴을 배열한 예를 나타내는 도면.
도 9는 어닐(anneal)에 의해 어드레싱 패턴 내에서 패턴이 배열된 예를 나타내는 도면.
도 10은 랜덤 패턴을 제거해서 어드레싱 패턴을 작성하는 공정을 나타내는 흐름도.
도 11은 어닐 후에 정렬된 부분을 선택적으로 추출하기 위한 템플릿의 일례를 나타내는 도면.
도 12는 랜덤 패턴을 제거한 후의 어드레싱 패턴의 일례를 나타내는 도면.
도 13은 어드레싱 패턴의 작성 공정과, 작성된 어드레싱 패턴을 사용한 측정 공정을 나타내는 흐름도.
도 14는 동일한 제조 조건에서 작성된 복수의 칩을 갖는 반도체 웨이퍼의 일례를 나타내는 도면.
도 15는 어드레싱 패턴의 설계 데이터와, 설계 데이터에 기초하여 작성된 어드레싱 패턴의 일례를 나타내는 도면.
도 16은 가이드 패턴의 배치예를 나타내는 도면.
도 17은 가이드 패턴의 배치 조건에 의해, DSA에 의해 형성되는 패턴이 변화하는 예를 설명하는 도면.
도 18은 SEM(Scanning Electron Microscope)의 레시피를 작성하기 위한 레시피 작성 시스템의 일례를 나타내는 도면.
도 19는 고분자 화합물과, 형성되는 패턴의 피치, 폭이 관련지어서 기억되어 있는 테이블의 일례를 나타내는 도면.
도 20은 DSA 기술을 사용해서 작성된 시료를 측정할 때의 어드레싱 패턴을 형성하는 조건을 설정하기 위한 GUI(Graphical User Interface) 화면의 일례를 나타내는 도면.
도 21은 반도체 디바이스를 측정, 혹은 검사하는 측정, 혹은 검사 시스템의 일례를 나타내는 도면.
DSA는, 고분자의 자기 조직화 현상을 이용한 새로운 패터닝 기술이며, 고분자 블록 공중합체(Block Co-Polymer:BCP)가 나노 사이즈의 규칙적 도메인을 형성하는 마이크로 상분리 현상을 응용한 방법에 의해, BCP의 분자 구조나 분자량을 설계함으로써, 패턴의 형상이나 크기를 제어할 수 있다. 특별한 장치나 설비를 사용하지 않으므로, 비용의 절약이 가능하고, 최근 이 방법을 사용한 반도체 제조 프로세스의 개발이 권장되고 있다. 도 1은 DSA에 의한 패터닝 프로세스의 일례를 나타내는 도면이다.
도 1에 예시하는 패터닝에서는, 우선, Si 웨이퍼(101) 상에 SiN(102)을 형성한 기반 상에 리소그래피 공정에 의해 어느 종류의 중합체 A에 의한 패턴(103)을 작성한다. 본 예에서는 패턴(103)의 치수를 28㎚로 하고, 인접하는 패턴과의 피치를 168㎚로 했다. 다음에 중합체 A로 이루어지는 패턴(103)과 인접하는 패턴(103) 사이에 중간층(104)을 형성하고, 그들의 상부에 BCP(105)를 도포한다.
이 상태에서 열처리(어닐)를 가하면 BCP가 패턴(106)(중합체 A)과 패턴(107)(중합체 B)의 2층으로 분리되고, 이들이 각각 28㎚의 치수로 등간격으로 형성된다. 이때, 패턴(106)은 패턴(103) 상에, 패턴(108)은 중간층(104) 상에 형성되지만, 어느 쪽도 동일한 재료이다. 이 후, 패턴(107)을 제거함으로써 라인 패턴이 형성된다. 이와 같이 타깃 패턴인 패턴(106, 108)은 가이드 패턴인 패턴(103)을 따라서 형성된다. 이 가이드 패턴 상에는 고유의 치수, 고유의 피치의 패턴밖에 적절하게 형성되지 않는다. 작성된 패턴을 위로부터 관찰하면 도 2와 같게 된다.
상술한 바와 같은 공정을 거쳐서 형성되는 패턴을 적정하게 평가하기 위해, 예를 들어 패턴의 치수 측정에 적합한 CD-SEM(Critical Dimension Scanning Electron Microscope)을 사용하는 것이 바람직하다. CD-SEM을 사용해서 패턴을 계측하는 경우, 대상 패턴의 근방에 그 위치를 보정하기 위한 어드레싱 패턴이 필요해진다.
어드레싱은, 상술한 바와 같이 미리 등록된 템플릿을 사용해서, 측정 시의 시야에 대해, 상대적으로 큰 시야에서 취득된 화상 내를 서치하고, 각 위치와 템플릿의 일치도를 구하고, 일치도가 가장 높은 위치, 혹은 일치도가 소정의 조건을 만족하고 있는 위치를 매칭 위치로서 특정함과 함께, 그 매칭 위치와 이미 알려진 위치 관계에 있는 평가 대상 위치(측정 대상 패턴을 포함하는 영역)로의 시야의 이동을 가능하게 하는 것이다.
한편, 상술한 바와 같이 시료에 BCP를 도포하여 어닐을 실시하면, 가이드 패턴 내에서는 패턴이 규칙적으로 배열되고, 그 이외의 부분에서는 방향적인 규칙성이 없는, 랜덤 패턴으로 된다. 예를 들어 랜덤 패턴이 남은 상태에서, 어드레싱을 실행하고자 하면, 랜덤 패턴을 포함하는 이미 등록된 템플릿과, 템플릿에 의한 특정 위치 사이의 형상적인 일치도가, 다른 측정 대상마다 변동되어 버려, 결과적으로 매칭 정밀도를 저하시켜 버릴 가능성이 있다. 또한, 랜덤 패턴을 제거한 상태에서 어드레싱을 행하는 경우, 가이드 패턴과 그 가이드 패턴 내에 선택적으로 정렬된 중합체가 중첩된 바와 같은 화상으로 되고, 이와 같은 패턴 형상에 가까운 템플릿의 작성이 요망된다.
이하에 가이드 패턴을 포함하는 템플릿을 사용한 패턴 매칭을 실행하는 화상 처리 장치 및 컴퓨터 프로그램에 대해 설명한다. 특히 가이드 패턴과 그 가이드 패턴 내에의 중합체의 정렬에 기초하여 형성되는 패턴을 포함하는 템플릿의 작성법에 대해 상세하게 설명한다.
이하에, 어드레싱을 거쳐서 측정 대상 패턴을 포함하는 영역에 시야를 위치 부여하는 주사형 전자 현미경(Scanning Electron Microscope:SEM)의 개략을 설명한다. 또한, 이하에 나타내는 실시예에서는, 화상 취득 장치로서 SEM을 사용하는 예를 설명하지만, 화상 취득 장치는, 집속 이온빔을 주사해서 얻어지는 신호에 기초하여 화상을 형성하는 집속 이온빔(Focused Ion Beam:FIB) 장치와 같은 다른 하전 입자선 장치이어도 좋다. 도 5는 SEM의 개략을 도시하는 도면이다. 하전 입자원(전자총)(501)으로부터 방출되는 하전 입자선(전자 빔)(502)은, 주사 코일(503)에 의해, 시료(504) 상에 1차원적, 혹은 2차원적으로 주사된다.
하전 입자선(502)의 조사에 의해 시료(504)로부터 방출되는 2차 입자(예를 들어 2차 전자)(505)는 검출기(506)에 의해 검출되고, 화상 데이터로서 화상 연산 제어의 기능도 갖게 한 제어 장치(507)(제어 프로세서)에 입력된다. 또한, 본 실시예에서는 시료로부터 방출되는 2차 전자 등을 직접 검출하는 검출기를 예시하고 있지만, 시료로부터 방출된 전자 등이 2차 전자 변환 전극 등에 충돌했을 때에 발생하는 2차 전자를 검출하는 검출기를 채용하도록 해도 좋다. 하전 입자선(502)은, 도시하지 않은 집속 렌즈에 의해 집속되고, 직경이 매우 작은 프로브로 되어 주사되므로, 고분해능의 화상을 형성할 수 있다.
시료(504)는 x-y-z 스테이지(508)에 의해 3차원 방향 모든 방향으로 이동 가능하다. 제어 장치(507)는 하전 입자원(전자총)(501), 렌즈, 검출기(506), x-y-z 스테이지(508) 및 화상 표시 장치(509)의 제어도 행한다.
본 예의 경우, 하전 입자선(502)은 주사 코일(503)에 의해 시료(504) 상을 2차원적(x-y 방향)으로 주사된다. 검출기(506)에 의해 검출된 신호는 제어 장치(507) 내의 신호 증폭기로 증폭된 후, 화상 메모리에 전송되어 화상 표시 장치(509)에 시료 상으로서 표시된다. 2차 신호 검출기는 2차 전자나 반사 전자를 검출하는 것이어도, 광이나 X선을 검출하는 것이어도 좋다.
또한, 화상 메모리의 메모리 위치에 대응한 어드레스 신호가, 제어 장치(507) 내, 혹은 별도로 설치된 컴퓨터 내에서 생성되고, 아날로그 변환된 후에, 주사 코일에 공급된다. x 방향의 어드레스 신호는, 예를 들어 화상 메모리가 512×512 화소(pixel)인 경우, 0 내지 512를 반복하는 디지털 신호이며, y 방향의 어드레스 신호는, x 방향의 어드레스 신호가 0 내지 512에 도달했을 때에 1 플러스되는 0 내지 512의 반복 디지털 신호이다. 이것이 아날로그 신호로 변환된다.
화상 메모리의 어드레스와 전자 빔을 주사하기 위한 편향 신호의 어드레스가 대응하고 있으므로, 화상 메모리에는 주사 코일에 의한 전자선의 편향 영역의 2차원상이 기록된다. 또한, 화상 메모리 내의 신호는, 판독 클럭에 동기된 판독 어드레스 생성 회로에 의해 시계열로 순차 판독할 수 있다. 어드레스에 대응해서 판독된 신호는 아날로그 변환되어, 화상 표시 장치(509)의 휘도 변조 신호가 된다.
화상 처리 장치로서 기능하는 제어 장치(507)에는, 도시하지 않은 입력 장치가 설치되고, 화상의 도입 조건(주사 속도, 화상 적산 매수)이나 시야 보정 방식 등의 지정 및 화상의 출력이나 보존 등을 지정할 수 있다.
또한 본 예에서 설명하는 장치는, 검출된 2차 전자 혹은 반사 전자 등에 기초하여, 라인 프로파일을 형성하는 기능을 구비하고 있다. 라인 프로파일은 1차 전자선을 1차원, 혹은 2차원 주사했을 때의 전자 검출량, 혹은 시료 상의 휘도 정보 등에 기초하여 형성되는 것이며, 얻어진 라인 프로파일은, 예를 들어 반도체 웨리퍼 상에 형성된 패턴의 치수 측장 등에 사용된다.
또한, 도 5에 예시하는 주사 전자 현미경은, 제어 장치(507)가 주사 전자 현미경 본체와 일체, 혹은 그에 준하는 것으로서 설명했지만, 물론 그에 한정되는 것이 아니며, 주사 전자 현미경 경체와는 별도로 설치된 제어 프로세서로 이하에 설명하는 바와 같은 처리를 행해도 좋다. 그 때에는 2차 신호 검출기에 의해 검출되는 검출 신호를 제어 프로세서에 전달하거나, 제어 프로세서로부터 주사 전자 현미경의 렌즈나 편향기 등에 신호를 전달하는 전달 매체와, 그 전달 매체 경유로 전달되는 신호를 입출력하는 입출력 단자가 필요해진다.
또한, 본 예의 장치는, 예를 들어 반도체 웨이퍼 상의 복수점을 관찰할 때의 조건(측장 개소, 주사 전자 현미경의 광학 조건 등)을 미리 레시피로서 기억해 두고, 그 레시피의 내용에 따라서, 측장이나 관찰을 행하는 기능을 구비하고 있다.
또한, 이하에 설명하는 처리를 행하는 프로그램을 기억 매체에 등록해 두고, 주사 전자 현미경에 필요한 신호를 공급하는 제어 프로세서로, 당해 프로그램을 실행하도록 해도 좋다. 즉, 이하에 설명하는 예는 화상 프로세서를 구비한 주사 전자 현미경 등의 하전 입자선 장치에 채용 가능한 프로그램, 혹은 프로그램 프로덕트로서의 설명이기도 한다.
또한, 제어 장치(507)에는, 반도체 웨이퍼 상의 패턴의 설계 데이터를 기억하고, SEM의 제어에 필요한 데이터로 변환하는 회로 설계 데이터 관리 장치(510)가 접속되어 있다. 회로 설계 데이터 관리 장치(510)는, 도시하지 않은 입력 장치 등에 의해 입력된 반도체 패턴의 설계 데이터에 기초하여, 상기 SEM을 제어하는 레시피를 작성하는 기능을 구비하고 있다. 또한, 제어 장치(507)로부터 전달되는 신호에 기초하여, 레시피를 재기입하는 기능도 구비하고 있다. 또한, 본 실시예의 설명에서는 회로 설계 데이터 관리 장치(510)가, 제어 장치(507)와 별도인 것으로서 설명하지만, 이에 한정되는 것이 아니며, 제어 장치(507)와 회로 설계 데이터 관리 장치(510)가 일체이어도 좋다.
본 실시예에서는 시료(504)로서, 반도체 제품을 제조하는 과정에 있어서, 특히 자기 조직화 기술을 사용해서 작성된 웨이퍼로 했다. 또한, 그 웨이퍼를 평가할 때에 사용하는 레시피를 작성하기 위한 입력의 하나로서, 그 패턴에 대응하는 반도체 회로 설계 데이터를 사용했다. 여기서 사용하는 반도체 회로 설계 데이터란, 포토마스크 상에 형성되는 패턴 형상이다. 또한, 이하의 설명에서는, 검사 대상을 반도체 웨이퍼로 했지만, DSA 기술을 이용한 웨이퍼이면 이에 한정되는 것은 아니다. 또한, 회로 설계 데이터는, 회로 설계 데이터를 표시하는 소프트웨어가 그 포맷 형식을 표시할 수 있어 도형 데이터로서 취급할 수 있으면, 그 포맷이나 종류는 상관없다.
또한, 반도체 회로 설계 데이터로부터 계측 레시피를 작성하는 시스템으로서 회로 설계 데이터로부터 계측 레시피를 설정할 수 있고, 그것을 CD-SEM에 의해 실행하는 것이 가능하게 되어, 필요한 계측 데이터를 얻는 장치를 채용했다.
도 18은 화상 처리 장치(연산 처리 장치)(1800) 및 어드레싱 패턴 데이터를 작성하기 위한 데이터를 기억하는 기억 매체를 포함하는 레시피 작성 시스템의 일례를 나타내는 도면이다. 화상 처리 장치(1800)는 도시하지 않은 SEM에 접속됨과 함께, 설계 데이터 기억 매체(1801), 타겟 패턴 데이터 기억 매체(1802) 및 설계 데이터에 기초하여 패턴 형상 등을 시뮬레이션하는 시뮬레이터(1803)와 네트워크를 경유해서 접속되어 있다. 또한, 화상 처리 장치(1800)에는, 어드레싱 패턴의 작성 조건을 입력 가능한 입력 장치(1804)가 접속되어 있다. 설계 데이터 기억 매체(1801)에는 DSA 기술에 사용되는 가이드 패턴의 도형 데이터가 기억되어 있고, 입력 장치(1804)로부터의 선택 정보에 기초하여, 판독이 가능하게 되어 있다. 또한, 설계 데이터 기억 매체(1801)에 기억된 가이드 패턴의 도형 데이터에 기초하여, 패턴의 적합성을 시뮬레이터(1803)에 의해 시뮬레이션하고, 그 도형 데이터를 가이드 패턴의 데이터로서 화상 처리부(1800)에 보내도록 해도 좋다. 또한, 타겟 패턴 데이터 기억 매체(1802)에는 고분자 화합물의 SEM 화상 데이터, 고분자 화합물의 피치 폭의 데이터, 혹은 고분자 화합물의 의사 화상 데이터 등이 기억되어 있고, 입력 장치(1804)로부터의 고분자 화합물의 지시, 혹은 고분자 화합물의 패턴 폭, 피치 등의 입력에 기초하여, 이들 데이터를 판독할 수 있게 되어 있다. 도 19는 고분자 화합물의 종류와, 고분자 화합물의 피치 및 폭이 관련지어서 기억되어 있는 데이터베이스이다. 화상 처리 장치(1800)에서는, 이들 데이터에 기초하여, 동일한 선 폭과 피치로 형성되는 중합체의 의사 화상을 형성할 수 있다.
도 20은 입력 장치(1804)의 표시 장치에 표시되는 GUI(Graphical User Interface) 화면의 일례를 나타내는 도면이다. 패턴명 입력 윈도우(2001), 패턴 위치 입력 윈도우(2002)로부터의 패턴명이나 위치의 입력에 기초하여, 설계 데이터 기억 매체(1801)나 시뮬레이터(1803)로부터 가이드 패턴을 포함하는 영역의 도형 데이터가 판독된다. 또한, 시야의 크기를 설정하는 시야 사이즈 설정 윈도우(2003)로부터의 시야 사이즈의 선택에 의해, 어드레싱을 위한 시야 크기를 선택할 수 있다. 또한, 어드레싱을 위한 패턴을 시야의 어디에 위치시킬지를, 시야 내 위치 선택 윈도우(2004)에의 위치 정보 입력에 의해 선택할 수도 있다.
또한, 추가 패턴 선택 윈도우(2005)에서는 고분자 화합물의 종류에 관한 정보의 선택이 가능하고, 예를 들어 이 윈도우에서의 재료의 선택에 기초하여, 그 재료와 관련지어서 기억되어 있는 SEM 화상 데이터, 고분자 화합물의 피치와 폭의 데이터, 혹은 의사 화상 데이터 등의 정보가 판독된다. 또한 화상 처리 장치(1800)에서는, 피치 정보 입력 윈도우(2006) 및 패턴 폭 입력 윈도우(2007)에의 수치 입력에 기초하여, 고분자 화합물의 의사 화상을 형성할 수 있다. 고분자 화합물의 의사 화상은, 예를 들어 고분자 화합물마다 미리 할당된 휘도 정보를 판독하고, 작성되는 어드레싱 패턴(addressing pattern)의 크기, 설정되는 피치 정보 및 패턴 폭에 따라서 그 휘도 정보를 배열함으로써 실현할 수 있다.
화상 처리 장치(1800)에서는, 설정 정보에 기초하여 작성된 어드레싱 패턴을, SEM의 측정 레시피 정보로서, 레시피 기억 매체(1808)에 기억할 수 있다.
도 21은 SEM을 포함하는 측정, 혹은 검사 시스템의 상세 설명도이다. 본 시스템에는, SEM 본체(2101), 그 SEM 본체의 제어 장치(2102) 및 템플릿 매칭이나 측정 처리를 실행하는 화상 처리 장치(2103)가 포함되어 있다. 화상 처리 장치(2103)에 포함되는 레시피 기억부(2104)에는, 도 18에 예시한 화상 처리 장치(1800)에 의해 작성한 레시피를 등록하기 위한 레시피 기억부(2014)가 내장되어 있다.
또한, 화상 처리 장치(2103)에는, 제어 장치(2102)를 경유해서 얻어지는 화상 신호 내에서 템플릿을 사용한 매칭 처리를 실행하는 매칭 처리부(2105)와, 매칭 처리부(2105)에 의해 특정된 측정 위치에 시야를 위치를 부여하고, 검출 신호를 얻음과 함께, 검출 신호에 기초하여, 라인 프로파일을 작성하고, 프로파일의 피크간의 치수를 측정하는 측정 처리 실행부(2106)가 내장되어 있다. 레시피는 SEM을 자동적으로 동작시키기 위한 동작 프로그램이며, 측정 대상으로 되는 시료의 종류마다, 상기 메모리(208)나 외부의 기억 매체에 기억되고, 필요에 따라서 판독된다. 또한, 도시는 하지 않지만, 화상 처리 장치(2103)에 내장되는 CPU(Central Processing Unit), ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array) 등의 화상 처리 하드웨어에 의해, 목적에 따른 화상 처리가 행해진다. 또한, 화상 처리부(207)는 기능도 구비하고 있다.
또한, 연산 처리 장치(205)에 있어서의 제어나 처리의 일부 또는 모두를, CPU나 화상의 축적이 가능한 메모리를 탑재한 전자 계산기 등에 할당하여 처리ㆍ제어하는 것도 가능하다. 템플릿 매칭은, 위치 정렬의 대상으로 되는 촬상 화상과, 템플릿이 일치하는 개소를, 정규화 상관법 등을 사용한 일치도 판정에 기초하여 특정하는 방법이며, 매칭 처리부(2105)는 일치도 판정에 기초하여, 촬상 화상의 원하는 위치를 특정한다. 또한, 본 실시예에서는, 템플릿과 화상과의 일치의 정도를 일치도나 유사도라고 하는 말로 표현하지만, 양자의 일치 정도를 나타내는 지표라고 하는 의미에서는 동일한 것이다. 또한, 불일치도나 비유사도도 일치도나 유사도의 일 형태이다.
<실시예 1>
이하, DSA에 사용되는 가이드 패턴에 기초하여, 어드레싱 패턴을 생성하는 방법에 대해 설명한다. 본 실시예에서는, 도 1에 예시하는 바와 같이, 가이드 패턴을 타깃 패턴과 동일 치수ㆍ피치로 배치하여 작성된 포토마스크를 사용해서 어드레싱 패턴을 작성한다. 구체적으로는 어드레싱 패턴으로 되는 패턴(예를 들어 십자 패턴) 내에, 가이드 패턴으로 되는 패턴(103)을 동일한 피치로 배열한 포토마스크를 사용해서 노광을 행하고, 또한, BCP 도포 및 어닐을 실시해서 패턴을 형성한다.
또한, 이와 같이 하여 작성된 어드레싱 패턴을 촬상한 화상으로부터, 어드레싱 패턴 외에 위치하는 랜덤 패턴을 제거하여, 어드레싱을 위한 템플릿 화상 데이터를 생성한다.
또한, 어드레싱 패턴의 전체 치수보다 작은 피치를 갖고 배열되는 가이드 패턴을 준비해서 어드레싱 패턴을 생성하는 이유는 이하와 같다. 어드레싱 패턴은, 측정 대상으로 되는 패턴보다도 낮은 배율(넓은 시야)로 화상을 취득하고, 조사되는 전자선의 위치 보정을 행할 필요가 있으므로, 통상 타깃 패턴보다도 큰 치수로 형성된다.
한편, DSA에 사용되는 가이드 패턴을 큰 치수로 형성한 경우는, 도 3에 도시하는 바와 같이 가이드 패턴 상에서 DSA에 의한 패턴 형성이 적절하게 행해지지 않는다. 도 4는, 도 3에 예시한 공정에서 작성된 패턴의 상시도이다. 가이드 패턴(401)은 타깃 패턴(402)의 하층에 존재한다. 타깃 패턴(402)의 패턴 치수와 피치는 목적대로의 것이 얻어지지만 그 방향을 제어할 수 없어, 랜덤한 방향의 패턴이 형성된다. 가이드 패턴(401)은 타깃 패턴(402)의 하층에 존재하고, 그 상층의 타깃 패턴(402)이 랜덤한 방향으로 형성되어 있으므로, 그 콘트라스트가 저하되어 어드레싱 패턴으로서 이용하는 것이 곤란해지는 경우가 있다.
본 실시예에서는 어드레싱 패턴을 타깃 패턴과 동일한 룰의 가이드로부터 형성함으로써, 어드레싱 패턴으로서의 콘트라스트를 유지하고, 그 역할을 하는 것이 가능하게 된다. 또한, 그와 같이 형성된 패턴에 화상 처리를 추가함으로써, DSA에 의해 제어할 수 없는 부분의 영향을 제거하는 것이 가능하게 되어, 계측 시퀀스의 어드레싱에 있어서 높은 위치 보정 정밀도가 얻어진다.
이하, 도 7에 예시하는 바와 같은 십자 형상 패턴을 사용해서, 어드레싱을 위한 템플릿 화상을 작성하는 예를 설명한다. 도 6은 그 공정의 일부를 나타내는 흐름도이다. 본 실시예에서는, 템플릿 화상 작성을 위한 대상 패턴으로서 도 7에 예시하는 바와 같이, 십자 형상의 패턴과 2개의 직선으로 구성된 회로 설계 데이터를 예로 든다. 십자 타깃 패턴보다도 치수가 크고 CD-SEM 계측 레시피에 있어서 어드레싱 패턴으로서 사용되는 패턴이다. 십자 패턴에 있어서의 구체적인 치수는 도면 중에 기재해 두었다. 금회 사용한 DSA 기술에 있어서는, 타깃 치수가 28㎚이고, 가이드 패턴을 168㎚ 피치로 배치한다. 또한, 2개의 직선의 선 폭은 DSA의 타깃 치수인 28㎚, 그 간격은 168㎚로 배치되어 있다. 이 경우, 스텝 601에 있어서 십자 패턴이 DSA의 허용 치수가 아니라고 판단되고, 2개의 직선의 쪽은 DSA 허용 치수이므로, 그 상태로 했다.
다음에, 스텝 602에 있어서 직선 패턴만으로 십자 패턴을 구성하도록 배치했다. 금회는 세로 방향의 직선으로 했지만, 별도로 가로 방향이어도 상관없다. 도 8은 도 7의 십자 패턴에 28㎚ 패턴을 168㎚ 피치로 배치한 구체예이다.
이 경우 십자 패턴의 우측 단부에 가이드 패턴을 배치했지만, 그렇게 되면, 그 이외의 패턴 단부에는 가이드 패턴이 배치되지 않는다. 또한, 가이드 패턴을 배치할 때, 원래의 패턴 영역의 외측에는 배치하지 않았다. 그 이유로서는, 적절한 간격으로 인접하는 패턴끼리가 가이드 패턴을 배치한 경우 겹쳐 버릴 가능성을 피하기 위함이다. 또한, 2개의 직선의 쪽은 원래 각각이 DSA 허용 치수로 만들어져 있으므로, 그것이 그대로 가이드 패턴(802)이 된다.
일반적으로 가이드 패턴이 존재하지 않는 부분에 있어서의 DSA 패턴의 형상은 방향이 제어되지 않는 지문과 같은 패턴으로 되어 버리므로, 도 8의 패턴 단부와 같이 가이드 패턴이 존재하지 않는 상태에서 DSA 패턴 형성을 행하면, 웨이퍼 상에서는 도 9와 같이 십자 패턴 단부의 가이드 패턴의 외측 영역에는 지문과 같은 랜덤 패턴(902)이 형성된다.
이와 같이 형성된 패턴을 CD-SEM의 계측 레시피에 있어서의 어드레싱 패턴으로서 이용하는 경우는, 촬상한 SEM상에 화상 처리를 실시하고, 주변의 지문과 같은 패턴을 화상으로서 제거한 상태에서 화상 템플릿으로서 계측 레시피에 보존한다.
그를 위한 화상 템플릿 등록 플로우를 도 10에 도시한다. 스텝 1001에서는, 어드레싱에 이용하는 패턴에 시야를 이동하고, SEM 화상을 표시시킨 상태에서, 배율(시야 영역), 전자선의 가속 전압(전자선의 도달 에너지), 프로브 전류, 프레임 매수 조건을 선택한다. 본 예에서는, 시야가 1변 450㎚의 정사각형 영역이 되도록 배율을 설정하고, 가속 전압을 800V, 프로브 전류를 8pA, 프레임 적산수를 16매로 했다.
다음에 스텝 1002에서, 어드레싱 패턴으로 하는 패턴을 포함하는 영역을 지정하고, 그 영역의 화상을 기준 화상으로서 등록한다. 이 기준 화상은, 후술하는 처리를 거쳐, 템플릿 화상이 된다. 스텝 1003에서는, 어닐에 의해 자기 조직화한 영역 이외에 위치하는 랜덤 패턴을 제거한다. 또한, 랜덤 패턴을 제거하는 이유는 이하와 같다.
CD-SEM은, 특히 반도체 디바이스의 양산 공정에 있어서, 동일한 제조 조건에서 작성된 복수의 시료의 특정한 패턴을 정점 측정하기 위해 사용되지만, 제조 조건이 동일해도 랜덤 패턴은 형상이 시료마다 변화한다. 즉, 랜덤 패턴을 포함한 상태에서 템플릿을 작성해 버리면, 템플릿과, 템플릿 매칭에 의한 피특정 영역 사이의 일치도가 저하되어 버리게 된다. 본 실시예에 의하면, 일치도 저하의 원인이 되는 랜덤 패턴을 제거하여 템플릿을 작성함으로써, 매칭 에러 발생의 가능성을 억제하는 것이 가능하게 된다.
또한, 랜덤 패턴의 제거는 예를 들어 자기 조직화에 의해 정렬된 패턴 부분을 선택적으로 추출하고, 추출되지 않았던 부분을 제거하는 방법이 생각된다. 도 18에 예시하는 화상 처리 장치(1800)의 정합 부위 추출부(1805)에서는, 미리 등록된 정렬 부분의 템플릿을 사용해서, 정렬 부분과 그 이외의 부분을 선별한다. 이 처리를 행하기 위해서는, 기준이 되는 화상(템플릿)과, 평가 대상으로 되는 화상이 필요해지지만, 이 십자 패턴의 예에서는 직선이 형성되는 세로 방향에 있어서 가장 짧은 선분으로 한다. 도 7에 예시하는 패턴에서는, 450nm의 길이의 선분이 된다. 직선의 선 폭은 금회 이용한 DSA 기술에 있어서 타깃 치수로 되어 있는 28㎚로 했다. 또한, 금회의 자기 조직화 기술에 있어서 가이드 패턴으로서의 피치가 168㎚이기 때문에, 28nm의 라인부와 28㎚의 스페이스부의 3 주기를 하나의 단위로서 화상 등록 시에 선택했다. 도 11은 정렬 패턴을 추출하기 위한 템플릿의 일례를 나타내는 도면이다. 도 9에 예시하는 바와 같은 SEM 화상 상에서, 도 11에 예시하는 바와 같은 템플릿을 사용한 상관값 연산 처리를 실행하고, 상관값이 소정값 이상의 부분을 선택적으로 추출(그 이외의 부분을 제거)한다. 또한, 보다 추출 정밀도를 높이기 위해, 템플릿과 화상간의 상관값을 이용할 뿐만 아니라, 상관값이 소정값을 초과한 부분이 소정의 형상을 이루고 있는지 여부의 판단도 포함하도록 해도 좋다.
이때, 십자 패턴 자체의 크기는 도 7에서 설정된 당초의 크기와 비교해서 작아져 버리지만, 어드레싱 패턴으로서는 위치를 맞추는 것이 목적이므로, 템플릿 화상과 웨이퍼 상의 패턴의 양자 모두 크기가 마찬가지로 변화하는 것이면, 그들의 상대 위치는 동일하므로 문제는 되지 않는다.
스텝 1004에서는, 어드레싱 패턴 주변의 지문과 같은 패턴이 적절하게 제거되어 있는지를 육안으로 확인하거나, 혹은 패턴 형상을 자동으로 판단하는 판단 알고리즘 등을 사용해서 확인한다. 적절하게 확인되어 있지 않은 경우는, 스텝 1002의 기준 패턴 영역의 지정을 변경함으로써, 주변 패턴의 제거가 적절하게 행해지는 경우가 있다.
이상과 같은 처리를 행함으로써, 도 12에 예시하는 바와 같은 정렬된 부분을 선택적으로 추출한 템플릿을 작성할 수 있다. 또한, 정합 부위 추출부(1805)에서 추출된 화상 데이터는, 어드레싱 패턴 데이터 생성부(1807)에서, 레시피로서 등록하는 데 필요로 하는 소정의 정보를 부가하여, 레시피 데이터 기억 매체(1808)에 등록한다. 도 12에 예시하는 템플릿은 십자형의 가이드 패턴을 나타내는 형상을 이루고 있고, 이 화상 데이터를 템플릿으로서 기억한다.
다음에 레시피 데이터 기억 매체(1808)에 기억된 레시피를, 도 21에 예시한 화상 처리부(2103)에서 실행함으로써, SEM에 의한 계측을 행할 때의 공정을 도 13에 예시하는 흐름도를 사용해서 설명한다.
계측 대상 패턴은 자기 조직화 기술을 사용해서 작성된 것이며, 타깃 치수보다도 큰 치수의 패턴이 존재하는 경우이지만, 이 패턴은 상술한 바와 같은 공정을 거쳐서 작성된 허용 패턴만으로 구성된다. CD-SEM 계측 레시피를 실행하면, 웨이퍼가 장치 내에 로드되고, 사용하는 컨디션이 설정된 후, 최초에 웨이퍼의 위치를 맞추기 위한 웨이퍼 얼라인먼트가 실시된다. 이 웨이퍼 얼라인먼트는 광학 현미경 화상에 의한 것(스텝 1301)과, SEM 화상에 의한 것(스텝 1302)의 2단계로 실시된다.
광학 현미경 화상에 의한 얼라인먼트는 랜덤 패턴의 존재에 그다지 영향받지 않지만, SEM 화상에 의한 얼라인먼트에서는 통상의 수순에다가, DSA 기술에 의해 생성되는 지문과 같은 패턴을 제거할 필요가 있다. 그 이유로서는, SEM 화상에 의한 얼라인먼트에서는, 칩(1403)과 같이 웨이퍼(1401) 상의 다른 노광 위치에서 마찬가지의 위치 보정을 행할 필요가 있다(도 14).
그러나 DSA 기술로 패턴을 형성할 때, 가이드 패턴에 의해 그 방향을 제어할 수 있었던 패턴은 괜찮지만, 가이드 패턴이 존재하지 않고 그 방향을 제어할 수 없는 영역에서는, 소위 지문과 같은 패턴이 랜덤하게 형성되게 되어, SEM 화상 얼라인먼트에 이용하는 3점의 화상은 모두 동일하게 되지는 않는다. 따라서, SEM 얼라인먼트를 실시할 때에 그 주위의 지문과 같은 랜덤 형상의 패턴을 제거하고(스텝 1303), SEM 얼라인먼트로서의 사용하는 것을 의도한 패턴만으로 함으로써, 3점의 SEM 화상이 도 12에 예시하는 화상과 동일한 화상으로 되고, 그들을 사용해서 위치 정렬을 실시하는 것이 가능하게 된다.(스텝 1304)
웨이퍼 얼라인먼트가 실시된 후, 측장점으로서 등록한 장소로 시야 이동을 행하고(스텝 1305), 어드레싱이 실시된다. 이 어드레싱을 실시할 때도 전술한 SEM 화상을 사용한 웨이퍼 얼라인먼트와 마찬가지로, 패턴 주위의 지문과 같은 패턴을 제거하여(스텝 1306) 어드레싱을 실시할 필요가 있다. 그 이유로서는, 계측 레시피 등록 시에 사용한 노광 샷과 실제로 계측하는 노광 샷이 다른 샷인 경우가 있고, 그때는 어드레싱을 실시하는 패턴의 주위는 그 방향이 랜덤한 지문과 같은 패턴이 되므로, 완전히 동일한 패턴으로 되지는 않기 때문이다.
그 이후의 시퀀스는 등록한 템플릿을 이용해서 위치 보정을 행하고(스텝 1307), 측장점의 휘도와 콘트라스트를 설정하고(스텝 1308), 오토 포커스를 실행하고(스텝 1309), 측장점으로의 시야 이동을 행하고 SEM 화상을 취득하여 계측을 실시한다(스텝 1310).
계측 종료 후, 다음의 측장점으로 이동하고, 동일한 시퀀스로 측장을 실시한다. 이와 같은 방법을 사용함으로써, DSA에 의해 형성된 패턴에 있어서도 적절하게 어드레싱을 실행할 수 있었으므로, 계측 레시피에 있어서 측장을 실행할 수 있었다.
<실시예 2>
실시예 1에서는, 계측 레시피를 작성할 때에, 그곳에 보존되는 화상 템플릿은 실제의 웨이퍼를 관측해서 등록했지만, 본 실시예에서는 계측 레시피를 작성하는 데 있어서, 회로 설계 데이터를 바탕으로 작성했다. 이때 이용한 회로 설계 데이터는 포토마스크를 작성할 때에 사용한 데이터이지만, 웨이퍼 상의 패턴에 대응시키기 위해, 데이터 전체의 치수를 1/4로서 사용했다. 본 실시예에서는 가이드 패턴을 노광할 때에 1/4 축소 투영계의 노광 장치를 이용했기 때문이다.
금회 이용한 회로 설계 데이터에 있어서는, DSA 기술의 타깃 치수 이외의 치수로 형성된 패턴은 존재하지 않는다. 도 8에 예시하는 바와 같이, 타깃 치수의 라인 패턴이 지정의 주기로 배열되어 있다.
이 회로 설계 데이터는, 설계 데이터 기억 매체(1801)에 기억되어 있고, 입력 장치(1804)로부터의 선택 정보에 기초하여, 화상 처리 장치(1800)에 도입된다. 또한, 설계 데이터에는 없는 정보는, 타겟 패턴 데이터 기억 매체(1802)에 기억되어 있는 통상의 설계 데이터 이외의 정보나, 입력 장치(1804)로부터 입력되는 입력 정보를 도입함으로써 취득한다. 예를 들어, 설계 데이터에 없는 정보로서, 타깃 패턴 치수, 가이드 패턴 피치, 타겟 패턴 피치 및 기준 패턴 주기 등이 생각되는데, 이들을 추가 정보로서 입력한다. 본 실시예에서는 실시예 1에서 작성한 템플릿과 동등한 템플릿을 작성하기 위해, 타깃 패턴 치수를 28㎚, 가이드 패턴 피치를 168㎚, 타겟 패턴 피치를 1:1, 기준 패턴 주기를 1로 설정했다. 도 15는 십자형의 어드레싱 패턴 데이터 내에 가이드 패턴이 형성되어 있는 설계 데이터(1501)와, 설계 데이터(1501)에 부가 정보를 추가함으로써 얻어지는 중첩 데이터(1502)를 도시하는 도면이다.
상술한 바와 같이 DSA에 의한 패터닝에서는, 미리 배치된 가이드 패턴의 사이에 새로운 패턴이 배치된다. 이 경우는 28㎚의 치수의 타깃 패턴이 168㎚의 피치에 있어서, 라인부와 스페이스부의 비가 1:1의 비율 치수로 형성되게 된다. 기준 패턴 주기란, 여기서 설정된 계측 레시피가 CD-SEM에 의해 실행될 때에, 어드레싱 실행 전에 지문과 같은 패턴을 제거할 때에 사용된 템플릿 내의 주기와 동일한 것이다.
본 실시예에서는 기준 패턴 주기를 1로 설정했으므로, 라인 패턴에 수직인 방향으로는 1주기분, 즉 168㎚분을, 라인 패턴의 방향으로서는, 도 11과 마찬가지로 십자 패턴 내로부터 가장 짧은 부분인 450㎚로 했다. 즉, 28nm 폭의 라인과 스페이스가 1:1의 비율로 형성되고, 그 영역은 168㎚와 450㎚로 둘러싸이는 영역이 금회의 기준 영역이 된다. 실시예 1과의 차이는 도 11은 웨이퍼 상의 실제의 패턴 내로부터 유저가 선택한 영역이지만, 여기서는 시스템이 자동적으로 회로 설계 데이터로부터 파라미터에 기초하여 설정된다.
인접하는 가이드 패턴의 길이가 각각 다른 경우는, 인접하는 가이드 패턴의 유무에 의해, 패턴을 배치하는 영역과 배치하지 않는 영역으로 나뉜다. 도 16의 (a)의 경우에서는, 길이가 다른 가이드 패턴(1601)이 가이드 패턴 피치인 168㎚의 간격으로 배치되어 있다. 가이드 패턴 피치(1602)의 영역의 양단부는 가이드 패턴에 끼워져 있으므로, 여기에는 패턴이 배치된다. 그러나 영역(1603)은 한쪽밖에 가이드 패턴이 존재하지 않으므로, 이 영역에는 패턴이 형성되지 않는다. 또한 도 16의 (b)의 경우에서는, 영역(1604)의 양단부는 가이드 패턴에 끼워져 있지만, 이 간격은 상기 파라미터로 설정된 가이드 패턴 피치와는 다르므로, 이 영역에는 패턴은 형성되지 않는다. 패턴이 배치되는 것은, 그 양단부를 가이드 패턴에 끼워지고, 또한, 그 간격이 가이드 패턴 피치인 경우가 된다. 도 16에 예시한 시료를 어닐함으로써 얻어지는 패턴 형상을 도시하는 도면이며, 가이드 패턴(1701)에 끼워진 영역에 패턴(1702)이 배열된 도면을 도시하는 도면이다. 단, 도 17의 (b)에 예시하는 바와 같이, 가이드 패턴간의 거리가 클 때는, 패턴은 배열되지 않는다.
이와 같이 가이드 패턴만으로 구성된 회로 설계 데이터와는 다른 정보를 타겟 패턴 데이터 기억 매체(1802)에 기억에 필요에 따라서 판독하거나, 입력 장치(1804)에 의해 설정함으로써, 실제 화상에 가까운 어드레싱 패턴의 생성이 가능하게 된다.
어드레싱 패턴 데이터 생성부(1807)에서는 상술한 바와 같이 하여 형성된 설계 데이터(시뮬레이션 데이터)에, 추가 정보를 가미함으로써 형성된 중첩 데이터에, 계측 레시피의 시퀀스에 있어서의 어드레싱점, 오토 포커스점, 휘도&콘트라스트의 알고리즘 등, 자동 계측을 행하기 위해 필요한 정보를 추가하여, 계측 레시피를 작성하고, 레시피 데이터 기억 매체(1808)에 기억시킨다.
또한, 회로 설계 데이터로서는, DSA 타깃 패턴이 배치된 도 17에 예시한 패턴이나, 도 15의 패턴(1501)과 같이 가이드 패턴이 배치된 패턴보다, 도 7에 예시한 데이터를 사용하는 것이 바람직하다. 그 이유는 자동 설정에 사용한 방법을 그대로 이용하기 위해서는, 치수가 큰 패턴은 그대로 큰 패턴으로서 배치되어 있을 필요가 있기 때문이다.
또한, 도 20에 예시하는 GUI 화면에서는, 작성 중인 템플릿 화상을 표시하는 표시 영역(2008), 어드레싱용의 저배율 화상을 표시하는 표시 영역(2009)이 형성되어 있다. 이와 같은 표시 영역을 형성해 둠으로써, 레시피 작성자는 이들 표시 영역을 육안으로 확인하면서, 어드레싱 패턴의 적합성 여부를 확인하는 것이 가능하게 된다.
상기 기재는 실시예에 대해 이루어졌지만, 본 발명은 그에 한정되지 않고, 본 발명의 정신과 첨부한 청구범위의 범위 내에서 다양한 변경 및 수정을 할 수 있는 것은 당업자에게 명확하다.
501 : 하전 입자원
502 : 하전 입자선
503 : 주사 코일
504 : 시료
505 : 2차 입자
506 : 검출기
507 : 제어 장치
508 : 스테이지
509 : 화상 표시 장치
510 : 설계 데이터 관리부

Claims (8)

  1. 미리 작성된 템플릿을 사용해서, 화상 상에서 패턴 매칭을 실행하는 화상 처리부를 구비한 화상 처리 장치로서,
    상기 화상 처리부는, 자기 조직화 리소그래피에 사용되는 가이드 패턴을 나타내는 데이터와, 자기 조직화 리소그래피에 의해 가이드 패턴 내에 배열된 패턴을 나타내는 데이터를 반복함으로써 상기 가이드 패턴과 자기 조직화된 고분자 화합물을 포함한 템플릿을 형성하고, 형성된 템플릿을 사용해서 상기 패턴 매칭을 실행하는 것을 특징으로 하는 화상 처리 장치.
  2. 제1항에 있어서,
    상기 화상 처리부는, 상기 가이드 패턴의 내부에, 상기 자기 조직화 리소그래피일 때의 어닐 처리에 의해 형성되는 패턴을 선택적으로 배열한 템플릿을 사용해서, 상기 패턴 매칭을 실행하는 것을 특징으로 하는 화상 처리 장치.
  3. 제2항에 있어서,
    상기 템플릿은, 상기 가이드 패턴의 내부에 또한 가이드 패턴이 형성된 패턴에, 상기 어닐 처리를 실시함으로써 얻어지는 패턴 형상을 나타내고 있는 것을 특징으로 하는 화상 처리 장치.
  4. 제1항에 있어서,
    상기 템플릿은, 하전 입자선 장치에 의해 취득된 화상으로부터, 상기 가이드 패턴 외부의 고분자 화합물의 화상을 제거한 것인 것을 특징으로 하는 화상 처리 장치.
  5. 제1항에 있어서,
    상기 템플릿은, 상기 가이드 패턴의 화상 데이터에, 그 가이드 패턴 내부에 형성되는 고분자 화합물에 기초하여 형성되는 패턴의 화상을 부가한 것인 것을 특징으로 하는 화상 처리 장치.
  6. 제5항에 있어서,
    상기 가이드 패턴의 화상 데이터는, 그 가이드 패턴의 설계 데이터에 기초하여 얻어지는 도형 데이터, 혹은 그 설계 데이터에 대한 시뮬레이션에 기초하여 얻어지는 도형 데이터인 것을 특징으로 하는 화상 처리 장치.
  7. 연산 처리 장치에, 템플릿을 사용해서 화상 상에서 패턴 매칭을 실행시키는 컴퓨터 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체로서,
    상기 프로그램은, 상기 연산 처리 장치에, 자기 조직화 리소그래피에 사용되는 가이드 패턴을 나타내는 데이터와, 자기 조직화 리소그래피에 의해 가이드 패턴 내에 배열된 패턴을 나타내는 데이터를 반복함으로써 상기 가이드 패턴과 자기 조직화된 고분자 화합물을 포함한 템플릿을 형성하고, 형성된 템플릿을 사용해서 상기 패턴 매칭을 실행시키는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체.
  8. 제7항에 있어서,
    상기 프로그램은, 상기 연산 처리 장치에, 상기 가이드 패턴의 내부에, 상기 자기 조직화 리소그래피일 때의 어닐 처리에 의해 형성되는 패턴을 선택적으로 배열한 템플릿을 사용해서, 상기 패턴 매칭을 실행시키는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체.
KR1020177006190A 2012-11-16 2013-11-14 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램 KR102165735B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-251770 2012-11-16
JP2012251770A JP6088803B2 (ja) 2012-11-16 2012-11-16 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム
PCT/JP2013/080753 WO2014077303A1 (ja) 2012-11-16 2013-11-14 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157011397A Division KR20150064168A (ko) 2012-11-16 2013-11-14 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램

Publications (2)

Publication Number Publication Date
KR20170028459A true KR20170028459A (ko) 2017-03-13
KR102165735B1 KR102165735B1 (ko) 2020-10-14

Family

ID=50731212

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157011397A KR20150064168A (ko) 2012-11-16 2013-11-14 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램
KR1020177006190A KR102165735B1 (ko) 2012-11-16 2013-11-14 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157011397A KR20150064168A (ko) 2012-11-16 2013-11-14 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램

Country Status (5)

Country Link
US (2) US20150277237A1 (ko)
JP (1) JP6088803B2 (ko)
KR (2) KR20150064168A (ko)
CN (1) CN104781908B (ko)
WO (1) WO2014077303A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102231731B1 (ko) * 2013-04-10 2021-03-24 케이엘에이 코포레이션 타겟 설계 및 생산 시의 직접 자기 조립
JP6549869B2 (ja) 2015-03-26 2019-07-24 東京応化工業株式会社 積層膜
US10150323B2 (en) 2016-02-29 2018-12-11 International Business Machines Corporation Structure, system, method, and recording medium of implementing a directed self-assembled security pattern
US10235492B2 (en) * 2017-06-08 2019-03-19 Globalfoundries Inc. Matching IC design patterns using weighted XOR density
US10812259B2 (en) 2017-10-31 2020-10-20 International Business Machines Corporation Self-assembly based random number generator
KR20200040668A (ko) * 2018-10-10 2020-04-20 제이에스알 가부시끼가이샤 패턴 형성 방법 및 패턴화된 기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080299353A1 (en) * 2004-11-22 2008-12-04 Wisconsin Alumni Research Foundation Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
KR20090045133A (ko) * 2007-10-31 2009-05-07 캐논 가부시끼가이샤 위치 검출기, 위치 검출 방법, 노광 장치 및 디바이스 제조방법
KR20100032397A (ko) * 2007-06-04 2010-03-25 마이크론 테크놀로지, 인크. 자기 조립 재료를 이용한 피치 멀티플리케이션
JP2010269304A (ja) 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
US20110158543A1 (en) * 2006-02-17 2011-06-30 Hitachi High-Technologies Corporation Sample dimension inspecting/measuring method and sample dimension inspecting/measuring apparatus
JP2012527752A (ja) * 2009-05-19 2012-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246616B2 (ja) * 1992-10-01 2002-01-15 株式会社ニコン 位置合わせ方法
US6066578A (en) * 1997-12-01 2000-05-23 Advanced Micro Devices, Inc. Method and system for providing inorganic vapor surface treatment for photoresist adhesion promotion
US6940002B1 (en) * 1998-11-12 2005-09-06 Novozymes A/S Transgenic plant expressing maltogenic alpha-amylase
US20040081350A1 (en) * 1999-08-26 2004-04-29 Tadashi Kitamura Pattern inspection apparatus and method
US6868175B1 (en) * 1999-08-26 2005-03-15 Nanogeometry Research Pattern inspection apparatus, pattern inspection method, and recording medium
JP4218171B2 (ja) * 2000-02-29 2009-02-04 株式会社日立製作所 走査電子顕微鏡,マッチング方法、及びプログラムを記録したコンピュータ読み取り可能な記録媒体
US6746825B2 (en) * 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
WO2005008753A1 (ja) * 2003-05-23 2005-01-27 Nikon Corporation テンプレート作成方法とその装置、パターン検出方法、位置検出方法とその装置、露光方法とその装置、デバイス製造方法及びテンプレート作成プログラム
JP4276140B2 (ja) 2004-06-25 2009-06-10 株式会社日立ハイテクノロジーズ 走査電子顕微鏡及び寸法校正用試料
SG159515A1 (en) * 2005-02-17 2010-03-30 Agency Science Tech & Res Method of low temperature imprinting process with high pattern transfer yield
JP5180428B2 (ja) * 2005-06-21 2013-04-10 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置
JP4616120B2 (ja) * 2005-08-08 2011-01-19 株式会社日立ハイテクノロジーズ 画像処理装置及び検査装置
US8168284B2 (en) * 2005-10-06 2012-05-01 Wisconsin Alumni Research Foundation Fabrication of complex three-dimensional structures based on directed assembly of self-assembling materials on activated two-dimensional templates
JP4901254B2 (ja) * 2006-03-22 2012-03-21 株式会社日立ハイテクノロジーズ パターンマッチング方法、及びパターンマッチングを行うためのコンピュータプログラム
KR101096145B1 (ko) * 2007-06-04 2011-12-19 에이에스엠엘 네델란즈 비.브이. 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들
DE102007030958B4 (de) 2007-07-04 2014-09-11 Siltronic Ag Verfahren zum Schleifen von Halbleiterscheiben
US9183870B2 (en) * 2007-12-07 2015-11-10 Wisconsin Alumni Research Foundation Density multiplication and improved lithography by directed block copolymer assembly
US7989026B2 (en) * 2008-01-12 2011-08-02 International Business Machines Corporation Method of use of epoxy-containing cycloaliphatic acrylic polymers as orientation control layers for block copolymer thin films
US7521094B1 (en) * 2008-01-14 2009-04-21 International Business Machines Corporation Method of forming polymer features by directed self-assembly of block copolymers
US8119017B2 (en) * 2008-06-17 2012-02-21 Hitachi Global Storage Technologies Netherlands B.V. Method using block copolymers for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks
KR101535227B1 (ko) * 2008-12-31 2015-07-08 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US8010913B2 (en) * 2009-04-14 2011-08-30 Synopsys, Inc. Model-based assist feature placement using inverse imaging approach
JP4989687B2 (ja) * 2009-06-30 2012-08-01 株式会社日立ハイテクノロジーズ パターン形状評価方法およびパターン形状評価装置
JP5604067B2 (ja) * 2009-07-31 2014-10-08 株式会社日立ハイテクノロジーズ マッチング用テンプレートの作成方法、及びテンプレート作成装置
US8603327B2 (en) * 2009-08-24 2013-12-10 The Penn State Research Foundation Analogue ionic liquids for the separation and recovery of hydrocarbons from particulate matter
JP5568277B2 (ja) * 2009-10-22 2014-08-06 株式会社日立ハイテクノロジーズ パターンマッチング方法、及びパターンマッチング装置
US8821978B2 (en) * 2009-12-18 2014-09-02 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
US8623458B2 (en) * 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
JP5500974B2 (ja) * 2009-12-25 2014-05-21 株式会社日立ハイテクノロジーズ パターン測定装置
JP5564276B2 (ja) * 2010-01-28 2014-07-30 株式会社日立ハイテクノロジーズ パターンマッチング用画像作成装置
NL2005865A (en) * 2010-02-16 2011-08-17 Asml Netherlands Bv Imprint lithography.
US20120135159A1 (en) * 2010-11-30 2012-05-31 Seagate Technology Llc System and method for imprint-guided block copolymer nano-patterning
WO2012084558A1 (en) * 2010-12-23 2012-06-28 Asml Netherlands B.V. Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US9299381B2 (en) * 2011-02-07 2016-03-29 Wisconsin Alumni Research Foundation Solvent annealing block copolymers on patterned substrates
WO2013010730A1 (en) * 2011-07-18 2013-01-24 Asml Netherlands B.V. Method for providing a template for a self-assemblable polymer for use in device lithography
TWI475597B (zh) * 2012-02-08 2015-03-01 Hitachi High Tech Corp Pattern evaluation method and pattern evaluation device
US9372398B2 (en) * 2012-03-02 2016-06-21 Wisconsin Alumni Research Foundation Patterning in the directed assembly of block copolymers using triblock or multiblock copolymers
US9298870B1 (en) * 2012-05-16 2016-03-29 International Business Machines Corporation Method for designing topographic patterns for directing the formation of self-assembled domains at specified locations on substrates
KR101877696B1 (ko) * 2012-09-27 2018-07-12 가부시키가이샤 히다치 하이테크놀로지즈 패턴 계측 장치, 자기 조직화 리소그래피에 사용되는 고분자 화합물의 평가 방법 및 컴퓨터 프로그램

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080299353A1 (en) * 2004-11-22 2008-12-04 Wisconsin Alumni Research Foundation Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
US20110158543A1 (en) * 2006-02-17 2011-06-30 Hitachi High-Technologies Corporation Sample dimension inspecting/measuring method and sample dimension inspecting/measuring apparatus
KR20100032397A (ko) * 2007-06-04 2010-03-25 마이크론 테크놀로지, 인크. 자기 조립 재료를 이용한 피치 멀티플리케이션
KR20090045133A (ko) * 2007-10-31 2009-05-07 캐논 가부시끼가이샤 위치 검출기, 위치 검출 방법, 노광 장치 및 디바이스 제조방법
JP2012527752A (ja) * 2009-05-19 2012-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法
JP2010269304A (ja) 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法

Also Published As

Publication number Publication date
WO2014077303A1 (ja) 2014-05-22
US20180181009A1 (en) 2018-06-28
US20150277237A1 (en) 2015-10-01
KR102165735B1 (ko) 2020-10-14
JP6088803B2 (ja) 2017-03-01
KR20150064168A (ko) 2015-06-10
JP2014099568A (ja) 2014-05-29
US10732512B2 (en) 2020-08-04
CN104781908B (zh) 2017-10-31
CN104781908A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
US10732512B2 (en) Image processor, method for generating pattern using self-organizing lithographic techniques and computer program
JP5604067B2 (ja) マッチング用テンプレートの作成方法、及びテンプレート作成装置
JP5941704B2 (ja) パターン寸法測定装置、及びコンピュータプログラム
KR102012884B1 (ko) 패턴 측정 장치 및 결함 검사 장치
KR101568945B1 (ko) 슈링크 전 형상 추정 방법 및 cd-sem 장치
JP5393797B2 (ja) 荷電粒子線装置の信号処理方法、及び信号処理装置
US20120290990A1 (en) Pattern Measuring Condition Setting Device
TWI567789B (zh) A pattern measuring condition setting means, and a pattern measuring means
JP5286337B2 (ja) 半導体製造装置の管理装置、及びコンピュータプログラム
JP5378266B2 (ja) 測定領域検出方法および測定領域検出プログラム
KR102309432B1 (ko) 하전 입자선 장치
TWI611162B (zh) 相對臨界尺寸之量測的方法及裝置
JP6207893B2 (ja) 試料観察装置用のテンプレート作成装置
JP2004077423A (ja) 試料像測長方法及び試料像測長装置
WO2013122020A1 (ja) 荷電粒子線装置、及び荷電粒子線装置の動作条件設定装置
JP4104934B2 (ja) 試料像測長方法及び試料像測長装置
JP2004151119A (ja) パターン欠陥検査方法および検査装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101003327; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180808

Effective date: 20200217

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant