JPH03108349A - Lsi評価装置 - Google Patents

Lsi評価装置

Info

Publication number
JPH03108349A
JPH03108349A JP24747989A JP24747989A JPH03108349A JP H03108349 A JPH03108349 A JP H03108349A JP 24747989 A JP24747989 A JP 24747989A JP 24747989 A JP24747989 A JP 24747989A JP H03108349 A JPH03108349 A JP H03108349A
Authority
JP
Japan
Prior art keywords
signal
lsi
data
test
strobe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24747989A
Other languages
English (en)
Inventor
Yasushi Araki
荒木 康司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24747989A priority Critical patent/JPH03108349A/ja
Publication of JPH03108349A publication Critical patent/JPH03108349A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体LSIの構成の良否あるいは各要素のレ
イアウトパターンの良否をそれぞれの要素に対するアク
セスタイムあるいは出力信号値と論理シミュレーション
結果との比較結果に基づいて評価するLSI評価装置に
関する。
〔従来の技術〕
第4図にLSI評価装置の従来の一構成例として本願発
明者が先に出願した特願平1−93715号に開示され
ているブロック図を示す。
図中1はパターン生成部であり、たとえばLSIメモリ
等の被測定物3の各メモリセルを特定するアドレスデー
タ、被測定物3に与えられるべき試験信号をパターン化
したテストパターン、被測定物3に試験信号が与えられ
た場合に被測定物3から出力されるべき信号の期待値パ
ターン及びストローブ信号の出力時間間隔等を決定すべ
きストローブデータを生成する。テストパターンは波形
形成部4へ、期待値パターンは期待値保持部19へ、ス
トローブデータはストローブ信号発生部2へそれぞれ与
えられる。
期待値保持部19はパターン生成部lにより生成された
アドレスデータにより特定された被測定物3にテストパ
ターンを与えた場合に被測定物3から出力されるべき期
待値を保持する。
ストローブ信号発生部2はパターン生成部1から与えら
れたストローブデータに基づいてストローブ信号を発生
し、これを波形形成部4及び判定部20に与える。
波形形成部4はパターン生成部1が生成したテストパタ
ーンを被測定物3に人力し得る波形信号に変換して被測
定物3に与える。
測定値変換部IOは被測定物3から出力された信号を期
待値保持部19に保持されているデータと等価なデータ
、たとえば2値データ等の形に変換する。
判定部20はストローブ信号発生部2から与えられるス
トローブ信号に同期して、測定値変換部10及び期待値
保持部19から相互に対応するデータを読込み、比較す
る。
ストローブ信号変更部12は判定部20による判定結果
に応じて、パターン生成部1が生成するストローブデー
タに対する変更情報をパターン生成部1へ、また後述す
る応答時間記憶部13へ現在のストローブデータをそれ
ぞれ与える。
応答時間記憶部13は判定部20による判定結果または
ストローブ信号変更部12から与えられる情報に従って
、被測定物3の各要素についての判定結果が不一致から
一致へ変化する境界のストローブデータに基づいて、各
要素の最短アクセスタイムを決定し、その要素のアドレ
スデータに対応付けて記憶する。
アドレス信号変更部21は判定部20による判定結果に
応じてパターン生成部1のアドレスデータを変更する。
表示部14は応答時間記憶部13に記憶されているデー
タを加工して各構成要素の試験結果を3次元座標等を用
いてグラフィック表示する。
次に、上述のように構成された従来のLSI評価装置に
よりLSIメモリのアクセスタイムを測定する動作につ
いて説明する。
被測定物3としてのLSI基板上にマトリックス状に配
列された各メモリセルにはx−y座標系に従ってアドレ
スがそれぞれ付与されている。
パターン生成部lは、各メモリセルのアドレスデータ、
各メモリセルに対する書込み・読出しのテストパターン
、yI待価値パターンび出力データのサンプリングタイ
ミングを決定するストローブデータを“0”、”1@で
表される2値信号として生成する。
期待値保持部19は、パターン生成部1から与えられた
期待値パターン、即ち試験対象である被測定物3として
のメモリセルから読出されるべき値、即ちメモリセルに
書込んだ値のパターンを保持する。
波形形成部4は、パターン生成部1が生成した書込み・
読出しのテストパターンをパルス波等に変換し、これに
所要の信号強度を印加して波形信号を形成し、この波形
信号をストローブ信号発生部2が発生するストローブ信
号に同期して被測定物3に与える。
被測定物3は与えられた波形信号に従って試験対象のメ
モリセルに所定データを書込み、それを読出して測定値
変換部10へ出力する。
測定値変換部10は、被測定物3から出力された波形信
号を2値化して判定部20へ与える。
判定部20はストローブ信号発生部2から与えられるス
トローブ信号に同期して、測定値変換部10が変換した
値と期待値保持部19が保持している期待値とを取込ん
で両値の一致、不一致を判定し、その判定結果をストロ
ーブ信号変更部12へ出力する。
ストローブ信号変更部12は、判定部20から与えられ
た判定結果が不一致である場合に、ストローブ信号の出
力時間間隔をより長い時間に変更させる情報をパターン
生成部1へ出力する。パターン生成部1はこの与えられ
た情報に基づいてストローブデータを変更し、前回と同
一アドレスのメモリセルに対して新しいストローブ信号
の出力時間間隔で前回と同一のアドレスのメモリセルを
前述同様に試験する。
以上のようにして、メモリセルからの出力値が期待値と
一致するまで、即ち判定部20による判定結果が一致す
るまで、または同一アドレスに対する所定の測定限度回
数までストローブデータが変更されつつ試験が反復され
る。
一方、ストローブ信号変更部12に与えられた判定結果
が一致した場合は、それを表す信号がストローブ信号変
更部12から応答時間記憶部13へ与えられる。
応答時間記憶部13はパターン生成部1またはストロー
ブ信号発生部2からアドレスデータ及びストローブデー
タを読込み、このストローブデータを応答時間としてア
ドレスに対応付けて一旦記憶する。そして、応答時間記
憶部13はストローブ信号の出力時間間隔をより短い時
間に変更させる情報をパターン生成部1へ出力する。
この応答時間記憶部13から与えられた変更情報に基づ
いて、パターン生成部1はストローブデータをより短い
時間を表すデータに変更し、前回と同一アドレスのメモ
リセルに対して新しいストローブ−信号の出力時間間隔
で前回と同一のアドレスのメモリセルを前述同様に試験
する。
以上のように、メモリセルからの出力値が期待値と不一
致となる境界の値を検出す−るまで、または同一アドレ
スに対する所定の試験限度回数までストローブデータを
順次変更しつつ試験を反復することにより、応答時間記
憶部13に記憶されている応答時間を更新し、各メモリ
セルの最短応答時間が検出される。
最短応答時間の決定または試験限度回数の達成時に、応
答時間記憶部13はアドレス信号変更部21ヘアドレス
データ変交信号を与える。
アドレス信号変更部21は与えられた変更信号に応じて
パターン生成部1にアドレスデータ変更情報を与える。
このアドレスデータ変更情報に基づいてパターン生成部
lは新しいアドレスデータを生成し、次のアドレスのメ
モリセルに対して前述と同様の試験が行われる。
以上のようにして、被測定物3としてのLSI上のLy
両軸の組合わせで表される全アドレスに対して試験が行
われる。
表示部14は試験の終了、未終了には拘わらず、表示命
令が与えられた時点で応答時間記憶部工3に記憶されて
いるアドレスデータ及び応答時間を加工してグラフイン
ク表示する。
〔発明が解決しようとする課題〕
上述の如く、従来のLSI評価装置ではメモリセル等の
LSIの各構成要素に対するアクセスタイム(応答時間
)が検出され、更に隣接する要素同士の関係またはLS
I全体のアクセスタイムを遅らせる原因となっている要
素を検出することも出来る。
しかし、ランダムなロジック構成を有し、レイアウトパ
ターンも不規則に構成されているLSI全体のアクセス
タイム及び伝播時間(以下、両者を併せて単に伝播時間
と称す)を遅延させる原因となっている要素を特定する
ことが出来ないという問題がある。
従って、ランダムなロジック構成を有するLSIの伝播
時間はLSI全体として把握されるのみであり、ある入
力信号に対して期待される出力信号が異なる場合にその
原因となる要素を特定するためには種々の入力信号に対
する外部への出力信号により原因となっている要素を推
定するしかなかった。
本発明はこのような事情に鑑みてなされたものであり、
LSIを構成する各要素間の関係及びLSI全体の伝播
時間を遅延させる原因となっている要素の特定をランダ
ムなロジック構成を有するLSIにおいても可能にした
LSI評価装置の提供を目的とする。
〔課題を解決するための手段〕
本発明のLSI評価装置は、LSIの各要素に入力され
た試験信号に対する出力信号を電子ビームを照射した際
に放出される数次電子の捕獲率により検出することによ
りランダムなロジックパターンを有するLSIの評価を
可能としており、LSI上の各要素に試験信号を与え、
その時刻と試験信号に応じて各要素から出力される信号
値を取込む時刻との時間間隔を変更する手段と、各要素
の出力信号値を取込むために電子ビームによりLSI表
面を走査し、その結果放出される数次電子を捕獲して電
気信号に変換する手段と、この電気信号を画像として記
憶する手段と、複数の画像の内の基準時刻における画像
を他の時刻における画像とは別に記憶する手段と、基準
時刻における画像と他の時刻における画像とを比較計算
する手段と、その結果に応じて比較時点における試験信
号出力の時間間隔をその要素の伝播時間として、更に試
験信号出力の強度をその要素の信号値とし、伝播時間及
び信号値をLSIパターンの座標系に対応付けて記憶す
る手段とを備えている。
〔作用〕
本発明のLSI評価装置では、たとえばランダムなロジ
ックパターンを有するLSIに対して所定時間間隔で試
験信号が与えられ、その際にLSIに対して電子ビーム
を走査し、それにより放出される数次電子が捕獲されて
電気信号に変換されて画像として取込まれ、これが基準
時刻における画像と比較されその結果に応じて比較時に
おける試験信号出力の時間間隔をそれぞれの要素の伝播
時間が検出されまた放出された数次電子の強度が各要素
の信号値として検出され、これらがLSIパターンの座
標系に対応付けて記憶される。
〔発明の実施例〕
以下、本発明をその実施例を示す図面に基づいて詳述す
る。
第1図は本発明に係るLSI評価装置の一構成例を示す
ブロック図である。なお、従来例を示す第4図のブロッ
ク図と同一または相当部分には同一の参照符号を付与し
である。
図中1はパターン生成部であり、被測定物3としてのた
とえばランダムなロジックパターンを有するLSIに与
えられるべき試験信号をパターン化したテストパターン
及び被測定物3に試験信号が与えられた場合に被測定物
3から出力される信号値を取込むためのストローブ信号
の出力時間間隔等を決定すべきストローブデータを生成
する。テストパターンは波形形成部4へ、ストローブデ
ータはストローブ信号発生部2へそれぞれ与えられる。
ストローブ信号発生部2はパターン生成部lから与えら
れたストローブデータに基づいてストローブ信号を発生
し、これを波形形成部4及び画像記憶部7に与える。
波形形成部4はパターン生成部1が生成したテストパタ
ーンを被測定物3に人力し得る波形信号に変換して被測
定物3に与える。
電子ビーム発生部5は、走査信号・照射強度信号発生部
6から与えられるデータに基づいて被測定物3を電子ビ
ームにより走査する。被測定物3を電子ビーム発生部5
が電子ビームにより走査することにより被測定物3から
放出される数次電子、たとえば2次電子は数次電子捕獲
部9により捕獲される。
走査信号・照射強度信号発生部6は、ストローブ信号発
生部2から与えられるストローブ信号に基づいて、被測
定物3の表面を電子ビームで走査するためのデータを電
子ビーム発生部5に与える。
測定値変換部lOは電子ビーム発生部5が被測定物3に
照射した電子ビームにより被測定物3から放出される数
次電子、たとえば2次電子を捕獲した数次電子捕獲部9
の出力信号をディジタル信号としての多値データに変換
する。
画像記憶部7はストローブ信号発生部2から与えられる
時間の情報と、走査信号・照射強度信号発生部6から得
られるLSIパターンの座標と測定値変換部IOから得
られる多値データとを対応付けて画像として記憶する。
また、この画像記憶部7に記憶された画像の内の基準時
刻における画像データは初期状態記憶部8へ送られる。
初期状態記憶部8は画像記tα部7から送られて来る基
準時刻における画像データを記憶する。
計算部11は初期状態記憶部8から与えられるデータと
ある時刻において画像記憶部7が記憶した画像データと
を比較計算する。
応答時間記憶部13は計算部11から与えられる情報及
びストローブ信号変更部12から与えられる情報に従っ
て、その時刻における変化点の座標、信号強度及びその
時刻を対応付けて記憶する。
表示部14は応答時間記憶部13に記憶されているデー
タを加工して各構成要素の試験結果を3次元座標等を用
いてグラフインク表示する。
次に、上述のように構成された本発明のLSI評価装置
によりランダムなロジックパターンを有するLSIメモ
リのアクセスタイムを測定する動作について説明する。
被測定物3としてのランダムなロジックパターンを有す
るLSI基板上にはx−y座標が付与されているものと
する。
パターン生成部1は、被測定物3としてのLSIに与え
るテストパターン及び測定値変換部10によるデータの
サンプリングタイミングを決定するストローブデータを
“0”、“1”で表される2値信号として生成する。
波形形成部4は、パターン生成部lが生成した書込み・
読出しのテストパターンをパルス波等に変換し、これに
所要の信号強度を印加して波形信号を形成し、この波形
信号をストローブ信号発生部2が発生するストローブ信
号に同期して被測定物3に与える。
被測定物3は波形形成部4から与えられた波形信号に従
って動作する。
走査信号・照射強度信号発生部6は、ストローブ信号発
生部2から与えられる情報に基づいて、電子ビーム発生
部5に走査信号及び電子ビーム照射強度信号を与える。
電子ビーム発生部5はこの走査信号・照射強度信号発生
部6から与えられる情報に基づいて被測定物3としての
LSIに電子ビームを照射する。これにより被測定物3
から放出されるたとえば2次電子を数次電子捕獲部9に
より捕獲し、その出力電気信号を測定値変換部lOへ与
える。
測定値変換部lOは数次電子捕獲部9から与えられた電
気信号をディジタル信号としての多値データに変換する
ところで、数次電子捕獲部9における2次電子の捕獲率
は、電子ビーム発生部5からの電子ビームが照射された
部位の電位が高いほど低く、逆に電子ビームが照射され
た部位の電位が低いほど高い、従って、2次電子を捕獲
することによりその部位の状態、換言すれば入力信号に
対する出力信号の状態を把握することが可能である。よ
り具体的には、ある要素の人力信号に対する出力信号が
ハイレベルであれば放出される2次電子の捕獲率は低く
、出力信号がローレベルであれば放出される2次電子の
に5獲率は高くなる。
画像記憶部7は、測定値変換部IOから与えられる多値
データをストローブ信号発生部2から与えられるストロ
ーブデータに応じた時間間隔で取込み、更に走査信号・
照射強度信号発生部6から与えられる座標データと対応
付けて記憶する。
初期状態記憶部8は画像記憶部7が取込んだ画像データ
の内の基準時刻における画像データを記憶する。
計算部llは、初期状態記憶部8に記憶されている画像
データとある時刻において画像記憶部7に取込まれた画
像記憶部7の画像データとを比較計算する。たとえば、
説明の簡略化のために、初期状態記憶部8に記憶されて
いる画像データと画像記憶部7に記憶されている画像デ
ータとがそれぞれ測定値変換部10において変換された
データが“0°。
“l”に2値化されたデータであるとする。計算部11
は初期状態記憶部8に記憶されている画像データと、あ
る時刻において画像記憶部7に取込まれて記憶されてい
る画像データとの間で各座標位置それぞれにおける論理
和を計算する。このような計算によれば、両画像データ
間で同一データであれば“1”が、異なるデータであれ
ば“O″がそれぞれ得られるので、“O”が出力された
座標位置がその時刻における変化点となる。
このようにして、ある時刻におけるLSIチップ上のあ
る位置の変化点を求めれば、その位置での信号の伝播時
間が求められることになる。
更に、上述の如く、画像データを多値データ化した際に
も同様にしである位置の変化点を求めることが可能であ
る。
但し、多値化のステップ数により、初期状態記憶部8に
記憶されている画像データとある時刻において画像記憶
部7に取込まれて記憶されている画像データとを計算部
11で比較計算する際に、いくらかの幅を持たせること
で変化点を求めることも可能である。更に、多値化され
たデータを計算することにより、変化点のみならず変化
点の信号強度をも抽出可能である。
ストローブ信号変更部12は、外部からの指示により指
定されている時刻になるまで、ある刻み幅のタイムステ
ップを増加あるいは減少させたストローブデータを生成
してパターン生成部1へ送る。
応答時間記憶部13は、計算部11により求められた変
化点及び変化点での信号値をストローブ信号変更部12
から与えられる現在のストローブデータとを座標を対応
付けて記憶する。
以上の動作がストローブ信号変更部12等に設定されて
いる停止条件が満たされるまで反復される。
表示部14は試験の終了、未終了には拘わらずに表示命
令が与えられた時点において応答時間記憶部13に記憶
されている座標及び応答時間を加工して試験結果をグラ
フィック表示する。
第2図は表示部14によるグラフィック表示の一例を示
す模式図である。たとえば、LSIチップが長方形であ
るとすると、その長辺方向の位置をX。
短辺方向の位置をyでそれぞれ表される位置の応答時間
が2軸上に表されている。
また第3図は本発明の他の実施例を示すブロック図であ
り、LSIのレイアウトパターンを記憶しているパター
ン図保存部17.回路構成部を記憶している回路図記憶
部1B、 シミュレーション部15及び比較部16が第
1図の構成に追加されている。
このような構成を採る場合には、表示部14に表示され
た試験結果のグラフインク表示は座標に基づいて表示さ
れているので、これにたとえばパターン図保存部17に
記憶されているレイアウトパターンあるいは回路図記憶
部18に記憶されている回路構成図をスーパインポーズ
することにより、試験結果に対応する要素の特定及び回
路構成の妥当性を評価することが非常に容易になる。
なお、上記各実施例では、ストローブ信号変更部12か
ら応答時間記憶部13へ信号が送られるように構成され
ているが、応答時間記憶部13とストローブ信号変更部
12との位置関係を入換えても同様の効果が発揮される
〔発明の効果〕
以上に詳述した如く本発明に係るLSI評価装置は、い
かなるLSIにおけるレイアウトパターン上の制約を受
けることなく任意の部位の伝播時間あるいは信号値を検
出すると共に、その結果を記憶することも可能である。
また、第2の実施例の如く構成することにより、たとえ
ば試験結果と論理シミュレーション結果とを比較して異
なる部位をレイアウトパターン図上に表示することも可
能になり、より的確なLSI評価が可能になる。
【図面の簡単な説明】
第1図は本発明に係るLSI評価装置の一構成例を示す
ブロック図、第2図はその評価結果を表示部によりグラ
フィック表示した一例を示す模式図、第3図は本発明の
LSI評価装置の他の構成例を示すブロック図、第4図
は従来のLSI評価装置の構成例を示すブロック図であ
る。 1・・・パターン生成部  2・・・ストローブ信号発
生部  3・・・被測定物  4・・・波形形成部  
5・・・電子ビーム発生部  6・・・走査信号・照射
強度(ε号発生部  7・・・画像記憶部  8・・・
初期状態記憶部  9・・・数次電子捕獲部  10・
・・測定値変換部  11・・・計算部  12・・・
ストローブ信号変更部  13・・・応答時間記憶部 なお、各図中同一符号は同−又は相当部分を示す。 代 理 人 大 岩 増 誰 図 図 図 手続補正書、自発、

Claims (1)

    【特許請求の範囲】
  1. (1)LSIを構成する複数の要素それぞれに与えられ
    た試験信号に応じて各要素から出力される信号に基づい
    てLSIの良否を判定するLSI評価装置において、 前記複数の要素それぞれに試験信号を与え る手段と、 該手段が試験信号を出力する時間間隔を変 更する手段と、 前記複数の要素それぞれに電子ビームを照 射する手段と、 該手段から照射される電子ビームにてLSI表面を走査
    することにより放出される数次電子を捕獲する手段と、 該手段により捕獲された数次電子をその捕 獲率に応じて電気信号に変換することにより各要素に与
    えられる試験信号に応じて出力された信号値を検出する
    手段と、 該手段により検出された電気信号を画像と して記憶する手段と、 該手段により記憶された画像の内の所定の 基準時刻における画像を記憶する手段と、 基準時刻における画像と他の時刻における 画像とを比較する手段と、 該手段による比較結果が得られた時点の試 験信号出力の時間間隔及び数次電子の捕獲率をそれぞれ
    当該要素の応答時間及び信号値とし、LSI表面に設定
    された座標系に対応付けて記憶する手段と を備えたことを特徴とするLSI評価装置。
JP24747989A 1989-09-21 1989-09-21 Lsi評価装置 Pending JPH03108349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24747989A JPH03108349A (ja) 1989-09-21 1989-09-21 Lsi評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24747989A JPH03108349A (ja) 1989-09-21 1989-09-21 Lsi評価装置

Publications (1)

Publication Number Publication Date
JPH03108349A true JPH03108349A (ja) 1991-05-08

Family

ID=17164071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24747989A Pending JPH03108349A (ja) 1989-09-21 1989-09-21 Lsi評価装置

Country Status (1)

Country Link
JP (1) JPH03108349A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747250B2 (ja) * 2005-09-05 2011-08-17 正哉 清野 代理人端末装置および代理人端末装置の制御プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747250B2 (ja) * 2005-09-05 2011-08-17 正哉 清野 代理人端末装置および代理人端末装置の制御プログラム

Similar Documents

Publication Publication Date Title
KR100909474B1 (ko) 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
US5757198A (en) Method and apparatus for detecting an IC defect using charged particle beam
EP0216077B1 (en) Full chip integrated circuit tester
JPS6095309A (ja) プリント配線基板を検査する方法および装置
JPH0385742A (ja) 欠陥検査方法及びその装置
JPH0526136B2 (ja)
JPS6063405A (ja) パタ−ン検査方法及びその装置
KR900002690B1 (ko) 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템
JPS6117075A (ja) 集積回路の検査法
KR900001268B1 (ko) 패턴 검사방법 및 장치
JPH03108349A (ja) Lsi評価装置
US6105156A (en) LSI tester for use in LSI fault analysis
JPS5853504B2 (ja) 集積回路装置の試験方法
JP3274132B2 (ja) 外観検査用基準パターンの作成方法
JPH0621179A (ja) Icチップの除去エリアの消去方法
JP2518534B2 (ja) Lsi検査方法
JP2595879B2 (ja) 半導体装置の動作解析装置
JP2002198406A (ja) 外観検査方法
JPH0729948A (ja) 半導体集積回路の故障解析装置
JP2001281164A (ja) パターン検査方法および装置
JP3699215B2 (ja) Lsi用不良解析装置
JPS59177846A (ja) 電子ビ−ム装置
JPS62191Y2 (ja)
JPH0425663B2 (ja)
JP2001141669A (ja) 回路パターンの欠陥検査方法及びその装置