KR900002690B1 - 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템 - Google Patents

반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템 Download PDF

Info

Publication number
KR900002690B1
KR900002690B1 KR1019860009959A KR860009959A KR900002690B1 KR 900002690 B1 KR900002690 B1 KR 900002690B1 KR 1019860009959 A KR1019860009959 A KR 1019860009959A KR 860009959 A KR860009959 A KR 860009959A KR 900002690 B1 KR900002690 B1 KR 900002690B1
Authority
KR
South Korea
Prior art keywords
data
input
pattern
exposure pattern
inspection
Prior art date
Application number
KR1019860009959A
Other languages
English (en)
Other versions
KR870005445A (ko
Inventor
쇼오고오 마쓰이
구니히꼬 시오자와
겐이찌 고바야시
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR870005445A publication Critical patent/KR870005445A/ko
Application granted granted Critical
Publication of KR900002690B1 publication Critical patent/KR900002690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

내용 없음.

Description

반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템
제 1a 내지 1c도는 패턴 배치 데이타의 제작을 설명하는 도.
제 2a 및 2b, 3a 및 3b, 4, 5a 내지 5c, 및 6도는 패턴 룰 체크를 설명하는 도.
제 7 도는 본 발명의 노출 패턴 데이타 검사 시스템의 윤곽을 보여주는 블록도.
제 8 도는 본 발명의 노출 패턴 데이타 검사 시스템의 실시예의 회로도.
제 9a 내지 9e도는 제 8 도에 표시된 데이타 입력 및 신호 해석장치의 동작을 설명하는 그래프.
제 10 도는 제 8 도에 표시된 슬리트 검사회로의 회로도.
제 11 도는 제 8 도에 표시된 노출 패턴 데이타 검사 시스템의 슬리트 검사 동작을 설명하는 흐름도.
제 12a 및 12b 도는 제 8 도에 표시된 노출 패턴 데이타 검사 시스템에 의한 슬리트 검사를 보여주는 도.
제 13a 내지 13c 도는 제 8 도에 표시된 노출 패턴 테이타 검사 시스템에 의한 패턴 비교검사를 보여주는 도.
제 14a 내지 14g 도는 제 8 도에 표시된 노출 패턴 데이타 검사 시스템에 의한 논리변화 패턴 검사를 보여주는 도.
제 15a 내지 15c 도는 중첩 패턴에 대한 검사 및 패턴의 연속성을 나타내는 도.
제 16 도는 다수 세그먼트를 가진 검사 영역을 지정하기 위한 도.
* 도면의 주요부분에 대한 부호의 설명
제 1 데이타 입력 및 신호 번역장치 : 100
제 2 데이타 입력 및 신호 번역장치 : 200
슬리트 검사회로 : 340, 350
논리회로 : 330
비교기 : 360
산술제어장치 : 300
CRTA : 371
CRTB : 373
CRTC : 372
본 발명은 반도체 집적회로(IC)장치의 노출 패턴 데이타를 검사하기 위한 시스템에 관한 것이다. 특히 본 발명은 영상 데이타형 내의 노출 패턴 데이타에 기초하여 반도체 IC 장치의 노출 패턴 데이타를 검사하기 위한 시스템에 관한 것이다.
일반적으로 반도체 IC는 ; 논리 디자인 ; 패턴디자인 ; 마스크 제작 ; 웨이퍼 제작을 위한 웨이퍼 처리 ; 웨이퍼 절단 및 IC조립의 단계로 제작된다. 패턴 디자인 단계 에 있어서는 논리 번역 ; 회로 디자인 ; 회로 분석 ; 패턴 배치 디자인 ; 특성분석 ; 및 패턴 배치 수정 과정을 포함한다.
마스크 제작 과정은 : 패턴 배치 디자인 도면으로부터 좌표를 판독하는 단계 ; 음극선관(CRT)상에 좌표를 표시하거나 플로터에 의해 좌표를 플로팅하는 단계 ; CRT 또는 플로트된 도면상의 좌표 데이타를 검사하고 수정하는 단계 ; 패턴 발생기에 의해 원래 패턴을 발생하는 단계 ; 포토-리피터에 의해 마스터 마스크를 제작하는 단계 ; 및 작업 마스크를 제작하는 단계를 갖는다.
상기 패턴 디자인의 자동화는 컴퓨터 에이드 디자인(CAD) 시스템을 이용함에 의해 수행되어 왔다. CAD시스템에 의해 제작되는 패턴 배치 데이타는 예를들어 CV 코포레이션, CALMA 코포레이션 등의 소정 포맷에 기초하여 자기테이프에 기억된다. 패턴 배치 데이타는 단지 윤곽을 정의하며 따라서 실제 노출에 의해 십자 패턴의 제작전에 패턴 배치 데이타는 노출 데이타를 제작하기 위해 데이타 해석이 되어야하며 이 노출 데이타는 주의깊게 조사되어야 한다.
노출 데이타를 조사하기 위한 시스템은 널리 알려져 있으며 노출 데이타 조사 시스템은 일반적으로 범용 컴퓨터 시스템 및 드라큐라(DRACURA), 스파이스(SPICE)등과 같은 프로그램을 사용하여 실현된다. 종래의 노출 데이타 조사 시스템은 CRT 또는 패턴상의 예를들어 CALMA 포맷을 갖춘 좌표 시스템의 데이타로부터 제작된 2차 원형의 시각 노출 데이타를 제공한다. 표시된 노출 데이타는 검사원에 의해 시각적으로 조사가능하다.
그러나 종래의 노출 데이타 조사 시스템은 낮은 데이타 처리속도 및 이에 따른 낮은 조사 효율, 기능 조사의 제한 및 조사 정확도 불량 등과 같은 많은 단점을 가지고 있다. 이 단점들은 구체예를 참고로하여 이후에 상세히 설명될 것이다.
본 발명의 목적은 데이타 처리속도가 개선된 반도체 IC 장치의 노출 패턴 데이타를 조사하기 위한 시스템을 제공하는 것이다.
본 발명의 다른 목적은 조사 및 조정에 요구되는 각종 기능을 가진 반도체 IC 장치의 노출 패턴 데이타를 조사하기 위한 시스템을 제공하는 것이다.
본 발명의 또다른 목적은 조사 정확도 및 신뢰성이 개선된 반도체 IC 장치의 노출 패턴 데이타를 조사하기 위한 시스템을 제공하는 것이다.
본 발명에 따르면 반도체 집적회로 장치의 십자선(reticle)을 형성하기 위한 노출 패턴 데이타를 조사하기 위한 시스템에 있어서, 검사 영역에 대한 요구에 응하여 좌표 데이타 형식으로 노출 패턴 데이타를 입력하여 2차원 형식의 실제 패턴에 대응하는 데이타로 입력 노출 패턴 데이타를 변환하고 변환된 데이타를 기억하며 비데오 신호 형식으로 기억된 데이타를 출력시키기 위한 장치 ; 입력 및 변환 장치에 작동적으로 접속되어 소정 패턴룰에 따라 비데오 신호에 기초하여 입력 및 변환 장치로부터 노출 패턴 데이타를 검사하기 위한 장치; 및 패턴 검사장치에 작동적으로 접속되어 검사장치에서 검사된 데이타를 출력하기 위한 장치를 포함하는 노출 패턴 데이타를 조사 시스템에 제공된다. 패턴 검사장치는 비데오 신호에 기초하여 기준치에 대하여 검사 영역내의 지정 섹션의 노출 패턴 데이타의 슬리트를 검사하기 위한 적어도 하나의 슬리트 검사회로를 포함할 수 있다. 패턴 검사장치는 또한 검사 영역내의 지정 섹션의 노출 패턴 데이타의 상태를 변경시키는 적어도 하나의 논리 회로를 포함할 수 있다.
입력 및 변환장치는 서로 독립적으로 동작하며 동일한 구성을 갖는 2개의 입력 및 변환회로를 포함할 수 있다. 그중 1회로는 조사될 노출 패턴 데이타를 입력하는데 사용되고 다른 회로는 기준 노출 패턴 데이타를 조사 노출 패턴 데이타로 입력하는데 사용된다. 패턴 검사장치는 2입력 및 변환회로의 노출 패턴 데이타를 비교하기 위한 회로를 포함할 수 있다.
패턴 검사장치는 더우기 데이타 비교의 전에 2입력 및 변환회로의 적어도 하나의 노출 패턴 데이타를 변경하는 논리 회로를 포함할 수 있다. 패턴 검사장치는 2입력 및 비교회로의 노출 패턴 데이타를 조합하기 위한 회로를 포함할 수 있다. 입력 및 변환장치는 소정 데이타 입력 해상도로서 노출 패턴 데이타를 입력시킬 수 있다. 패턴 검사장치는 데이타 입력 해상도에 의해 정의되는 해상도에 의해 검사를 수행한다.
한편 패턴 검사장치는 소정 지정 해상도로 검사를 수행할 수 있다. 입력 및 변환장치는 데이타 입력 속도 및 데이타 변환속도를 개선하기 위한 이중 데이타 기억장치를 포함할 수도 있다.
본 발명의 다른 목적 및 특징은 첨부한 도면을 참고로 하여 상세히 설명될 것이다.
본 발명의 바람직한 실시예를 설명하기 전에 종래기술의 구체적인 예 및 그것의 단점등을 설명함에 의해 본 발명의 특징을 강조하고저 한다.
주지된 바와같이 다수의 IC 칩이 제 1a 도에 표시된 반도체 웨이퍼(50)내에 형성될 수 있다. 각 IC 칩은 동일한 회로 구성을 가지며 따라서 동일한 방식으로 패턴닝된다. 패턴닝은 반도체 웨이퍼(50)상에 다수의 층, 예를 들어 약 20층에 대해 수행될 수 있으며 따라서 다수층에 대한 패턴 배치 데이타가 요구된다. 각칩, 예를들어 51은 10mm ×10mm의 크기를 가지며 수천개의 게이트를 포함할 수 있다.
패턴닝은 고해상도, 예를들어1μm 로 수행되어야만 한다. 결과적으로 방대한 양의 패턴 배치 데이타가 단일층 패턴닝에 조차로 필요로 된다. 앞에서 언급한 바와 같이 패턴 배치 데이타는 CAD 시스템에 의해 제작되며 임시적으로 자기테이프에 기억된다. 데이타 처리 표준화의 관점에서 단일층에 대한 패턴배치 데이타는 제 1b에 표시된 바와 같이 각각이 1mm×1mm 크기를 가진 다수의 세그먼트로 분할되어 있다.
더우기 패턴 배치 데이타의 축소라는 관점에서 볼때 패턴 배치 데이타는 좌표 데이타 형으로 발생된다. 예를들면, 제 1c 도에 표시된 바와같이 세그먼트(511)내의 선을 패턴닝할 때 패턴 배치 데이타는 (x1, y1)(x2, y1) 및 (x2, y2)의 좌표 데이타로 된다. 범용 디지탈 컴퓨터와 "스파이스" 등과 같은 처리프로그램을 사용하는 종래의 노출 패턴 데이타 조사 시스템에 있어서 제 1c도에 표시된 바와같은 각 세그먼트 패턴은 일시에 CRT 표시기상에 표시된다.
따라서 세그먼트의 다수의 패턴에 대한 패턴 룰체크, 예를들어 제 2a 도에서 세그먼트(511)의 패턴(A)과 다른 패턴(B)사이의 거리(d1)에 대한 체크가 CRT 표시기에서 시각적으로 이루어질 수 있다. 그러나 세그먼트(511)의 패턴(C)과 세그먼트(512)의 다른 패턴 (D)사이의 거리 (d2)에 대한 체크는 실행될 수 없다. 결과적으로 부적절하거나 또는 부적당한 패턴닝이 수행될 수 있으며 결국 반도체 IC 장치의 생산량이 감소된다.
어떤 패턴 배치 데이타가 다수의 패턴 노출 광학 시스템에 사용될 수 있으나 이들 광학 시스템의 해상도들이 상이할 수도 있다. 따라서 패턴 룰 체크를 수행하여 광학 시스템의 해상도들이 콤패티블 하도록 하여야 한다. 좀더 상세히 말해서 만약 2인접 패턴 A와 B사이의 설계 거리(d1)가 제 2a도에 표시된 바와같이 1μm이고 CRT 표시기 상에 표시된 실제 거리가 0.8μm 인 경우 실제 거리는 0.7μm 의 해상도를 가진 광학 시스템에 대해서는 측정가능하나 역으로 0.9μm의 해상도를 가진 광학 시스템에 대해서는 받아들여질 수 없다.
따라서 후자 광학 시스템에 대한 패턴 배치 데이타는 0.9μm 이상이 되도록 조정되어야만 하다. 그러나 이 조정은 낮은 동작속도 및 유효 기능의 부족 또는 미구비 등으로 인하여 종래의 노출 패턴 데이타 조사시스템에 의해 용이하고 효과적으로 이루어질 수 없다. 즉, 더이상의 조사 기능이 요구된다.
추가로 요구되는 기능중의 하나는 확장 및 축소기능이다. 즉, 패턴의 조정이 요구될때, 예를들면 제 3a 도에 도시된 패턴(A)으로부터 거리가 10μm인 패턴(B)이 예를 들면 제 3b 도에 도시된 패턴(A)으로부터 거리가 15μm 인 패턴(B')으로 확장되어질 수 있으며 역으로도 가능하다. 그러나 종래의 노출 패턴 데이타 검사시스템은 본질적으로 이러한 기능을 제공하지 않는다.
추가로 요구되는 기능중의 또다른 하나는 다수의 층에 대한 패턴 룰 체크이다. 한층의 드레인 패턴(D)및 다른 층의 게이트 패턴(G)의 중첩부(OV)의 크기 및 제 4 도에서 도시된 거리 (d3 내지 d8)가 요구될 수 있다. 이러한 체크는 본질적으로 종래의 노출 패턴 데이타 검사 시스템에 의해서 행해지지 않는다.
포토 레지스트 그레이드에 의하면 제 5b 도에 도시된 포지티브 포토 레지스트에 대한 포지티브 패턴 또는 제 5c 도에 도시된 네기티브 포토 레지스트에 대한 네가티브 패턴이 요구된다. 네가티브 패턴이 요구될때, 제 5a도에 도시된 원래 디자인된 패턴에 대한 패턴 반전이 초래되어지지만, 이 반전은 저속도 및 프로그램 기능의 부족 때문에 본질적으로 종래의 노출 패턴 데이타 검사 시스템에 의해 제공되어지지 않는다.
다수의 세그먼트에 걸친 패턴, 예를들면 세그먼트(511 내지 513)에 걸친 패턴(E)이 패턴닝에 있어 제공되도록 만들어질 때, 인접한 세그먼트(511과 512 및 512 와 513)의 경계에서의 패턴 불연속성을 방지하지 위해 패턴 데이타(E1,E2, E3,E4), (E5, E6, E7, E8) 및 (E9, E10, E11, E12)가 생성된다. 그러나 종래의 노출 데이타 검사 시스템에 있어서는 세그먼트(511)에서의 중첩부(E5, E15, E7, E16), 세그먼트(512)에서의 (E13, E2, E16, E3)와 (E9, E17, E11, E18) 및 세그먼트(513)에서의 (E17, E6, E18, E8) 는 부적절한 데이타로 간주된다.
본 발명의 바람직한 실시예가 설명되어 질 것이다.
제 7 도는 본 발명의 윤곽을 나타내는 블록 다이어그램이다. 제 1 도에 의하면 먼저 참고 디자인 패턴 데이타를 기억하는 자기테이프(MT-DR) 및 검사 패턴 데이타를 기억하는 다른 자기테이프(MT-DT)가 제공되어 있다. 참고 디자인 패턴 데이타는 이전에 참고 패턴으로서 디자인 생성 및 사용된 디자인 패턴 데이타를 포함한다. 검사 패턴 데이타는 디자인 패턴 데이타를 참고로 하여 패턴을 수정하고 검사되도록 새로이 생성된 디자인 패턴 데이타를 포함한다. 자기테이프(MT-DR 및 MT- DT)에 기억된 패턴 데이타는 예를들면 CV 포맷 혹은 CALMA 포맷에 의해 형성된다.
자기테이프(MT-DR 및 MT-DT)에 기억된 패턴 테이타는 좌표 데이타를 기초로 생성된 윤곽 데이타이며 따라서 자기테이프(MT-DR 및 MT-DT)에 기억된 패턴 데이타의 십자선을 생성하기 위하여 노출에 적합한 데이타로의 데이타 번역은 검사 이전에 행해진다. 번역된 참고 및 검사 노출 데이타는 각각 자기 테이프(MT-ER 및 MT-ET) 에 기억된다.
본 발명의 노출 패턴 데이타 검사용 시스텀(1)은 십자선 생성이전에 노출 데이타를 검사 및 조정하기 위해 사용되어질 수 있다. 노출 패턴 데이타 검사 시스템(1)의 윤곽 은 다음과 같다. 노출 데이타는 영상 데이타로 번역되며, 번역된 노출데이타는 표시장치(DSP-A 및 DSP-B) 에 표시되며, 번역된 노출 데이타는 가령 비교, 확인, 구성과 같은 요구된 처리 과정에 따라 처리되며, 처리 결과는 소정의 패턴 룰에 따라 검사되어지며, 검사된 결과는 출력이 된다. 노출 패턴 데이타 검사 시스템(1)은 제 8 도를 참고로 하여 더 상세히 설명되어질 것이다.
제 8 도에 의하면, 노출 패턴 데이타 검사 시스템은 제 1 데이타 입력과 신호 번역장치(100), 제 2 데이타 입력과 신호 번역장치(200) 및 연산과 제어장치(300)를 포함한다. 제 1 데이타 입력 및 신호 번역장치(100)는 자기테이프(MT-ET)로부터 검사 노출 패턴 데이타를 입력하며 영상 신호의 형태로 입력 데이타를 영상신호로 번역한다. 한편, 제 2 데이타 입력 및 신호 번역장치(200)는 자기테이프(MT-ER)로부터 참고 노출 패턴 데이타를 입력하며 또한 영상 신호의 형태로 입력 데이타를 영상 데이타로 번역한다.
데이타 입력 및 신호 번역장치(100)는 자기테이프(MT-ET)로부터 검사 노출 패턴 데이타를 입력하기위한 자기테이프 데이타 입력회로(101), 스위치(111) 및 자기테이프 데이타 메모리 (102 및 103)로 구성된다. 데이타 입력 및 신호 번역장치(100)는 스위치(112), 노출 패턴 데이타를 영상 신호의 형태인 패턴 데이타로 번역하는 영상 신호 반전회로(104), 스위치(113), 영상 패턴 데이타를 기억하는 영상 데이타 메모리(106 및 107), 스위치(114) 및 영상 신호 출력 제어회로(108)로 구성된다. 더우기 데이타 입력 및 신호 번역회로(100)는 연산 및 제어장치(300)에 동작적으로 연결되며 상기 회로 동작을 전체적으로 제어하는 자기테이프 제어 장치회로(105)를 포함한다. 또한 영상신호 출력 제어회로(108)는 연산 및 제어장치(300)에 연결되어 있다.
데이타 입력 및 신호 번역회로(100)는 이중 자기테이프 데이타 메모리(102 및 103), 이중 영상 데이타 메모리(106 및 107) 및 이러한 메모리의 데이타 입력 혹은 메모리로부터의 데이타 출력을 선택적으로 변경하기 위한 스위치(111 내지 114)를 포함하며, 따라서 데이타 처리시간을 향상시키기 위한 이중 시스템으로 구성되어 있다.
데이타 입력 및 신호 번역장치(200)는 데이타 입력 및 신호 번역장치(100)와 같은 구조를 가지므로 설명은 생략한다. 연산 및 제어장치(300)는 소형 컴퓨터의 중앙 처리장치(CPU)(309), 그것에 연결된 버스(301), CPU(309)에 동작적으로 연결되고 그안에 프로그램을 로드하는 판독 전용 기억장치(ROM)(310), 입력 및 출력(I/O) 버퍼(304)를 통하여 CPU(309)에 동작적으로 연결된 동작 판넬(302) 및 I/O 버퍼(307)를 통하여 CPU(309)에 동작적으로 연결된 프린터(303)를 포함한다.
또한 연산 및 제어장치(300)는 예를들면 거짓 좌표 데이타를 기억하는 등속 호출 기억장치(RAM)(311)도 포함한다. 더우기 연산 및 제어장치(300)는 I/O 버퍼(306)를 통하여 CPU(309)에 연결된 자동 데이타정렬회로(320) 및 I/O 버퍼(312)를 통하여 CPU(309)에 각각 연결된 로직 연산회로(330)와 슬리트 검사회로(340 및 350)를 포함한다.
더우기 연산 및 제어장치(300)는 비교기 회로(360) 및 CRT 표시장치(371 내지 373)를 포함한다. 오실로스코프(381)는 원래의 영상신호를 관찰하기 위하여 CRT 표시장치(373)에 병렬로 연결되어질 수 있다. CPU(309)는 I/O 버퍼(305 및 308)를 통하여 자기테이프 제어장치(105 및 205)에 각각 연결된다.
제 9a 내지 제 9e 도를 참고하여 데이타 입력 및 신호 번역장치(대표적으로, 100)의 동작이 설명되어질 것이다.
제 9a 도는 2차원 우각 좌표 시스템에 자기테이프(MT-ET)에 저장된 노출 패턴 데이타의 시각 표시이다. 이는 제 1b 도에 상응한다.
각 세그먼트의 크기는 1mm×1mm이며 해상도는 1㎛×1㎛이다. 여기서 자기테이프(MT-ET)에 있는 노출 패턴 데이타 전부를 동시에 입력하고 번역하기 위하여는 거대한 메모리 용량 및 매우 긴 번역시간이 요구된다. 그다음에 검사기는 인덱스(i 및 j)에 의해 한정된 중앙 세그먼트를 지정하며 여기서 i는 판넬(302)에 의해 조사되어지는 영역의 행번호이며 j는 열 번호이다. 검사기의 요청은 CPU(309)를 통하여 자기테이프 제어장치(105)에 전달되며 자기테이프 데이타 입력회로(101)는 그 요청에 응하여 자기테이프(MT-ET)에 있는 노출 패턴 데이타를 판독한다.
판독 노출 패턴 데이타는 단일 인덱스(i 및 j)의 세그먼트 혹은 다수의 인덱스(i-1, j-1), (i-1, j), (i-1, j+1), (i,j-1), (i,j), (i,j+1), (i+1,j-1), (i+1,j) 및 (i+1,j+1)의 세그먼트에 대한 것일 수 있다.
제 9b 도는 제 9a 도의 세그먼트(i,j)의 노출 패턴 데이타의 확대도이다. 노출 패턴 데이타는 인덱스(i 및 j) 및 좌표 데이타(x1, y1; a1, b1; x1, y2및 a2, b2)를 포함한다. 제 9b 도에서 참조 심볼(x0및 y0)은 좌표의 참조점을 나타낸다. 즉, X0는 제 9a 도에서 원점으로부터 x-축의 절대 좌표를 나타내며 y0는 그 원점으로부터 y-축의 절대 좌표를 나타낸다.
좌표(x1,y1) 및 (x1, y2)는 참조 좌표(x0, y0)로부터의 거리이며 ; 참조(a1및 a2)는 점(x1)으로부터 x방향으로의 길이이며 ; 참조(b1및 b2)는 점(y1및 y2)으로부터 y방향으로의 길이이다. 좌표에 관련된 파라미터는 1㎛의 해상도에 의해 세트된다.
제 9c 도는 자기테이프 데이타 메모리(102 및 103)에서의 상기 데이타 기억의 상태를 나타내는 도이다. 스위치(111 내지 113)는 자기테이프 제어회로(105)에 의해 제어되어 버퍼링 데이타 처리를 실현한다. 예를들면, 먼저 자기테이프 데이타 입력회로(101)로부터의 소정양의 노출 패턴 데이타는 제 8 도에 도시된 스위치(111)를 선택함에 의하여 자기테이프 데이타 메모리(102)에 기억된다.
자기데이타 메모리(102)가 꽉차 있을때, 자기테이프 데이타 입력회로(101)와 자기테이프 데이타 메모리(103)를 연결시키고, 노출 패턴 데이타를 자기테이프 데이타 메모리(103)에 기억시키기 위해 스위치(111)는 변화된다. 또한 자기테이프 데이타 메모리(102)와 영상신호 반전회로(104)를 연결시키고, 영상신호 반전회로(104)와 영상 데이타 메모리(106)를 연결시키기 위하여 스위치(112 및 113)는 작동된다.
노출 패턴 데이타가 자기테이프 데이타 메모리(103)에 로드되는 동안, 자기테이프 데이타 메모리(102)에 기억된 노출 패턴 데이타는 점선에 의해 도시된 상태는 갖는 스위치(112)를 통하여 영상신호 반전회로에 연속적으로 출력되어 영상신호로 반전되고 점선으로 도시된 상태를 가지는 스위치(113)를 통하여 영상 데이타 메모리(106)에 기억된다. 상기 동작은 양자택일로 실행되어질 수 있다.
영상 신호 반전회로(104)는 제 9d 도에 도시된 실제 페턴닝도에 대응하며 제 9c 도에 도시된 좌표 데이타를 기초로 1㎛의 해상도를 갖는 데이타를 발생시키며 영상 데이타 메모리(106 및 107)에 보낸다. 더 상세히 말하면 영상 데이타 메모리(106 및 107)에 로직 "1"로서 세트된 데이타는 실제적으로 패턴된다.
자기테이프 제어회로(105)로부터 가해진(도시되진 않았지만) 클록신호에 동기하여 영상신호 출력제어회로(108)는 수평방향으로 영상 데이타 메모리(106 혹은 107)에 기억된 데이타를 주사하며 데이타가 로직 "1"일때 고레벨 신호를 출력한다. 만일 데이타가 로직 "1"이 아니면 저레벨 신호가 출력된다. 상기 수평주사는 상하 방향으로 연속적으로 행하여진다.
제 9e 도는 영상신호 출력 제어회로(108)에서 발생되고 제 9d 도에 도시된 데이타에 대응하는 영상 신호도이다.
상기 데이타 판독 및 번역은 범용 컴퓨터와 프로그램의 조합인 종래 시스템 대신에 상기 동작을 실행하는데 최적인 구성을 갖는 순하드웨어 회로에 의해 실행된다. 따라서 이 처리의 동작 시간은 상당히 단축된다. 조사되어지고 동시에 CRT에 표시된 노출 패턴 데이타는 최소한 한 세그먼트의 데이타이다. 따라서 영상 데이타 메모리(106 및 107)를 조합하여 얻어진 메모리 용량은 1000비트(=1mm/1㎛)×1000비트(=1mm/1㎛) 즉, 적어도 1메가 비트이다.
제 2b 도에 도시된 패턴을 조사하기 위하여 바람직하게는 2메가 비트 메모리 용량 즉, 영상 데이타 메모리(106)에 대한 1메가 비트 및 영상 데이타 메모리(107)에 대한 다른 1메가 비트가 제공되어 진다.
상기 내용은 간단한 계산이며 영상 데이타 메모리(106 및 107)를 조합하여 얻어진 단지 1메가 비트의 메모리 용량은 제 2b 도에 도시된 패턴을 조사하는데 충분하다.
후자의 동작은 차후에 설명되어질 것이다.
자기테이프 데이타 메모리(102 및 103) 및 영상 데이타 메모리(106 및 107)(임시 데이타 기억에 이용된다)의 메모리 용량은 데이타 입력 속도 및 데이타 번역 속도등에 의하여 한정된다.
단층의 노출 패턴 데이타의 슬리트 검사는 제 10, 11 도 및 12a와 12b 도를 참고로하여 설명되어질 것이다. 제 10 도는 슬리트 검사 회로(340)의 회로도 ; 제 11 도는 슬리트 검사를 설명하는 흐름도 ; 및 제 12a 와 12b 도는 검사된 패턴도이다.
제 10 도를 참고하면, 슬리트 검사회로(340)는 영상신호 출력 제어회로(108)에서 출력되어진 제 9e 도에서 도시된 영상신호의 형태로 검사되어질 노출 패턴신호(STST)를 받아서 적분하는데 제 1 적분기(341), 기준 슬리트신호(SREEF)를 받아서 적분하는 제 2 적분기(342), 및 적분기(341 및 342)로 부터 적분된 전압신호를 받아서 비교하는 비교기(342)를 포함한다. 검사노출 패턴신호(STST)가 기준신호(SREEF)보다 클때 비교기(343)는 고레벨신호(SGOOD1)를 출력한다. 슬리트 검사 회로(340)는 다른 기준 슬리트신호(SREF')를 받아서 적분하는 제 3 적분기(344) 및 적분기(341 및 344)로 부터 출력된 적분된 전압신호를 받아서 기준 슬리트신호(SREF')가 검사 노출 패턴신호(STST)보다 클때 다른 고레벨신호(SGOOD2)를 출력하는 제 2 비교기(345)를 포함한다. 슬리트 검사회로(340)는 고레벨 신호(SGOOD1 및 SGOOD2)를 받아서 신호(SGOOD1 및 SGOOD2)가 둘다 고레벨일 때 제 3 고레벨 신호(SGOOD3)를 출력하는 AND 게이트(346)를 포함한다.
상기 진술한 바와같이, 제 1 고레벨 신호(SGOOD1)는 검사 노출패턴 신호(STST)가 제 1 기준 슬리트신호(SREF)보다 크다는 것을 나타내며 제 2 고레벨신호(SGOOD2)는 제 2 기준 슬리트신호(SREF')가 검사 노출 패턴신호(STST)보다 크다는 것을 나타내며 제 3 고레벨 신호(SGOOD3)는 검사 노출 패턴신호(STST)가 기준 슬리트신호(SREF 및 SREF')사이에 있음을 나타낸다. 제 1 내지 제 3 고레벨 신호(SGOOD1 내지 SGOOD3)는 검사의 등급에 응하여 선택적으로 사용된다.
슬리트 검사회로(350)는 상기와 유사한 회로 구성을 가지므로 이에 대한 기술이 생략되었다.
슬리트 검사동작에 대하여 제 11 도를 참고로 하여 기술하겠다.
[단계 01 (SO1)]
검사자(또는 조작자)가 조작자 패널(302)상의 "룰 체크 온"푸시버튼 스위치(PBS)를 눌러 슬리트 조사동작을 초기화한다.
[단계 02 (SO2)]
조작자가 검사 노출 패턴 데이타를 기억한 자기테이프(MT-ET)를 자기 테이프 시스템(도시되지 않음)에 세트하고, 다음에 조작자 패널(302)상의 "파일인쇄 요구" PBS를 누른다.
[단계 03 (SO3)]
CPU(309)가 자기 테이프 시스템, 그것에 접속된 자기 테이프 데이타 입력회로(101), 자기테이프 제어장치(105) 및 I/O 버퍼(305)를 통하여 자기테이프(MT-ET)로부터의 세그먼트의 일련번호 및 인덱스 등 조사영역을 측정하는 정보를 포함하는 파일 데이타를 판독한다. CPU(309)는 I/O 버퍼(307)를 통하여 프린터(303)에서 판독 파일 데이타를 프린트 아웃한다.
[단계 04 (SO4)]
조작자는 프린트 아웃된 데이타에 기하여 검사 될 영역을 정하고 조작자 패널(302)을 통하여 동일한 것을 세트한다.
[단계 05 (SO5)]
그후에 조작자는 조작자 패널(302)을 통하여 패턴룰은 세트한다. 패턴 룰을 예컨대 다음과 같다.
(a) 5배 노출에서 4㎛ 내에 검사 또는 (b) 10배 노출에서 7㎛ 내에 검사
[단계 06 (SO6)]
다음에 CPU(309)는 데이터 입력 및 신호 번역장치(100), 슬리트검사 회로(304), 및 CRT표시장치(371)를 실제로 트리거한다.
[단계 07 (SO7)]
슬리트 검사는 다음 단계로 실행된다.
(a) 데이타 입력 및 신호 번역장치(100)는 조작자에 의하여 지정되는 자기테이프(MT-ET)로부터의 대응노출 패턴 데이타를 판독하고, 판독 노출 패턴 데이타를 패터닝 노출 데이타로 변환하고 및 제 9a 내지 제 9d 도를 참고로 하여 기술된 바와같이 비데오 데이타 메모리(106,107)에 동일한 것을 세이브(save)한다.
(b) 비데오 신호 출력 제어회로(108)는 비데오 데이타메모리(106,107)에 기억된 변환 데이타에 따라 제 9e 도에 도시된 바와같이 비데오 신호를 발생하며, 및 발생된 비데오 신호를 CRT 표시장치와 슬리트검사 회로(340)로 출력한다.
(c) CRT 표시장치(371)는 제 12a 도에 도시된 바와같이 수신된 비데오 신호를 표시한다. 표시된 도면은 확대되어 용이한 시각 표시 및 육안으로 식별되는 1㎛의 해상도, 특히 1㎛에 해당하는 표시장치의 적어도 1도트의 식별을 가능하게 한다. 상기예에서 패턴은 단일층 및 웨이퍼의 단일 세그먼트로 제조된다.
동시에 제 10 도에 도시된 슬리트 검사 회로(340)는 비데오 신호 출력 제어회로(108)로부터 검사될 비데오 신호 및 지정된 룰 체크 데이타에 의하여 정해진 펄스폭을 갖는 기준 슬리트 신호를 적분기(341)의 입력축에서 수신된다. 패턴(A1, A2)사이의 슬리트(d1)가 체크되어 슬리트(d1)는 기준슬리트 보다 더 큰지 여부를 결정한다. 조사는 1㎛의 해상도에서 실행된다. 상측에서 하측으로 제 12a 도의 수직방향으로 슬리트조사가 실행된다. 수직방향에서의 어떤 슬리트가 기준 슬리트보다 더 작을 경우에 비교기(343)로부터의 고레벨 신호(SGOOD1)는 대응선에서 하강한다. CPU(309)는 수직선의 진행과 동기되어 고레벨 신호를 출력하며 RAM(311)에서의 오류상태를 세이브한다.
슬리트 조사가 실행되어 슬리트(d1)는 기준 슬리트(SREF')보다 더 작은지를 체크하며, 제 10 도에 도시된 적분기(344), 비교기(345), 및 AND 게이트(346)를 사용하여 기준 슬리트(SREF, SREF')사이에 슬리트(d1)가 놓여 있는지를 조사한다.
상기 조사를 위하여 조사되는 간격(VS1)이 미리 설정되며, 따라서 상기 조사는 간격(VS1)으로 실행된다.
[단계 08 (SO8)]
상기 슬리트 조사가 완료될때 CPU(309)는 RAM(311)에 기억된 조사 결과를 프린터(303)에 출력한다. 테스트 결과는 또한 CRT 표시장치(371)상에 표시된다. 그후에 조사동작이 종료된다.
노출 데이타가 변환되고 비데오 데이타 메모리(106, 107)에 기억된 것과 동일한 세그먼트내의 다른 영역의 조사가 실행될 경우에 조사자는 단계(SO4)로부터 동작을 반복할 수 있다.
제 12b 도는 간격(VS2)동안 패턴(A3)의 슬리트 검사용의 또다른 패턴도이다. 이 패턴조사는 상기의 방법과 유사한 방법으로 실행될 수 있다.
또 다른 세그먼트용 조사가 요구될 경우에 조사자는 단계(SO1)로 부터 시작해야만 한다.
상기 슬리트 검사는 자기 테이프(MT-ER)내에 초당기준 노출 패턴 데이타에 대하여 실행될 수 있다.
다음에 또다른 패턴 조사에 대하여 기술하겠다. 이 검사에서 자기테이프(MT-ET)내의 재조사된 노출 패턴 데이타는 자기테이프(MT-ER)내의 본래 패턴 데이타인 기준 노출 패턴 데이타와 비교된다.
제 11 도에 도시된 표준동작이 패턴 검사에 응용된다. 데이타 입력 및 신호번역장치(200)는 조사자에 의하여 지정되는 자기 테이프(MT-ER)로부터의 대응 기준노출 패턴 데이타를 판독하고, 판독 데이타를 패터닝 데이타로 변환하며, 및 비데오 신호를 CRT 표시장치(371)와 비교기(306)로 출력한다. 동시에 데이타 입력 및 신호는 번역장치(100)는 자기 테이프(MT-ET)로부터 대응하는 재조사 노출 패턴을 판독하여, 판독 데이타를 패터닝 데이타로 변환하며, 및 비데오 신호를 CRT 표시장치(372)로 출력한다. 결과적으로 기준 패터닝도와 재조사 패터닝도는 제 13a 도와 13b 도에 도시된 바와같이 CRT표시장치 사이에 표시된다. 비교기(360)에서 비데오 신호 출력 제어회로(108, 208)로부터의 패턴 데이타는 비데오 신호의 형태도 비교되며 그들 사이의 차이가 추출되어 제 13c 도에 도시된 바와같이 CRT표시장치(373)상에 표시된다. CRT 표시장치(371,372,373)을 관측함으로써 조사자는 자기테이프(MT-ET)내의 패턴 데이타의 재조사를 용이하게 입증할 수 있다.
비교기(360)로부터의 차이는 I/O 버퍼(312)를 통하여 CPU(309)에서 판독 가능하며 프린터(303)에서 인쇄될수 있다.
양 노출 패턴 데이타 사이의 차이는 비교기(360)에 접속된 오실로스코프(381)에 의하여 관측 가능하다.
입증된 재조사 노출 패턴 데이타에 관하여 상기와 같은 슬리트 검사가 실행될 수 있다.
논리적으로 처리되는 노출 패턴 데이타의 패턴검사에 대하여 기술하겠다. 이와같은 종류의 패턴 검사는 다음과 같이 실행될수 있다.
(a) 노출 패턴 데이타가 제 5a 도 내지 제 5c 도에 도시된 바와같이 반전된다.
(b) 그 노출 패턴 데이타 예컨데 제 13a 도 내지 13c 도에 도시된 바와같이 기준 및 재조사된 패턴데이타간의 차이의 가산된 부분과 제거된 부분이 판별된다.
(c) 검사가 실행되어 제 4 도에 도시된 바와같이 평면내의 동일영역에 다수층의 중첩부가 존재하는지를 검색한다.
논리 산술회로(330)는 OR 게이트, AND 게이트, 배타적-OR 게이트, 인버터, 및 CPU(309)의 제어하에 비데오 신호출력 제어회로(108,208), 슬리트 검사회로(340) 및 CRT 표시장치(373)에 동작적으로 접속되는 다른 논리장치를 포함한다. 논리산술회로(30)내의 논리 회로는 검사자로부터의 요구에 응하여 임의의 조합으로 접속될수 있다.
전형적인 논리 산술 동작은 다음과 같다.
(a) 제 14c 도에 도시된 바와같이 제 14a 도에 도시된 패턴 A와 제 14b 도에 도시된 패턴 B의 배타적 -OR(A
Figure kpo00002
B),
(b) 제 14b 도에 도시된 바와같이, 제 14a 도에 도시된 패턴 A와 반전된 패턴(스 캔), 및 그의 역의 논리-OR,
(c) 제 14e 도에 도시된 바와같이 제 14a 도에 도시된 패턴 A와 반전된 패턴(스 캔) 및 그의 역의논리-OR,
(d) 제 14f 도에 도시된 바와같이 제 14a 도에 도시된 패턴 A와 제 14b 도에 도시된 패턴 B의 논리-AND,
(e) 제 14g 도에 도시된 바와같이 제 14a 도에 도시된 패턴 A와 반전된 패턴 B 또는 그의 역의 논리-AND,
(f) 제 5c 도에 도시된 바와같이 제 5a 도의 패턴의 단순한 반전, 및 (g)제 5b 도에 도시된 바와같이 제 5a 도의 패턴의 재반전.
상기와 같이, 패턴 A와 B가 임의로 선택된다. 예컨대 패턴(A)은 검사 노출 패턴 데이타이며 패턴(B)은 기준 패턴 데이타일수 있다. 또다른 예에서 패턴(A)은 제 1 층 노출 패턴 데이타일수 있고 패턴(B)은 동일 세그먼트내의 제 2 층 노출 패턴 데이타일수 있다.
상기 계산치는 CRT 표시장치(373)상에 표시되며 인쇄될수 있다. 또한 슬리트 검사회로(340)에서 슬리트검사가 수행될 수 있다.
상기 동작을 통하여 다수의 층, 패턴중첩, 패턴 검증 및 패턴 비교등의 패턴 조사가 수행될 수 있다.
노출 패턴 데이타 조사 시스템에서 임의의 좌표 중심에 관하여 1세그먼트에 대응하는 일련의 노출 패턴 데이타는 자기테이프 입력회로(101 및/또는 201)를 통하여 판독된다. 조사자가 제 2b 도의 도트선에 의하여 도시된 검사 영역을 지정할 때 세그먼트(511, 512)사이에 놓인 패턴(C, B)의 슬리트 검사가 실행될 수 있다. 다른 검사도 또한 실행될수 있다.
상기 데이타 처리에 따라 세그먼트(511, 512)의 경계상에 놓인 패턴의 연속 조사, 및 세그먼트(512, 513)의 경계에 놓인 패턴 특히(E5, E2, E4, E7)와 (E9, E6, E8, E11)의 중첩부의 패턴이 조사된다.
특히 데이타 입력 및 신호 번역장치(100)는 제 6 도에서 도트선으로 둘러쌓은 영역에 있으며 세그먼트(511, 512)사이에 놓인 노출 패턴 데이타를 판독한다. 세그먼트(511, 512)내의 판독 및 번역된 데이타 OR일 경우에 제 15a 도에 도시된 패턴은 CTR 표시장치상에서 얻어진다. 데이타가 AND일 경우에는 제 15b 도에 도시된 바와같은 또다른 패턴이 얻어지며, 및 데이타가 배타적-OR일 경우에는 제 15c 도에 도시된 바와같은 또다른 패턴이 얻어진다.
또한 제 15 도의 도트선으로 표시된 세그먼트(511, 512, 521, 522)상에 놓인 조사영역(R1, R2)이 조사될수 있다.
자동 데이타 정열회로(320)는 노출 데이타를 변화시키는 데이타 입력 및 신호 번역장치와 함께 사용된다. 생(raw)노출 패턴 데이타에 대한 슬리트 검사가 시작된 후에 제 2 도의 패턴(B)이 소정거리 만큼 우측으로 이동하고저 할 경우에 조사자는 패턴, 소정거리, 및 그것이 이동해야만 하는 방향에 대응하는 좌표를 지정한다. 자동 데이타 정렬회로(320)는 지정된 파라메터에 응하여 비데오 데이타 메모리(106,107,206,207)에 기억된 데이타 위치를 I/O 버퍼(305,308) 및 자기 테이프 제어 회로(105,205)를 통하여 변환시킨다.
상기 지정은 CRT 표시장치에 대한 입력도구로서 예컨데 조이스틱(joystick), 추적 볼에 의하여 행하여질수 있다. 조사자는 수정된 패턴의 패턴조사를 시도하고, 식별된 자기테이프(MT-ET)에 기억된 소오스 패턴으로 귀환할 수 있다.
자동 정렬회로(320)를 사용함으로써 예컨대 제 3a 도 내의 패턴(B)으로부터 제 3b 도의 패턴(B')로의 패턴변화가 또한 실행할 수 있다.
또한 제 4 도 내의 패턴(D,G)중 예컨대 어느 하나의 패턴 이동이 실행가능하다.
상기 실시예에서 비데오 데이타 메모리(106,107,206,207)의 메모리 능력은 1㎛의 해상도를 갖는 1mm×1mm의 세그먼트내의 노출 패턴 데이타를 기억하는 1M 비트이다. 데이타를 비데오 데이타 메모리로 기억하는 해상도가 2㎛로 감소되는 경우에 4 세그먼트(예컨데 511,512,521,522)내의 노출 패턴 데이타가 기억될 수 있다. 이 경우에는 검사 해상도는 반으로 감소된다. 한편 메모리 능력의 4M 비트로 감소될수 있다.
비데오 데이타 메모리(106,107,206,207)내에 기억된 데이타는 예컨데 조이스틱 또는 추적볼에 의하여 지정된 중심에 관하여 비데오 신호 출력 제어회로(108 또는 208)를 통하여 자유로이 출력 가능하다.
따라서 소위 "스크로링(scrawling)"검사 및 표시기 실현될 수 있다.
비데오 데이타 메모리에 기억된 데이타는 또는 CRT 표시 장치상에 표시를 위하여 확대 될수 있다.
이것은 CRT 표시장치의 시각검사를 용이하게 한다.
상기 패턴 검사는 실제 광시스템을 고려할 경우에 실제 십자선 패턴 형성과 정확히 동일한 방식으로 형성된다. 결과적으로 노출 패턴 데이타조사 시스템에 의한 패턴 검사의 신뢰성이 크게 증가된다.
노출 패턴 데이타 조사 시스템이 하드웨어 회로를 적당히 조정함으로써 실행되어 종래 시스템과 비교하여 동작시간을 크게 단축시킨다. 즉 동작시간은 종래 시간에 비하여 대체로
Figure kpo00003
내지
Figure kpo00004
으로 감소된다.
본원의 노출 패턴 데이타 조사 시스템에서 패턴 조사 및 표시는 비데오 신호 형태의 데이타에 의하여 실행되므로 동작시간을 가속시킬 수 있다.
본발명에 따라 노출패턴 데이타 조사 시스템은 패턴조사 및 패턴 조정에 요구되는 많은 기능이 제공되어 종래 시스템의 결점을 제거할수 있다.
본 발명의 노출 패턴 데이타 조사 시스템에서 종래 시스템내의 세그먼트에 의한 데이타 조정 한계가 제거된다.
본발명의 광범위한 상위 실시예가 본발명의 요지내에서 가능하다.
본 발명은 청구범위에서 정해지는 것을 제외하고 상세한 설명에 기재된 특정 실시예에 제한되지 않는다.

Claims (14)

  1. 반도체 집적회로 장치의 십자선(reticle)을 형성하기 위한 노출 패턴 데이타를 조사하기 위한 시스템에 있어서 ; 검사 영역에 대한 요구에 응하여 좌표데이타 형식으로 노출 패턴 데이타를 입력하여, 2차원 형식의 실제패턴에 대응하는 데이타로 상기 입력 노출 패턴 데이타를 변환하고, 상기 변환된 데이타를 기억하며, 비데오 신호 형식으로 상기 기억된 데이타를 출력시키기 위한 수단 ; 상기 입력 및 변환 수단에 작동적으로 접속되어, 소정 패턴룰에 따라 상기 비데오 신호에 기초하여 상기 입력 및 변환 수단으로부터 상기 노출 패턴 데이타를 검사하기 위한 수단 ; 및 상기 패턴 검사장치에 작동적으로 접속되어 상기 검사 수단에서 검사된 데이타를 출력하기 위한 수단으로 구성되는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  2. 제 1 항에 있어서, 상기 패턴 검사수단은 상기 비데오 신호에 기초하여 기준치에 대하여 상기 검사 영역내의 지정 섹션의 상기 노출 패턴 데이타의 슬리트를 검사하기 위한 적어도 하나의 슬리트 검사 회로를 포함하는 것을 특징으로 하는 노출패턴 데이타 조사 시스템.
  3. 제 1 항에 있어서, 상기 패턴 검사 수단은 상기 검사 영역내의 지정 섹션의 상기 노출 패턴 데이타의 상태를 변경시키는 적어도 하나의 논리회로를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  4. 제 1 항에 있어서, 상기 입력 및 변경수단은 동일한 검사 영역에 다수의 층에 대한 노출 패턴 데이타를 입력하며, 상기 패턴 검사수단은 상기 다수층의 패턴을 검사하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  5. 제 1 항에 있어서, 상기 입력 및 변환수단은 서로 독립적으로 동작하며 동일한 구성을 갖는 2개의 입력 및 변환 장치를 포함하며, 이중 일 입력 및 변환장치는 조사될 노출 패턴 데이타를 입력하는데 사용되고, 다른 입력 및 변환장치는 기준 노출 패턴 데이타를 상기 조사 노출 패턴 데이타로 입력하는데 사용되는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  6. 제 5 항에 있어서, 상기 패턴 검사수단은 상기 2입력 및 변환 장치로 부터의 상기 노출 패턴 데이타를 비교하기 위한 비교기 회로를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  7. 제 6 항에 있어서, 상기 패턴 검사수단은 더우기 상기 노출 패턴 데이타의 비교전에 상기 2입력 및 변환 장치로 부터의 적어도 하나의 노출 패턴 데이타를 변경하는 논리회로를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  8. 제 5 항에 있어서, 상기 패턴 검사수단은 상기 2입력 및 변환장치로 부터의 상기 노출 패턴 데이타를 결합하기 위한 회로를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  9. 제 8 항에 있어서, 상기 패턴 검사수단은 더우기 상기 노출 패턴 데이타의 결합전에 상기 2입력 및 변환장치로 부터의 적어도 일 노출 패턴 데이타를 변환하는 논리회로를 더 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  10. 제 1 항에 있어서, 상기 입력 및 변환수단은 소정 데이타 입력 해상도로 상기 노출 패턴 데이타를 입력하고, 상기 패턴 검사수단은 상기 데이타 입력 해상도에 의해 정의되는 해상도에 따라 검사를 실행하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  11. 제 1 항에 있어서, 상기 패턴 검사 수단은 상기 지정된 해상도의 검사를 실행하는 것을 특징으로 하는 패턴 데이타 조사 시스템.
  12. 제 1 항에 있어서, 상기 입력 및 변환수단은 데이타 입력속도 및 데이타 변환속도를 개선하기 위한 이중 데이타 기억장치를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  13. 제 1 항에 있어서, 상기 출력수단은 상기 패턴 검사 결과를 시각적으로 조사하기 위한 음극선관 표시장치로 이루어지는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  14. 제 13 항에 있어서, 상기 출력수단은 더우기 상기 입력 및 변환 수단에 작동적으로 접속되어 상기 노출 패턴 데이타를 출력하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
KR1019860009959A 1985-11-25 1986-11-25 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템 KR900002690B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26246085A JPH07114180B2 (ja) 1985-11-25 1985-11-25 半導体露光パタンデータ検査方法及び検査装置
JP60-262460 1985-11-25

Publications (2)

Publication Number Publication Date
KR870005445A KR870005445A (ko) 1987-06-09
KR900002690B1 true KR900002690B1 (ko) 1990-04-23

Family

ID=17376091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860009959A KR900002690B1 (ko) 1985-11-25 1986-11-25 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템

Country Status (5)

Country Link
US (1) US4774461A (ko)
EP (1) EP0225257B1 (ko)
JP (1) JPH07114180B2 (ko)
KR (1) KR900002690B1 (ko)
DE (1) DE3689718D1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165188A (ja) * 1991-12-11 1993-06-29 Sharp Corp デザインルールチェック方法
US5296917A (en) * 1992-01-21 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Method of monitoring accuracy with which patterns are written
US6040912A (en) * 1998-09-30 2000-03-21 Advanced Micro Devices, Inc. Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device
JP3761357B2 (ja) * 1999-02-22 2006-03-29 株式会社東芝 露光量モニタマスク、露光量調整方法及び半導体装置の製造方法
JP2000267254A (ja) * 1999-03-17 2000-09-29 Fujitsu Ltd パターンデータ検証方法及び記憶媒体
JP3762244B2 (ja) * 2001-03-29 2006-04-05 株式会社東芝 図形データ展開方法
US7041512B2 (en) * 2001-06-07 2006-05-09 Advantest Corp. Electron beam exposure apparatus, electron beam exposing method, semiconductor element manufacturing method, and pattern error detection method
JP5181405B2 (ja) * 2001-09-13 2013-04-10 大日本印刷株式会社 描画装置用のマスクデータにおける描画装置用のパターンデータの確認装置
US6735749B2 (en) 2002-03-21 2004-05-11 Sun Microsystems, Inc. (Design rule check)/(electrical rule check) algorithms using a system resolution
US6871332B2 (en) * 2002-07-23 2005-03-22 Sun Microsystems, Inc. Structure and method for separating geometries in a design layout into multi-wide object classes
JP6350204B2 (ja) * 2014-10-21 2018-07-04 株式会社ニューフレアテクノロジー 描画データ検証方法、プログラム、及びマルチ荷電粒子ビーム描画装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5371563A (en) * 1976-12-08 1978-06-26 Hitachi Ltd Automatic inspection correcting method for mask
US4259020A (en) * 1978-10-30 1981-03-31 Genevieve I. Hanscom Automatic calibration control for color grading apparatus
US4450579A (en) * 1980-06-10 1984-05-22 Fujitsu Limited Recognition method and apparatus
US4498778A (en) * 1981-03-30 1985-02-12 Technical Arts Corporation High speed scanning method and apparatus
US4509075A (en) * 1981-06-15 1985-04-02 Oxbridge, Inc. Automatic optical inspection apparatus
US4479145A (en) * 1981-07-29 1984-10-23 Nippon Kogaku K.K. Apparatus for detecting the defect of pattern
US4441207A (en) * 1982-01-19 1984-04-03 Environmental Research Institute Of Michigan Design rule checking using serial neighborhood processors
JPS58218118A (ja) * 1982-06-11 1983-12-19 Fujitsu Ltd 露光パタ−ンの検査方法
DE3476916D1 (en) * 1983-04-28 1989-04-06 Hitachi Ltd Method of detecting pattern defect and its apparatus
US4532650A (en) * 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
JPS6021675A (ja) * 1983-07-18 1985-02-04 Toyota Motor Corp 計測機器におけるテレビカメラ位置ずれ自動補正方法及び装置
JPS6048579A (ja) * 1983-08-26 1985-03-16 Komatsu Ltd 物体認識方法
JPS6052728A (ja) * 1983-08-31 1985-03-26 Matsushita Electric Works Ltd はんだ付不良検出方法
JPH0732373B2 (ja) 1988-03-26 1995-04-10 株式会社ケンウッド Ｐｃｍ音楽放送のワンウェイアドレス伝送方法

Also Published As

Publication number Publication date
EP0225257A3 (en) 1990-01-31
KR870005445A (ko) 1987-06-09
US4774461A (en) 1988-09-27
DE3689718D1 (de) 1994-04-21
EP0225257B1 (en) 1994-03-16
EP0225257A2 (en) 1987-06-10
JPS62123301A (ja) 1987-06-04
JPH07114180B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
US4744047A (en) Pattern test apparatus including a plurality of pattern generators
US5119434A (en) Method of and apparatus for geometric pattern inspection employing intelligent imaged-pattern shrinking, expanding and processing to identify predetermined features and tolerances
US7260256B2 (en) Method and system for inspecting a pattern
US4570180A (en) Method for automatic optical inspection
US4761607A (en) Apparatus and method for inspecting semiconductor devices
US11669957B2 (en) Semiconductor wafer measurement method and system
KR900002690B1 (ko) 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템
KR20210104028A (ko) 부품 검사 동안의 기준 오정렬 보상
JPH0691003B2 (ja) レチクル／マスクの検査方法とその検査装置
KR890003904B1 (ko) 반도체소자 제작을 위한 포토마스크(Photomask) 레티클(Reticle)의 검사방법
KR960013357B1 (ko) 화상데이타 검사방법 및 장치
JPS6246036B2 (ko)
US5164666A (en) Method and apparatus for analyzing errors in integrated circuits
KR900001684B1 (ko) 반도체장치 제조에 사용되는 십자선과 십자선패턴 검사방법
US6105156A (en) LSI tester for use in LSI fault analysis
JP3575512B2 (ja) パターン検査方法及び装置
JP3762244B2 (ja) 図形データ展開方法
US20020041188A1 (en) Method and apparatus for inspecting printed wiring boards
KR970007974B1 (ko) 반도체 공정결함 검사방법
JPS63124438A (ja) 集積回路試験装置
JPH01277781A (ja) 集積回路試験装置
JPS6128809A (ja) 外観検査装置
JPS61253411A (ja) パタ−ン検査方式
JPH01244384A (ja) 論理集積回路の故障診断装置
JP3210713B2 (ja) 所定の特徴及び許容差の識別のための画像化パターンの収縮、拡張及び処理を用いた幾何学的パターン検査方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050408

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee