KR870005445A - 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템 - Google Patents

반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템 Download PDF

Info

Publication number
KR870005445A
KR870005445A KR860009959A KR860009959A KR870005445A KR 870005445 A KR870005445 A KR 870005445A KR 860009959 A KR860009959 A KR 860009959A KR 860009959 A KR860009959 A KR 860009959A KR 870005445 A KR870005445 A KR 870005445A
Authority
KR
South Korea
Prior art keywords
input
pattern data
exposure pattern
data
inspection
Prior art date
Application number
KR860009959A
Other languages
English (en)
Other versions
KR900002690B1 (ko
Inventor
쇼오고오 마쓰이
구니히꼬 시오자와
겐이찌 고바야시
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR870005445A publication Critical patent/KR870005445A/ko
Application granted granted Critical
Publication of KR900002690B1 publication Critical patent/KR900002690B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

내용 없음

Description

반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1a 내지 1c도는 패턴 배치 데이타의 제작을 설명하는 도.
제 2a 및 2b, 3a 및 3b, 4, 5a 내지 5c, 및 6도는 패턴 룰 체크를 설명하는 도.
제 7 도는 본 발명의 노출 패턴 데이타 검사 시스템의 윤곽을 보여주는 블록도.
제 8 도는 본 발명의 노출 패턴 데이타 검사 시스템의 실시예의 회로도.
제 9a 내지 9e도는 제 8 도에 표시된 데이타 입력 및 신호 해석장치의 동작을 설명하는 그래프.
제 10 도는 제 8 도에 표시된 슬리트 검사회로의 회로도.
제 11 도는 제 8 도에 표시된 노출 패턴 데이타 검사 시스템의 슬리트 검사 동작을 설명하는 흐름도.
제 12a 및 12b 도는 제 8 도에 표시된 노출 패턴 데이타 검사 시스템에 의한 슬리트 검사를 보여주는 도.
제 13a 내지 13c 도는 제 8 도에 표시된 노출 패턴 테이타 검사 시스템에 의한 패턴 비교검사를 보여주는 도.
제 14a 내지 14g 도는 제 8 도에 표시된 노출 패턴 데이타 검사 시스템에 의한 논리변화 패턴 검사를 보여주는 도.
제 15a 내지 15c 도는 중첩 패턴에 대한 검사 및 패턴의 연속성을 나타내는 도.
제 16 도는 다수 세그먼트를 가진 검사 영역을 지정하기 위한 도.
* 도면의 주요부분에 대한 부호의 설명
제 1 데이타 입력 및 신호 번역장치 : 100
제 2 데이타 입력 및 신호 번역장치 : 200
슬리트 검사회로 : 340, 350
논리회로 : 330
비교기 : 360
산술제어장치 : 300
CRTA : 371
CRTB : 373
CRTC : 372

Claims (14)

  1. 반도체 집적회로 장치의 십자선(reticle)을 형성하기 위한 노출 패턴 데이타를 조사하기 위한 시스템에 있어서 ; 검사 영역에 대한 요구에 응하여 좌표데이타 형식으로 노출 패턴 데이타를 입력하여, 2차원 형식의 실제패턴에 대응하는 데이타로 상기 입력 노출 패턴 데이타를 변환하고, 상기 변환된 데이타를 기억하며, 비데오 신호 형식으로 상기 기억된 데이타를 출력시키기 위한 수단 ; 상기 입력 및 변환 수단에 작동적으로 접속되어, 소정 패턴룰에 따라 상기 비데오 신호에 기초하여 상기 입력 및 변환 수단으로부터 상기 노출 패턴 데이타를 검사하기 위한 수단 ; 및 상기 패턴 검사장치에 작동적으로 접속되어 상기 검사 수단에서 검사된 데이타를 출력하기 위한 수단으로 구성되는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  2. 제 1 항에 있어서, 상기 패턴 검사수단은 상기 비데오 신호에 기초하여 기준치에 대하여 상기 검사 영역내의 지정 섹션의 상기 노출 패턴 데이타의 슬리트를 검사하기 위한 적어도 하나의 슬리트 검사 회로를 포함하는 것을 특징으로 하는 노출패턴 데이타 조사 시스템.
  3. 제 1 항에 있어서, 상기 패턴 검사 수단은 상기 검사 영역내의 지정 섹션의 상기 노출 패턴 데이타의 상태를 변경시키는 적어도 하나의 논리회로를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  4. 제 1 항에 있어서, 상기 입력 및 변경수단은 동일한 검사 영역에 다수의 층에 대한 노출 패턴 데이타를 입력하며, 상기 패턴 검사수단은 상기 다수층의 패턴을 검사하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  5. 제 1 항에 있어서, 상기 입력 및 변환수단은 서로 독립적으로 동작하며 동일한 구성을 갖는 2개의 입력 및 변환 장치를 포함하며, 이중 일 입력 및 변환장치는 조사될 노출 패턴 데이타를 입력하는데 사용되고, 다른 입력 및 변환장치는 기준 노출 패턴 데이타를 상기 조사 노출 패턴 데이타로 입력하는데 사용되는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  6. 제 5 항에 있어서, 상기 패턴 검사수단은 상기 2입력 및 변환 장치로 부터의 상기 노출 패턴 데이타를 비교하기 위한 비교기 회로를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  7. 제 6 항에 있어서, 상기 패턴 검사수단은 더우기 상기 노출 패턴 데이타의 비교전에 상기 2입력 및 변환 장치로 부터의 적어도 하나의 노출 패턴 데이타를 변경하는 논리회로를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  8. 제 5 항에 있어서, 상기 패턴 검사수단은 상기 2입력 및 변환장치로 부터의 상기 노출 패턴 데이타를 결합하기 위한 회로를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  9. 제 8 항에 있어서, 상기 패턴 검사수단은 더우기 상기 노출 패턴 데이타의 결합전에 상기 2입력 및 변환장치로 부터의 적어도 일 노출 패턴 데이타를 변환하는 논리회로를 더 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  10. 제 1 항에 있어서, 상기 입력 및 변환수단은 소정 데이타 입력 해상도로 상기 노출 패턴 데이타를 입력하고, 상기 패턴 검사수단은 상기 데이타 입력 해상도에 의해 정의되는 해상도에 따라 검사를 실행하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  11. 제 1 항에 있어서, 상기 패턴 검사 수단은 상기 지정된 해상도의 검사를 실행하는 것을 특징으로 하는 패턴 데이타 조사 시스템.
  12. 제 1 항에 있어서, 상기 입력 및 변환수단은 데이타 입력속도 및 데이타 변환속도를 개선하기 위한 이중 데이타 기억장치를 포함하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  13. 제 1 항에 있어서, 상기 출력수단은 상기 패턴 검사 결과를 시각적으로 조사하기 위한 음극선관 표시장치로 이루어지는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
  14. 제 13 항에 있어서, 상기 출력수단은 더우기 상기 입력 및 변환 수단에 작동적으로 접속되어 상기 노출 패턴 데이타를 출력하는 것을 특징으로 하는 노출 패턴 데이타 조사 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860009959A 1985-11-25 1986-11-25 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템 KR900002690B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26246085A JPH07114180B2 (ja) 1985-11-25 1985-11-25 半導体露光パタンデータ検査方法及び検査装置
JP60-262460 1985-11-25

Publications (2)

Publication Number Publication Date
KR870005445A true KR870005445A (ko) 1987-06-09
KR900002690B1 KR900002690B1 (ko) 1990-04-23

Family

ID=17376091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860009959A KR900002690B1 (ko) 1985-11-25 1986-11-25 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템

Country Status (5)

Country Link
US (1) US4774461A (ko)
EP (1) EP0225257B1 (ko)
JP (1) JPH07114180B2 (ko)
KR (1) KR900002690B1 (ko)
DE (1) DE3689718D1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165188A (ja) * 1991-12-11 1993-06-29 Sharp Corp デザインルールチェック方法
US5296917A (en) * 1992-01-21 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Method of monitoring accuracy with which patterns are written
US6040912A (en) * 1998-09-30 2000-03-21 Advanced Micro Devices, Inc. Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device
JP3761357B2 (ja) * 1999-02-22 2006-03-29 株式会社東芝 露光量モニタマスク、露光量調整方法及び半導体装置の製造方法
JP2000267254A (ja) * 1999-03-17 2000-09-29 Fujitsu Ltd パターンデータ検証方法及び記憶媒体
JP3762244B2 (ja) * 2001-03-29 2006-04-05 株式会社東芝 図形データ展開方法
US7041512B2 (en) * 2001-06-07 2006-05-09 Advantest Corp. Electron beam exposure apparatus, electron beam exposing method, semiconductor element manufacturing method, and pattern error detection method
JP5181405B2 (ja) * 2001-09-13 2013-04-10 大日本印刷株式会社 描画装置用のマスクデータにおける描画装置用のパターンデータの確認装置
US6735749B2 (en) 2002-03-21 2004-05-11 Sun Microsystems, Inc. (Design rule check)/(electrical rule check) algorithms using a system resolution
US6871332B2 (en) * 2002-07-23 2005-03-22 Sun Microsystems, Inc. Structure and method for separating geometries in a design layout into multi-wide object classes
JP6350204B2 (ja) * 2014-10-21 2018-07-04 株式会社ニューフレアテクノロジー 描画データ検証方法、プログラム、及びマルチ荷電粒子ビーム描画装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5371563A (en) * 1976-12-08 1978-06-26 Hitachi Ltd Automatic inspection correcting method for mask
US4259020A (en) * 1978-10-30 1981-03-31 Genevieve I. Hanscom Automatic calibration control for color grading apparatus
EP0041870B1 (en) * 1980-06-10 1986-12-30 Fujitsu Limited Pattern position recognition apparatus
US4498778A (en) * 1981-03-30 1985-02-12 Technical Arts Corporation High speed scanning method and apparatus
US4509075A (en) * 1981-06-15 1985-04-02 Oxbridge, Inc. Automatic optical inspection apparatus
US4479145A (en) * 1981-07-29 1984-10-23 Nippon Kogaku K.K. Apparatus for detecting the defect of pattern
US4441207A (en) * 1982-01-19 1984-04-03 Environmental Research Institute Of Michigan Design rule checking using serial neighborhood processors
JPS58218118A (ja) * 1982-06-11 1983-12-19 Fujitsu Ltd 露光パタ−ンの検査方法
DE3476916D1 (en) * 1983-04-28 1989-04-06 Hitachi Ltd Method of detecting pattern defect and its apparatus
US4532650A (en) * 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
JPS6021675A (ja) * 1983-07-18 1985-02-04 Toyota Motor Corp 計測機器におけるテレビカメラ位置ずれ自動補正方法及び装置
JPS6048579A (ja) * 1983-08-26 1985-03-16 Komatsu Ltd 物体認識方法
JPS6052728A (ja) * 1983-08-31 1985-03-26 Matsushita Electric Works Ltd はんだ付不良検出方法
JPH0732373B2 (ja) 1988-03-26 1995-04-10 株式会社ケンウッド Ｐｃｍ音楽放送のワンウェイアドレス伝送方法

Also Published As

Publication number Publication date
EP0225257A2 (en) 1987-06-10
JPS62123301A (ja) 1987-06-04
EP0225257A3 (en) 1990-01-31
DE3689718D1 (de) 1994-04-21
JPH07114180B2 (ja) 1995-12-06
KR900002690B1 (ko) 1990-04-23
EP0225257B1 (en) 1994-03-16
US4774461A (en) 1988-09-27

Similar Documents

Publication Publication Date Title
KR870005445A (ko) 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템
Martelli Edge detection using heuristic search methods
US5325309A (en) Method and apparatus for integrated circuit diagnosis
KR980005981A (ko) 이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체장치 고장해석 시스템
GB1363786A (en) Systems and methods for testing integrated circuits
KR930006876A (ko) 집적 회로의 입력 및 출력의 전기적 패러미터 검사 회로
KR940016523A (ko) 패턴 검사방법 및 장치
BR8205403A (pt) Processo de realizacao de um automato de seguranca
GB2283825B (en) IC fault analysis system
KR900000708A (ko) 반도체소자의 검사방법 및 장치
US5852618A (en) Multiple bit test pattern generator
US6105156A (en) LSI tester for use in LSI fault analysis
KR910018916A (ko) 정보처리장치
KR920016979A (ko) 프린트 기판상의 배선패턴을 검사하기 위한 장치와 그 방법
KR950025445A (ko) 전자빔 테스터 및 전자빔 테스터를 사용하는 테스트 방법
JPH0359476A (ja) 電子回路の測定方法
JPS6336534B2 (ko)
CN100504737C (zh) 在采用相对坐标系的环境中的自动测试方法及装置
JPS6224500A (ja) 半導体メモリ検査装置
JPS62202277A (ja) 数値判定装置
JPS60262247A (ja) 双方向シフト、スキヤン方式
JPS61123219A (ja) 論理集積回路
KR920004857A (ko) 집적회로검사장치
JPS62151031A (ja) デ−タ処理装置
Stansifer Understanding concurrent Ada programs: Relating high-level Petri nets to programs

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050408

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee