JP2000267254A - パターンデータ検証方法及び記憶媒体 - Google Patents

パターンデータ検証方法及び記憶媒体

Info

Publication number
JP2000267254A
JP2000267254A JP7266499A JP7266499A JP2000267254A JP 2000267254 A JP2000267254 A JP 2000267254A JP 7266499 A JP7266499 A JP 7266499A JP 7266499 A JP7266499 A JP 7266499A JP 2000267254 A JP2000267254 A JP 2000267254A
Authority
JP
Japan
Prior art keywords
data
logic
pattern data
processing
sizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7266499A
Other languages
English (en)
Inventor
Shogo Matsui
正五 松井
Katsuji Tawara
勝次 田原
Kazuhiko Takahashi
和彦 高橋
Kunihiko Shiozawa
邦彦 塩沢
Ryoji Otani
良治 大谷
Hideji Katase
秀二 片瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7266499A priority Critical patent/JP2000267254A/ja
Priority to US09/514,151 priority patent/US6598185B1/en
Publication of JP2000267254A publication Critical patent/JP2000267254A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 本発明はパターンデータ検証方法及び記憶媒
体に関し、低い設備コストで確実に、且つ、正確に元パ
ターンデータの保証を行うことを目的とする。 【解決手段】 元のパターンデータに論理・サイジング
処理を施す第１の処理ステップと、前記論理・サイジン
グ処理を施されたパターンデータに逆論理・逆サイジン
グ処理を施す第２の処理ステップと、前記元のパターン
データと、前記逆論理・逆サイジング処理を施されたパ
ターンデータとに対して論理処理を行い、前記論理・サ
イジング処理を施されたパターンデータの検証を行うス
テップとを含むように構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はパターンデータ検証
方法及び記憶媒体に係り、特に半導体装置等の製造に用
いられる設計データ、露光データ又は検査データ等のパ
ターンデータを処理する際のデータ保証を行うパターン
データ検証方法及びコンピュータにそのようなパターン
データ検証方法に従った処理を実行させるプログラムが
格納されたコンピュータ読み取り可能な記憶媒体に関す
る。
【０００２】近年、大規模集積（LSI)回路デバイス、メ
モリデバイス、磁気デバイス、液晶表示（LCD)デバイ
ス、プラズマディスプレイパネル（PDP)等の半導体装置
では、製品開発から製品納入までの時間をできるだけ短
縮することが求められている。このため、半導体装置等
の製造に用いられる設計データ、露光データ又は検査デ
ータ等のパターンデータを処理する際のデータ保証を行
うことで、変換処理などのデータ処理が正しく行われて
いるか否かを行い、早期にソフトウェアバグ及びハード
ウェアバグを発見する必要がある。
【０００３】本明細書では、設計データとは、製造する
半導体装置等のレイアウトに関するレイアウトデータ等
を含むパターンデータを言う。又、露光データとは、設
計データにデータ変換処理等のデータ処理を施し、半導
体装置等を製造するのに用いるレチクル又はマスクを露
光するのに必要なデータ等を含むパターンデータを言
う。更に、検査データとは、実際に製造されたレチクル
又はマスクと比較照合するための、設計上のレチクル又
はマスクに関するデータ等を含むパターンデータを言
う。
【０００４】又、後述する論理・サイジング処理は、論
理処理及びサイジング処理の少なくとも一方の処理が行
われることを意味し、逆論理・逆サイジング処理は、逆
論理処理及び逆サイジング処理の少なくとも一方の処理
が行われることを意味する。
【０００５】
【従来の技術】図１は、従来のパターンデータ検証方法
の一例を説明するフローチャートである。同図中、元デ
ータ１１は、半導体装置等の製造に用いられる設計デー
タからなり、装置１２及び２１は、夫々設計データにデ
ータ変換処理を施す。ステップ１３は、元データ１１を
入力し、ステップ１４はこのデータを後述する処理に適
した内部フォーマットのデータとして記憶装置に格納す
る。同様にして、ステップ２２は、元データ１１を入力
し、ステップ２３はこのデータを後述する処理に適した
内部フォーマットのデータとして記憶装置に格納する。
【０００６】ステップ１５は、ステップ１４で格納され
た内部フォーマットのデータに対して論理・サイジング
処理を施し、半導体装置の製造に用いられるレチクル又
はマスクの露光データ及び/ 又は検査データを求め、ス
テップ１６は、露光データ及び/ 又は検査データを多重
露光防止等に適した内部フォーマットのデータとして記
憶装置に格納する。論理・サイジング処理は、アンド処
理、オア処理等の周知の論理処理と、パターンの太らせ
/ 細らせ処理からなる周知のサイジング処理を含む。他
方、ステップ２４は、ステップ２３で格納された内部フ
ォーマットのデータに対して論理・サイジング処理を施
し、半導体装置の製造に用いられるレチクル又はマスク
の露光データ及び/ 又は検査データを求め、ステップ２
４は、露光データ及び/ 又は検査データを多重露光防止
等に適した内部フォーマットのデータとして記憶装置に
格納する。
【０００７】ステップ１７は、ステップ１６で格納され
た内部フォーマットのデータを実際の露光及び/ 又は検
査に適した出力データに変換し、ステップ１８は、出力
データを記憶装置に格納する。他方、ステップ２６は、
ステップ２５で格納された内部フォーマットのデータを
実際の露光及び/ 又は検査に適した出力データに変換
し、ステップ２７は、出力データを記憶装置に格納す
る。
【０００８】ステップ３１は、ステップ１２〜１８から
なる第１の処理系統から得られる出力データと、ステッ
プ２１〜２７からなる第２の処理系統から得られる出力
データとを比較する論理処理を行う。第１の処理系統と
第２の処理系統とでは、異なる内部フォーマット及び論
理・サイジング処理のプログラムを用いる。これによ
り、ステップ３１で比較される出力データが一致する
と、ステップ３２は元データの保証を行い、第１又は第
２の処理系統から得られる出力データを用いて製品の製
造及び出荷を行う。他方、ステップ３１で比較される出
力データが一致しないと、ステップ３３はデータの確認
を行って、ソフトウェアバグ及び/ 又はハードウェアバ
グを発見し、必要な変更を行う。
【０００９】
【発明が解決しようとする課題】しかし、従来のパター
ンデータ検証方法では、同じ元データを２つの独立した
処理系統で処理するため、２つのデータ処理装置が必要
となり、設備コストが高くなってしまうという問題点が
あった。又、２つの処理系統で用いられる互いに異なる
内部フォーマット及び論理・サイジング処理のプログラ
ムに同じバグが存在すると、２つの処理系統から得られ
る出力データには同じエラーが存在するために、これら
の出力データの比較ではバグを発見することはできず、
正確な元データの保証は行えないという問題点もあっ
た。
【００１０】そこで、本発明は、上記の問題点に鑑み、
低い設備コストで確実に、且つ、正確に元パターンデー
タの保証を行うことのできるパターンデータ検証方法及
び及びコンピュータにそのようなパターンデータ検証方
法を実行させるプログラムが格納されたコンピュータ読
み取り可能な記憶媒体を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の課題は、元のパタ
ーンデータに論理・サイジング処理を施す第１の処理ス
テップと、前記論理・サイジング処理を施されたパター
ンデータに逆論理・逆サイジング処理を施す第２の処理
ステップと、該元のパターンデータと、前記逆論理・逆
サイジング処理を施されたパターンデータとに対して論
理処理を行い、前記論理・サイジング処理を施されたパ
ターンデータの検証を行うステップとを含むパターンデ
ータ検証方法によって達成できる。本発明によれば、低
い設備コストで確実に、且つ、正確に元パターンデータ
の保証を行うことができる。
【００１２】前記元のパターンデータは、例えば半導体
装置等の製造に用いられる設計データ、露光データ又は
検査データからなっても良い。この場合、半導体装置等
の開発から納入までの時間を短縮することができる。前
記第１の処理ステップは、前記論理・サイジング処理を
行う前の前記元のパターンデータ中のパターンの全ての
頂点情報に対応する、前記論理・サイジング処理を行っ
た後のパターンの頂点情報を保存しても良い。又、前記
第２の処理ステップは、前記逆論理・逆サイジング処理
を行う前のパターンデータ中のパターンの全ての頂点情
報に対応する、前記逆論理・逆サイジング処理を行った
後のパターンの頂点情報を保存しても良い。これらの場
合、ソフトウェアバグ及び/ 又はハードウェアバグを確
実に発見することができる。
【００１３】パターンデータ検証方法は、前記第１の処
理ステップの前に、元のデータを内部フォーマットのデ
ータに変換して前記元のパターンデータを求めるステッ
プを更に含むようにしても良い。上記の課題は、コンピ
ュータにパターンデータの検証を行わせるプログラムが
格納されたコンピュータ読み取り可能な記憶媒体であっ
て、コンピュータに、元のパターンデータに対して論理
・サイジング処理を行わせる第１の処理手段と、コンピ
ュータに、前記論理・サイジング処理を施されたパター
ンデータに対して逆論理・逆サイジング処理を行わせる
第２の処理手段と、コンピュータに、該元のパターンデ
ータと、前記逆論理・逆サイジング処理を施されたパタ
ーンデータとに対して論理処理を行わせ、前記論理・サ
イジング処理を施されたパターンデータの検証を行わせ
る手段とを備えた記憶媒体によっても達成できる。本発
明によれば、低い設備コストで確実に、且つ、正確に元
パターンデータの保証を行うことができる。
【００１４】前記元のパターンデータは、例えば半導体
装置等の製造に用いられる設計データ、露光データ又は
検査データからなっても良い。この場合、半導体装置等
の開発から納入までの時間を短縮することができる。前
記第１の処理手段は、コンピュータに、前記論理・サイ
ジング処理を行う前の前記元のパターンデータ中の全て
のパターンの頂点情報に対応する、前記論理・サイジン
グ処理を行った後のパターンの頂点情報を保存させても
良い。又、前記第２の処理ステップは、コンピュータ
に、前記逆論理・逆サイジング処理を行う前のパターン
データ中の全てのパターンの頂点情報に対応する、前記
逆論理・逆サイジング処理を行った後のパターンの頂点
情報を保存させても良い。これらの場合、ソフトウェア
バグ及び/ 又はハードウェアバグを確実に発見すること
ができる。
【００１５】記憶媒体は、前記第１の処理ステップの前
に、コンピュータに、元のデータを内部フォーマットの
データに変換して前記元のパターンデータを求めさせる
手段を更に備えた構成としても良い。
【００１６】
【発明の実施の形態】本発明の実施例を、以下図２以降
と共に説明する。
【００１７】
【実施例】図２は、本発明になるパターンデータ検証方
法の一実施例を実行し得るコンピュータシステムを示す
斜視図である。パターンデータ検証方法の本実施例は、
本発明になる記憶媒体の一実施例を採用する。図２に示
すコンピュータシステム１００は、パーソナルコンピュ
ータ等の汎用コンピュータシステムで構成されている。
コンピュータシステム１００は、ＣＰＵやディスクドラ
イブを内蔵した本体部１０１、本体部１０１からの指示
により画面１０２ａ等上に画像を表示するディスプレイ
１０２、コンピュータシステム１００に種々の情報を入
力するためのキーボード１０３、ディスプレイ１０２の
画面１０２ａ上の任意の位置を指定するマウス１０４、
外部のデータベース等にアクセスして他のコンピュータ
システムに記憶されているプログラム等をダウンロード
するモデム１０５等を備えている。ディスク１１０等の
可搬型記録媒体に格納されるか、モデム１０５等の通信
装置を使って他のコンピュータシステムの記録媒体１０
６からダウンロードされるプログラムは、コンピュータ
システム１００に入力されてコンパイルされる。このプ
ログラムは、コンピュータシステム１００のＣＰＵに、
本実施例のパターンデータ検証方法に従って処理を実行
させるプログラムを含む。
【００１８】記憶媒体の本実施例は、上記プログラムを
格納したディスク１１０等の記録媒体である。尚、記録
媒体は、ＩＣカードメモリ、フロッピィディスク、光磁
気ディスク、ＣＤ−ＲＯＭ、各種半導体メモリデバイス
等の取り外し可能な記録媒体に限定されず、モデムやＬ
ＡＮ等の通信装置や通信手段を介して接続されるコンピ
ュータシステムでアクセス可能な記録媒体を含む。
【００１９】図３は、コンピュータシステム１００の本
体部１０１内の要部の構成を示すブロック図である。同
図中、本体部１０１は、大略バス２００により接続され
たＣＰＵ２０１と、ＲＡＭやＲＯＭ等からなるメモリ部
２０２と、ディスク１１０用のディスクドライブ２０３
と、ハードディスクドライブ２０４とからなる。尚、コ
ンピュータシステム１００の構成は、図２及び図３に示
す構成に限定されるものではなく、代わりに各種周知の
構成を使用しても良い。
【００２０】図４は、本実施例におけるＣＰＵ２０１の
動作を説明するフローチャートである。同図中、ステッ
プ４０でメモリ部２０２やハードディスクドライブ２０
４等の記憶装置から読み出された元データは、半導体装
置等の製造に用いられる設計データからなる。本実施例
では、説明の便宜上、元データが図５に示す如き矩形パ
ターン５０１，５０２に関するパターンデータであるも
のとする。この場合、矩形パターン５０１の頂点座標は
（C5，C3，I3，I5) であり、矩形パターン５０２の頂点
座標は（J6，J4，P4，P6) である。元データには、これ
らの頂点座標のデータも含まれる。
【００２１】図５及び後述する図６〜図１６中、縦方向
に沿って示される数字及び横方向に沿って示されるアル
ファベットは、夫々座標値を示す。ステップ４２は、ス
テップ４０の元データを入力し、ステップ４３はこのデ
ータを後述する論理・サイジング処理等の処理に適した
内部フォーマットのデータとしてメモリ部２０２やハー
ドディスクドライブ２０４等の記憶装置に格納する。ス
テップ４４は、ステップ４３で格納された内部フォーマ
ットのデータに対して論理・サイジング処理を施して半
導体装置等の製造に用いられるレチクル又はマスクの露
光データ及び/ 又は検査データを求め、ステップ４５
は、露光データ及び/ 又は検査データを内部フォーマッ
トのデータとしてメモリ部２０２やハードディスクドラ
イブ２０４等の記憶装置に格納する。論理・サイジング
処理は、アンド処理、オア処理等の周知の論理処理と、
パターンの太らせ/ 細らせ処理からなる周知のサイジン
グ処理を含む。例えば、ステップ４４の論理・サイジン
グ処理が「プラス２のシフト」を行うサイジング処理で
あると、図５に示すパターンデータは、図６に示す如き
矩形パターン５０３，５０４に関するパターンデータに
変換される。この場合、矩形パターン５０３の頂点座標
は（A7，A １，K1，K7) であり、矩形パターン５０４の
頂点座標は（H8，H2，R2，R8) である。露光データ及び
/ 又は検査データには、これらの全ての頂点座標が含ま
れる。
【００２２】ステップ５３は、ステップ４５で格納され
た内部フォーマットのデータに対してフォーマット変換
処理を施し、ステップ５４は、フォーマット変換された
データを多重露光防止等に適した内部フォーマットのデ
ータとしてメモリ部２０２やハードディスクドライブ２
０４等の記憶装置に格納する。ステップ５４で記憶装置
に格納されるデータは、例えば図７に示す如き矩形パタ
ーン５１１，５１２，５１３に関するパターンデータ、
又は、図８に示す如き矩形パターン５１７，５１８，５
１９に関するパターンデータである。図７に示す矩形パ
ターン５１１の頂点座標は（A7，A1，H1，H7）、矩形パ
ターン５１２の頂点座標は（H8，H1，K1，K8）、矩形パ
ターン５１３の頂点座標は（K8，K2，R2，R8）である。
又、図８に示す矩形パターン５１７の頂点座標は（A2，
K2，K1，A1）、矩形パターン５１８の頂点座標は（A7，
R7，R2，A2）、矩形パターン５１９の頂点座標は（H8，
R8，R7，H7）である。ステップ５４で記憶装置に格納さ
れるデータには、この場合図７又は図８に示す矩形パタ
ーンの頂点座標が含まれる。ステップ４６は、フォーマ
ット変換されたデータを実際の露光及び/ 又は検査に適
した出力データに変換し、ステップ４７は、出力データ
をメモリ部２０２やハードディスクドライブ２０４等の
記憶装置に格納する。
【００２３】他方、ステップ４８は、上記ステップ５３
と平行して行われる。ステップ４８は、ステップ４５で
格納された内部フォーマットのデータに対して逆論理・
逆サイジング処理を施して元に戻された露光データ及び
/ 又は検査データを求め、ステップ４９は、元に戻され
た露光データ及び/ 又は検査データをステップ４３で用
いたのと同じ内部フォーマットのデータとしてメモリ部
２０２やハードディスクドライブ２０４等の記憶装置に
格納する。ステップ４８で行われる逆論理・逆サイジン
グ処理は、ステップ４４で行われる論理・サイジング処
理とは逆の処理であり、処理が正しく行われれば、逆論
理・逆サイジング処理により得られるデータは、論理・
サイジング処理を行う前のデータと同じになる。本実施
例では、上記逆論理・逆サイジング処理により、図６に
示す矩形パターン５０３，５０４に関するパターンデー
タが、図９に示す矩形パターン５０５，５０６に関する
パターンデータに変換される。この場合、矩形パターン
５０５の頂点座標は（C5，C3，I3，I5) であり、矩形パ
ターン５０６の頂点座標は（J6，J4，P4，P6) である。
ステップ４９で記憶装置に格納されるデータには、これ
らの全ての頂点座標が含まれる。
【００２４】ステップ５０は、ステップ４３で格納され
内部フォーマットのデータと、ステップ４９で格納され
た内部フォーマットのデータとに対して論理処理を行
う。具体的には、本実施例では、論理処理によりデータ
の比較を行う。これにより、ステップ５０で比較される
出力データが一致すると、ステップ５１は元データの保
証を行い、ステップ４７で格納された出力データを用い
て製品の製造及び出荷を行う。他方、ステップ５０で比
較される出力データが一致しないと、ステップ５２はデ
ータの確認を行って、ソフトウェアバグ及び/ 又はハー
ドウェアバグを発見し、必要な変更を行う。この場合、
ステップ４３で格納された図５に示す矩形パターン５０
１，５０２に関するパターンデータと、ステップ４９で
格納された図９に示す矩形パターン５０５，５０６に関
するパターンデータとは同じになるため、ステップ５１
は元データの保証を行う。
【００２５】従って、ソフトウェアバグ及び/ 又はハー
ドウェアバグにより、ステップ４５で例えば図１０に示
す矩形パターン５０７，５０８に関するパターンデータ
が格納されたとすると、ステップ４９では図１１に示す
矩形パターン５０９，５１０に関するパターンデータが
格納される。この場合、ステップ４３で格納された図５
に示す矩形パターン５０１，５０２に関するパターンデ
ータと、ステップ４９で格納された図１１に示す矩形パ
ターン５０９，５１０に関するパターンデータとは異な
るため、ステップ５２はデータの確認を行って、ソフト
ウェアバグ及び/ 又はハードウェアバグを発見し、必要
な変更を行う。尚、矩形パターン５０７の頂点座標は
（A7，A1，K1，K7）であり、矩形パターン５０８の頂点
座標は（H8，Q8，Q7，R7，R2，H2) である。ステップ４
５で記憶装置に格納されるデータには、これらの全ての
頂点座標が含まれる。又、矩形パターン５０９の頂点座
標は（C5，C3，I3，I5）であり、矩形パターン５１０の
頂点座標は（J6，O6，O5，P5，P4，J4）である。ステッ
プ４９で記憶装置に格納されるデータには、これらの全
ての頂点座標が含まれる。
【００２６】ところで、本実施例では、ステップ４５で
格納された、図６又は図１０に示す如き矩形パターンに
関するパターンデータに、元データ中のパターンの全て
の頂点情報に対応する、矩形パターンの全ての頂点座標
が含まれている。つまり、図６の場合であれば、矩形パ
ターン５０３，５０４の一部が重なっているが、各矩形
パターン５０３，５０４の、重なる前の元の頂点座標の
全てをパターンデータに含めている。このため、ステッ
プ４８で逆論理・逆サイジング処理を行っても、元デー
タに対応する頂点座標の情報が失われることなく、正確
なパターンデータを得ることができ、ステップ５０によ
る論理処理によりソフトウェアバグ及び/ 又はハードウ
ェアバグを確実に発見することができる。
【００２７】つまり、ステップ４４における論理・サイ
ジング処理及びステップ４８における逆論理・逆サイジ
ング処理の少なくとも一方でバグが発生すると、ステッ
プ５０の論理処理により確実にバグを発見することがで
きる。次に、ステップ４５で格納されるパターンデータ
ではなく、ステップ５４で格納されるパターンデータに
対してステップ４８の逆論理・逆サイジング処理を行っ
た場合の問題について説明する。
【００２８】図１２は、ステップ５４で格納された図７
に示す如きパターンデータに対してステップ４８の逆論
理・逆サイジング処理を行った場合に得られるパターン
データを示す図である。図１２に示す矩形パターン５１
４，５１５，５１６の頂点座標は夫々（C5，C3，I3，I
5），（I5，I4，J4，J5），（J6，J4，P4，P6) であ
る。このように、多重露光防止等に適した内部フォーマ
ットに変換されたパターンデータに逆論理・逆サイジン
グ処理を施したのでは、元データに対応する頂点情報が
一部失われてしまい、逆論理・逆サイジング処理を行っ
ても元データを正確に再現することができない。
【００２９】図１３は、ステップ５４で格納された図８
に示す如きパターンデータに対してステップ４８の逆論
理・逆サイジング処理を行った場合に得られるパターン
データを示す図である。図１３に示す矩形パターン５２
０，５２１，５２２の頂点座標は夫々（C4，I4，I3，C
3），（C5，P5，P4，C4），（J6，P6，P5，J5) であ
る。この場合も、多重露光防止等に適した内部フォーマ
ットに変換されたパターンデータに逆論理・逆サイジン
グ処理を施したのでは、元データに対応する頂点情報が
一部失われてしまい、逆論理・逆サイジング処理を行っ
ても元データを正確に再現することができないことがわ
かる。
【００３０】尚、上記実施例では、図４に示すステップ
４４で行われる論理・サイジング処理がサイジング処理
のみからなる場合を例にとって説明したので、ステップ
４８で行われる逆論理・逆サイジング処理は逆サイジン
グ処理のみからなる。しかし、ステップ４４で行われる
論理・サイジング処理が論理処理のみ又は論理処理及び
サイジング処理の両方からなる場合には、ステップ４８
で行われる逆論理・逆サイジング処理はこれに対応して
逆論理処理のみ又は逆論理処理及び逆サイジング処理の
両方からなることは言うまでもない。
【００３１】次に、論理処理について図１４〜図１６と
共に説明する。論理処理は、例えば半導体装置等を構成
する異なる層におけるパターン間での処理等に用いられ
る。ここでは、説明の便宜上、論理処理がアンド処理で
ある場合について説明する。図１４は、図４におけるス
テップ４０で格納される元データを構成する図形パター
ンの一例を示す図である。この場合、元データは、図形
パターン４０１に関するパターンデータと、図形パター
ン４０２に関するパターンデータとからなる。ステップ
４０で格納される元データには、各図形パターン４０
１，４０２の頂点座標が、図形情報として含まれる。図
形パターン４０１の図形情報（頂点座標）は（A1，A7，
K7，K1）であり、図形パターン４０２の図形情報は（H
2，H8，R8，R2）である。
【００３２】図１５は、図１４に示す図形パターン４０
１と図形パターン４０２とに対してアンド処理を施した
場合に得られる図形パターンを示す図である。この場
合、図形情報は、図形のタイプを座標で表し、出力する
図形であれば「０」、出力しない図形であれば「１」で
表す。この場合、図形パターン４０１の図形情報は
（０，A1，A7，H7，H2，K2，K1）であり、図形パターン
４０２の図形情報は（０，H7，H8，R8，R2，K2，K7）で
あり、図４に示すステップ４４の論理・サイジング処理
で行われるアンド処理の結果に得られる図形パターン４
０３の図形情報は（１，H2，H7，K7，K2）である。
【００３３】図１６は、図１５に示す図形パターンに対
して図４に示すステップ５３のフォーマット変換処理を
施した場合に得られる図形パターンを示す図である。こ
の場合、図形情報は、図形パターンの頂点座標で表され
る。従って、図１６に示す図形パターン４０３の図形情
報は、（H2，H7，K7，K2）である。このようなアンド処
理が図４に示すステップ４４における論理処理として行
われる場合、ステップ４８で行われる逆論理処理では、
図１５に示す図形データに対して特に処理は行わない。
又、ステップ５０における論理処理では、ステップ４３
で格納された図１４に示す図形パターンに関する元デー
タと、ステップ４４で得られた図１５に示す図形パター
ンとの間で、排他的（エクスクルーシブ）オア処理を行
う。ソフトウェアバグ及び/ 又はハードウェアバグによ
り図形パターンに変形や抜け等が発生していると、この
排他的オア処理によりバグを確実に発見することができ
る。
【００３４】以上、本発明を実施例により説明したが、
本発明は上記実施例に限定されるものではなく、本発明
の範囲内で種々の変形及び改良が可能であることは、言
うまでもない。
【００３５】
【発明の効果】本発明によれば、低い設備コストで確実
に、且つ、正確に元パターンデータの保証を行うことの
できるパターンデータ検証方法及び及びコンピュータに
そのようなパターンデータ検証方法を実行させるプログ
ラムが格納されたコンピュータ読み取り可能な記憶媒体
を実現できる。
【図面の簡単な説明】
【図１】従来のパターンデータ検証方法の一例を説明す
るフローチャートである。
【図２】本発明になるパターンデータ検証方法の一実施
例を実行し得るコンピュータシステムを示す斜視図であ
る。
【図３】コンピュータシステムの本体部内の要部の構成
を示すブロック図である。
【図４】実施例におけるＣＰＵの動作を説明するフロー
チャートである。
【図５】元データを説明する図である。
【図６】論理・サイジング処理を説明する図である。
【図７】出力データを説明する図である。
【図８】出力データを説明する図である。
【図９】逆論理・逆サイジング処理を説明する図であ
る。
【図１０】論理・サイジング処理によりデータ欠けが発
生した場合を説明する図である。
【図１１】図１０に示すデータに対して逆論理・逆サイ
ジング処理を行った場合を説明する図である。
【図１２】図７に示す出力データに対して逆論理・逆サ
イジング処理を行った場合を説明する図である。
【図１３】図８に示す出力データに対して逆論理・逆サ
イジング処理を行った場合を説明する図である。
【図１４】論理・サイジング処理における論理処理を説
明する図である。
【図１５】論理・サイジング処理における論理処理を説
明する図である。
【図１６】論理・サイジング処理における論理処理を説
明する図である。
【符号の説明】
１００ コンピュータシステム １０１ 本体部 ２０１ ＣＰＵ ２０２ メモリ部 ４０１〜４０３ 図形パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 和彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 塩沢 邦彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 大谷 良治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 片瀬 秀二 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H095 BB01 5B046 AA08 BA08 FA02 FA06 JA01 5F064 HH05 HH06 HH10 HH12

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 元のパターンデータに論理・サイジング
    処理を施す第１の処理ステップと、 前記論理・サイジング処理を施されたパターンデータに
    逆論理・逆サイジング処理を施す第２の処理ステップ
    と、 該元のパターンデータと、前記逆論理・逆サイジング処
    理を施されたパターンデータとに対して論理処理を行
    い、前記論理・サイジング処理を施されたパターンデー
    タの検証を行うステップとを含む、パターンデータ検証
    方法。
  2. 【請求項２】 前記第１の処理ステップは、前記論理・
    サイジング処理を行う前の前記元のパターンデータ中の
    パターンの全ての頂点情報に対応する、前記論理・サイ
    ジング処理を行った後のパターンの頂点情報を保存す
    る、請求項１記載のパターンデータ検証方法。
  3. 【請求項３】 前記第２の処理ステップは、前記逆論理
    ・逆サイジング処理を行う前のパターンデータ中のパタ
    ーンの全ての頂点情報に対応する、前記逆論理・逆サイ
    ジング処理を行った後のパターンの頂点情報を保存す
    る、請求項２記載のパターンデータ検証方法。
  4. 【請求項４】 前記第１の処理ステップの前に、元のデ
    ータを内部フォーマットのデータに変換して前記元のパ
    ターンデータを求めるステップを更に含む、請求項１〜
    ３のいずれか１項記載のパターンデータ検証方法。
  5. 【請求項５】コンピュータにパターンデータの検証を行
    わせるプログラムが格納されたコンピュータ読み取り可
    能な記憶媒体であって、 コンピュータに、元のパターンデータに対して論理・サ
    イジング処理を行わせる第１の処理手段と、 コンピュータに、前記論理・サイジング処理を施された
    パターンデータに対して逆論理・逆サイジング処理を行
    わせる第２の処理手段と、 コンピュータに、該元のパターンデータと、前記逆論理
    ・逆サイジング処理を施されたパターンデータと対して
    論理処理を行わせ、前記論理・サイジング処理を施され
    たパターンデータの検証を行わせる手段とを備えた、記
    憶媒体。
  6. 【請求項６】 前記第１の処理手段は、コンピュータ
    に、前記論理・サイジング処理を行う前の前記元のパタ
    ーンデータ中の全てのパターンの頂点情報に対応する、
    前記論理・サイジング処理を行った後のパターンの頂点
    情報を保存させる、請求項５記載の記憶媒体。
  7. 【請求項７】 前記第２の処理ステップは、コンピュー
    タに、前記逆論理・逆サイジング処理を行う前のパター
    ンデータ中の全てのパターンの頂点情報に対応する、前
    記逆論理・逆サイジング処理を行った後のパターンの頂
    点情報を保存させる、請求項６記載の記憶媒体。
  8. 【請求項８】 前記第１の処理ステップの前に、コンピ
    ュータに、元のデータを内部フォーマットのデータに変
    換して前記元のパターンデータを求めさせる手段を更に
    備えた、請求項５〜７のいずれか１項記載の記憶媒体。
JP7266499A 1999-03-17 1999-03-17 パターンデータ検証方法及び記憶媒体 Pending JP2000267254A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7266499A JP2000267254A (ja) 1999-03-17 1999-03-17 パターンデータ検証方法及び記憶媒体
US09/514,151 US6598185B1 (en) 1999-03-17 2000-02-28 Pattern data inspection method and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7266499A JP2000267254A (ja) 1999-03-17 1999-03-17 パターンデータ検証方法及び記憶媒体

Publications (1)

Publication Number Publication Date
JP2000267254A true JP2000267254A (ja) 2000-09-29

Family

ID=13495871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7266499A Pending JP2000267254A (ja) 1999-03-17 1999-03-17 パターンデータ検証方法及び記憶媒体

Country Status (2)

Country Link
US (1) US6598185B1 (ja)
JP (1) JP2000267254A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058406A (ja) * 2004-08-18 2006-03-02 Nec Corp レチクルの製造システム及び製造方法
US7725611B2 (en) 2002-03-28 2010-05-25 Hitachi, Ltd. Method and apparatus for verifying data in a storage system
KR101041263B1 (ko) * 2007-09-04 2011-06-14 가부시키가이샤 지닷토 레티클 검증 시스템 및 프로그램이 기록된 기록매체

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3762244B2 (ja) * 2001-03-29 2006-04-05 株式会社東芝 図形データ展開方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114180B2 (ja) * 1985-11-25 1995-12-06 富士通株式会社 半導体露光パタンデータ検査方法及び検査装置
US4809341A (en) * 1986-07-18 1989-02-28 Fujitsu Limited Test method and apparatus for a reticle or mask pattern used in semiconductor device fabrication
JP2710967B2 (ja) * 1988-11-22 1998-02-10 株式会社日立製作所 集積回路装置の製造方法
JPH03208358A (ja) 1990-01-10 1991-09-11 Fujitsu Ltd 半導体装置のパターンデータ検証方法
JP2747105B2 (ja) * 1990-11-05 1998-05-06 富士通株式会社 画像データ検証方法及び装置
JPH10104168A (ja) * 1996-09-26 1998-04-24 Toshiba Corp 設計データに基づく図形データ展開装置
US6400838B2 (en) * 1997-07-29 2002-06-04 Kabushiki Kaisha Toshiba Pattern inspection equipment, pattern inspection method, and storage medium storing pattern inspection program
US6360134B1 (en) * 1998-07-20 2002-03-19 Photronics, Inc. Method for creating and improved image on a photomask by negatively and positively overscanning the boundaries of an image pattern at inside corner locations

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7725611B2 (en) 2002-03-28 2010-05-25 Hitachi, Ltd. Method and apparatus for verifying data in a storage system
JP2006058406A (ja) * 2004-08-18 2006-03-02 Nec Corp レチクルの製造システム及び製造方法
JP4635513B2 (ja) * 2004-08-18 2011-02-23 日本電気株式会社 レチクルの製造システム及び製造方法
KR101041263B1 (ko) * 2007-09-04 2011-06-14 가부시키가이샤 지닷토 레티클 검증 시스템 및 프로그램이 기록된 기록매체

Also Published As

Publication number Publication date
US6598185B1 (en) 2003-07-22

Similar Documents

Publication Publication Date Title
CN102768696B (zh) 增量式布局分析
US20090164193A1 (en) Method and System for Verifying Electronic Designs Having Software Components
EP3859531B1 (en) Synthesizing printf and scanf statements for generating debug messages in high-level synthesis (hls) code
CN113885936A (zh) 一种定制镜像中软件包依赖的解决方法
US20130198703A1 (en) Virtual Flat Traversal Of A Hierarchical Circuit Design
US8677300B2 (en) Canonical signature generation for layout design data
CN110637521B (zh) 一种基于模型仿真的数据实时存储方法和系统
CN114297739A (zh) 用于版图验证的标识处理方法、装置、服务器和存储介质
JP2000267254A (ja) パターンデータ検証方法及び記憶媒体
JP3042443B2 (ja) マスクパターンデータの作成方法
US10929584B1 (en) Environmental modification testing for design correctness with formal verification
JP2001014378A (ja) Ｃａｄフォーマット変換の完全性を確認する方法とシステム
US20150302137A1 (en) Expanded Canonical Forms Of Layout Patterns
US7058557B2 (en) Method for functional verification of hardware design
US9875329B1 (en) Method and system for import of mask layout data to a target system
Cobb et al. Hierarchical GDSII-based fracturing and job deck system
US6789234B2 (en) Method and system for a timing based logic entry
US20020101424A1 (en) Method of testing graphic accelerator in DOS mode
US20040199889A1 (en) Modeling integrated circuits
US8001522B2 (en) Code accelerator
CN114003284A (zh) 一种基于读写锁的指令执行方法、计算设备及存储介质
JP4286201B2 (ja) テストベンチシステム及びプログラム
JP2000029917A (ja) 部品位置変換システム
JP2001022817A (ja) 論理回路自動生成装置
CN114003283A (zh) 一种基于硬件缓存标识的指令执行方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203