JP2001022817A

JP2001022817A - 論理回路自動生成装置

Info

Publication number: JP2001022817A
Application number: JP11198343A
Authority: JP
Inventors: Shigenori Tomonaga; 重徳友永; Takashi Okawa; 崇大川; Hisahiro Kondo; 久博近藤; Masanobu Kobayashi; 正伸小林; Fumihiko Nagasaki; 文彦長崎; Kazuaki Sakamoto; 和晃坂本; Masatomo Nishioka; 正朝西岡; Masaki Sawahata; 正樹澤幡
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-07-13
Filing date: 1999-07-13
Publication date: 2001-01-26

Abstract

(57)【要約】【課題】論理合成用入力パラメータ生成の入力の容易化
と、検証の自動化により、自動生成される論理回路の品
質を保証し、作業手戻りに要する工数をなくす手段を提
供する。【解決手段】本発明は、設計仕様の入力を支援する設計
仕様入力手段と、設計仕様を記憶させる設計仕様記憶手
段と、入力された設計仕様を検証する設計仕様検証手段
を備えた論理回路品質保証手段、及び、設計仕様からマ
スターファイルを生成するマスターファイル生成手段、
及び、マスターファイルからＨＤＬを自動生成するＨＤ
Ｌ自動生成手段、及び、生成されたＨＤＬから論理回路
をスケマティックに出力する論理回路自動生成手段から
構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路自動生成
に関するものである。

【０００２】

【従来の技術】従来の論理回路の自動生成においては、
一般に、入力パラメータの作成、修正は、人手にて実施
しているか、あるいは、ＣＡＤやエンジニアリングワー
クステーションにて実施している。また、検証の処理
は、論理回路が生成されてから実施されるので、検証後
に論理回路において不良個所が存在した場合には、入力
パラメータの修正を行ってから、論理回路の自動生成を
再実施している。

【０００３】なお、自動生成後の論理回路の検証方法に
関連するものとして、特開平８−３２９１２５号公報が
ある。

【０００４】

【発明が解決しようとする課題】上記従来技術のうち、
入力パラメータの作成、修正を人手で実施する方法で
は、設計者は論理回路の構成を熟知する必要があり、工
数、及び論理回路の品質の面からも問題がある。

【０００５】また、ＣＡＤやエンジニアリングワークス
テーションにおいては、入力パラメータの作成、修正
は、テキストベースで実施されることが多い。そのた
め、論理回路の生成に必要な情報を、設計者が直接入力
するため、入力ミスを招く原因になる。

【０００６】以上の理由により、入力パラメータの作
成、修正を人手で実施したり、ＣＡＤやエンジニアリン
グワークステーションで実施する場合には、設計能率の
面、また、生成される論理回路の品質保証の面において
問題がある。

【０００７】また、検証の処理を、論理回路が生成され
てから実施する方法では、論理回路内に異常個所が存在
した場合に、入力パラメータの修正から実施する必要が
あり、作業手戻りが発生する。

【０００８】本発明は、この課題を解決する為に、簡易
計算装置上で、入力パラメータの作成、修正の容易化、
及び、入力パラメータの生成の自動化を実現させること
により、設計者が入力パラメータの情報を直接的に入力
することをなくした。また、入力パラメータの品質保証
を簡易計算装置上で自動的に行わせることにより、生成
される論理回路の品質を保証すると共に、作業手戻りに
要する工数をなくすことを目的とする。

【０００９】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、入力パラメータの生成、修正が、ボタ
ン入力により容易に実施可能な手段、及び、入力パラメ
ータの品質保証を自動で実施する手段を簡易計算装置に
おいて提供する。

【００１０】具体的には、設計仕様の入力を支援する設
計仕様入力手段と、入力された設計仕様を記憶しておく
ための設計仕様記憶手段と、同じく入力された設計仕様
の検証を自動で実施する設計仕様検証手段とから構成さ
れる論理回路品質保証手段である。

【００１１】また、前記設計仕様記憶手段に記憶された
設計仕様を基に、論理回路自動生成の入力パラメータと
なるマスターファイルを生成するマスターファイル生成
手段である。

【００１２】また、前記マスターファイル生成手段で生
成した入力パラメータを受け取り、論理回路を自動生成
するＨＤＬ自動生成手段、及び、生成されたＨＤＬを基
に、論理回路をスケマティックに出力する論理回路自動
生成手段である。

【００１３】

【発明の実施の形態】以下、本発明の実施例を図１から
図６を用いて説明する。

【００１４】まず、本発明の基本構成を図１に示す。本
発明は、簡易計算装置１０１上に、設計仕様を入力する
設計仕様入力部１０２と、入力された設計仕様を記憶す
る設計仕様記憶部１０３と、入力された設計仕様を検証
する設計仕様検証部１０４より構成される論理回路品質
保証部１０５、及び、入力パラメータとなるマスターフ
ァイル生成部を生成するマスターファイル生成部１０
６、及び、生成されたマスターファイルから、ＨＤＬを
自動で生成するＨＤＬ自動生成部１０７、及び、生成さ
れたＨＤＬから、論理回路をスケマティックに表示す
る、論理回路自動生成部を構成する。

【００１５】次に、上記図１の具体的実施例を、図２か
ら図６に示す。図２は論理回路自動生成装置の構成を示
す構成図、図３は図２の論理回路自動生成装置の処理の
流れを示すフローチャート、図４は図２の論理回路自動
生成装置において自動生成された論理回路の構成図、図
５は、図２の論理回路自動生成装置における設計仕様検
証部の処理の流れを示すフローチャート、図６は、図２
の論理回路自動生成装置におけるＨＤＬ自動生成部の処
理の流れを示すフローチャートである。

【００１６】本発明の実施例における構成は図２に示す
様に、設計仕様入力部２０４、設計仕様記憶部２０５、
設計仕様検証部２０６より構成される論理回路品質保証
部２０３、及び、入力パラメータとなるマスターファイ
ルを生成するマスターファイル生成部２０８と、マスタ
ーファイルをエンジニアリングワークステーションへ転
送するマスターファイル転送部２０９から構成される入
力パラメータ生成部２０７、及び、ＨＤＬ自動生成部２
１０、及び、論理回路自動生成部２１１からなる。論理
回路品質保証部２０３、及び、入力パラメータ生成部２
０７は、パーソナルコンピュータにて処理を実施する。
また、ＨＤＬ自動生成部２１０、及び、論理回路自動生
成部２１１は、エンジニアリングワークステーションに
て処理を実施する。

【００１７】次に、本発明である論理回路自動生成装置
の実施例の処理の流れを示すフローチャートを図３に示
す。本発明における処理は、パーソナルコンピュータに
よる処理２０１、またエンジニアリングワークステーシ
ョンによる処理２０２により構成される。まずパーソナ
ルコンピュータによる処理２０１について説明する。

【００１８】まずｓ３０１処理において、設計仕様入力
処理を実施する。次にｓ３０２処理において、設計仕様
書検証処理を実施する。ｓ３０２処理終了後に、設計仕
様において異常個所が存在する場合は、該当個所をログ
ファイル３１１に出力する。次にｓ３０３処理におい
て、設計仕様に異常個所が存在するかどうかを判定す
る。次に、ｓ３０４処理において、設計仕様から、論理
回路の生成に必要な情報を抽出し、マスターファイル３
０８をテキスト形式で生成する。ｓ３０５処理におい
て、マスターファイル３０８をエンジニアリングワーク
ステーションに転送する。

【００１９】次に、エンジニアリングワークステーショ
ンにおける処理２０２について説明する。パーソナルコ
ンピュータより転送されたマスターファイル３０８を入
力パラメータとして、ｓ３０６処理において、ハードウ
ェア記述言語（ＨＤＬ：Hardwear Discription Languag
e 以下ＨＤＬ）により記載されたＨＤＬコード３０９を
自動で生成する。次に、生成されたＨＤＬコード３０９
を入力として、ｓ３０７処理において、スケマティック
に表示された論理回路３１０を出力する。

【００２０】最終的な出力ファイルは、スケマティック
に表示された論理回路３１０である。中間ファイルとし
て、マスターファイル３０８、及び、ＨＤＬにより記載
されたＨＤＬコード３０９がある。

【００２１】次に、マイコンインターフェース回路の自
動生成を例に、図４を用いて説明する。

【００２２】マイコンインターフェース回路は、アドレ
スデコード回路４０７、レジスタ回路４０４、及び４０
５、セレクタ回路４０６から構成される。レジスタ回路
４０４、及び４０５は、アドレス番号毎に、アドレス単
位のレジスタ回路４０３を構成する。アドレス単位のレ
ジスタ回路４０３は、機能ブロック毎に、機能ブロック
単位のレジスタ回路４０２を構成する。機能ブロック単
位のレジスタ回路４０２は、アドレスデコード回路４０
７、セレクタ回路４０６とともに、トップ図面４０１を
構成する。

【００２３】マイコン４０９が書き込み処理を実施する
場合のマイコンインターフェース回路の動作を説明す
る。アドレスデコード回路４０７は、マイコン部４０９
のアドレス番号４０８をデコードする。アドレスデコー
ド回路の出力信号４１１とライトデータストローブ４１
２の論理積４１３は、書き込み制御信号となる。書き込
み制御信号４１３がＨｉｇｈ入力の場合に、レジスタ回
路４０４は、ライトデータ４１５、及びリードデータ４
１７を出力する。ライトデータ４１５は、ユーザー生成
論理４１０におけるライトデータ４１６となる。

【００２４】次にマイコン４０９が読み出し処理を実施
する場合のマイコンインターフェース回路の動作を説明
する。アドレスデコード回路４０７の出力信号４１１
と、リードデータストローブ４１８の論理積４２３、及
び、ユーザー生成論理４１０の読み出し制御信号４１９
がＨｉｇｈの場合に、レジスタ回路４０５は、リードデ
ータ４１７を出力する。

【００２５】セレクタ回路４０６は、アドレス信号４０
８を入力として、リードデータ４１７をセレクトする。
セレクトされたリードデータ４２０は、マイコン４０９
のリードデータ３２１となる。

【００２６】なお、リセット信号４２２がＨｉｇｈの場
合は、レジスタ回路４０４、及び４０５はＬｏｗ出力と
なる。

【００２７】このマイコンインターフェース回路を自動
生成させる為に、本実施例においては、定型フォーマッ
トとして定められた設計仕様に、設計者が論理回路生成
上必要な情報を入力する。設計仕様には、レジスタ回路
４０４、及び４０５の属性名称、アドレス信号４０８の
信号名、読み出し制御信号４１９の信号名、リセット信
号４２２の信号名が必要となる。設計仕様に入力する情
報は、パーソナルコンピュータを用いたボタン入力が可
能である。

【００２８】ｓ３０１の設計仕様入力処理を用いて、設
計仕様の記載が完了した場合に、設計者は、設計仕様に
対してｓ３０２の検証処理を実施する。

【００２９】ｓ３０２の設計仕様検証処理における処理
フローを図５に示す。ｓ５０１のアドレス領域のチェッ
クにおいては、ある特定のアドレス領域に対して、複数
のレジスタ回路が定義されている場合は、該当個所を異
常個所とする。また、ｓ５０２のレジスタ回路の属性名
称チェックにおいては、設計仕様において記載された属
性名称が、レジスタ回路の属性名と異なる場合は、該当
個所を異常個所とする。ｓ５０３の信号名チェックにお
いては、読み出し制御信号４１９、及び、リセット信号
４２２の名称に、回路生成時において使用不可能な文字
を使用した場合、あるいは同一の制御信号名が２回以上
入力されている場合は、該当個所を異常個所とする。検
証処理ｓ５０１〜ｓ５０３の実施後に、ｓ５０４におい
て、設計仕様に異常個所が存在するかどうかを判定す
る。設計仕様において異常個所が存在する場合は、ｓ５
０５処理において、該当個所をログファイル３１１に出
力する。検証実施後に、設計仕様において異常個所が存
在しない場合は、そのまま処理を終了する。

【００３０】次に、論理回路の生成の事例について説明
する。

【００３１】ＨＤＬ自動生成部２１０は、パーソナルコ
ンピュータより転送されたマスターファイル３０８を入
力パラメータとして、ＨＤＬコード３０９を自動で生成
する。以下に、ＨＤＬコード３０９の生成方法を、図６
を用いて記載する。

【００３２】エンジニアリングワークステーション内に
て、論理マクロ記憶部６０６を設けて、論理回路内にて
使用されるレジスタ回路を記憶させる。記憶されるレジ
スタ回路には、特定の属性名称が定義されている。マス
ターファイル３０８にて、レジスタ回路の属性の指示の
ある場合には、ｓ６０１処理において、対応するレジス
タ回路を論理マクロ記憶部６０６より呼び出す。レジス
タ回路が呼び出された後に、ｓ６０２処理において、ア
ドレス単位のレジスタ回路４０３を構成する。アドレス
単位のレジスタ回路４０３が構成された後に、ｓ６０３
処理において、機能ブロック単位のレジスタ回路４０２
を構成する。マスターファイル３０８に記載されたアド
レス番号を参照して、ｓ６０４処理において、アドレス
デコード回路４０７、セレクタ回路４０６を生成する。

【００３３】ＨＤＬが生成された後に、ｓ６０５処理に
おいて、スケマティックに表示された論理回路３１０を
出力する。

【００３４】

【発明の効果】以上、説明したように、本発明は、パー
ソナルコンピュータを用いたボタン入力による、入力パ
ラメータの生成、修正を可能にしたため、エンジニアリ
ングワークステーションのテキストベースにて人手で実
施した場合の入力ミスをなくし、効率的に設計を進める
ことが可能である。

【００３５】また、入力パラメータの品質保証を自動で
実施することにより、設計者の知識に関係なく、生成さ
れる論理回路の品質を保証することが可能である。さら
に、論理回路を生成する前の段階で、論理不良を摘出す
るため、論理回路を生成してから検証を実施した場合の
作業手戻りがなくなる。

【００３６】この方法を適用することにより、エンジニ
アリングワークステーションと接続される全てのパーソ
ナルコンピュータにおいて、入力パラメータの作成、修
正、品質保証が可能となる。

【図面の簡単な説明】

【図１】本発明の構成図である。

【図２】本発明の実施例を示す構成図である。

【図３】本発明の実施例を示すフローチャートである。

【図４】本発明の実施例において生成されたマイコンイ
ンターフェース回路の構成図である。

【図５】本発明の実施例における設計仕様の検証方法の
説明図である。

【図６】本発明の実施例における論理回路の生成方法の
説明図である。

【符号の説明】

４０１…マイコンインターフェース回路のトップ図面、
４０２…機能ブロック単位のレジスタ回路、４０３…ア
ドレス単位のレジスタ回路、４１１…アドレスデコード
回路の出力信号、４１３…書き込み制御信号、４１５…
ライトデータ、４１７，４２０…リードデータ、４２３
…アドレスデコード回路の出力とリードデータストロー
ブの論理積。

───────────────────────────────────────────────────── フロントページの続き (72)発明者近藤久博神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内 (72)発明者小林正伸神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内 (72)発明者長崎文彦神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内 (72)発明者坂本和晃神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内 (72)発明者西岡正朝神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内 (72)発明者澤幡正樹神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内Ｆターム(参考） 5B046 AA08 BA02 CA04 HA01 JA01 KA01

Claims

【特許請求の範囲】

【請求項１】設計仕様の入力を支援する設計仕様入力
部と、入力された設計仕様を記憶しておくための設計仕
様記憶部と、同じく入力された設計仕様の検証を自動で
実施する設計仕様検証部とから構成される論理回路品質
保証部を、簡易計算装置上に備えたことを特徴とする論
理回路自動生成装置。
【請求項２】前記設計仕様記憶部に記憶された設計仕
様を基に、論理回路自動生成の入力パラメータとなるマ
スターファイルを生成するマスターファイル生成部を簡
易計算装置上に備えたことを特徴とする論理回路自動生
成装置。
【請求項３】前記マスターファイル生成部で生成した
入力パラメータを受け取り、論理回路を自動生成するＨ
ＤＬ自動生成部、及び、生成されたＨＤＬを基に、論理
回路をスケマティックに出力する論理回路自動生成部と
を簡易計算装置上に備えたことを特徴とする論理回路自
動生成装置。