JPH11149490A - 設計規格検査用プログラムの作成方法および設計規格検査用プログラムの自動作成装置 - Google Patents
設計規格検査用プログラムの作成方法および設計規格検査用プログラムの自動作成装置Info
- Publication number
- JPH11149490A JPH11149490A JP9315149A JP31514997A JPH11149490A JP H11149490 A JPH11149490 A JP H11149490A JP 9315149 A JP9315149 A JP 9315149A JP 31514997 A JP31514997 A JP 31514997A JP H11149490 A JPH11149490 A JP H11149490A
- Authority
- JP
- Japan
- Prior art keywords
- program
- check
- feature
- graphic data
- creating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 比較的簡単な手法で、設計規格検査用プログ
ラムを短時間に作成・修正することができ、かつデバッ
ク時のミスを低減することができる設計規格検査用プロ
グラムの自動作成装置の実現を課題とする。 【解決手段】 半導体装置のパターン設計データを検査
するレイアウト検証用ＣＡＤ装置２−１〜２−ｎの設計
規格検査用プログラムを自動作成する設計規格検査用プ
ログラム自動作成装置で、チェック用図形データを入力
する図形データ入力手段１１と、入力されたチェック用
図形データ上に検査項目である図形の規格に対応する特
徴を表記する特徴表記手段１２と、チェック用図形デー
タ上に表記された特徴を選別して集約された特徴を抽出
する特徴抽出手段１３と、抽出され集約された特徴をレ
イアウト検証用ＣＡＤ装置２−１〜２−ｎのプログラム
に自動変換するプログラム作成手段１４とを設ける。
ラムを短時間に作成・修正することができ、かつデバッ
ク時のミスを低減することができる設計規格検査用プロ
グラムの自動作成装置の実現を課題とする。 【解決手段】 半導体装置のパターン設計データを検査
するレイアウト検証用ＣＡＤ装置２−１〜２−ｎの設計
規格検査用プログラムを自動作成する設計規格検査用プ
ログラム自動作成装置で、チェック用図形データを入力
する図形データ入力手段１１と、入力されたチェック用
図形データ上に検査項目である図形の規格に対応する特
徴を表記する特徴表記手段１２と、チェック用図形デー
タ上に表記された特徴を選別して集約された特徴を抽出
する特徴抽出手段１３と、抽出され集約された特徴をレ
イアウト検証用ＣＡＤ装置２−１〜２−ｎのプログラム
に自動変換するプログラム作成手段１４とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、設計規格検査用プ
ログラムの作成方法および設計規格検査用プログラムの
自動作成装置に関し、特に半導体装置のパターン設計デ
ータの設計規格検査用プログラムの作成方法および設計
規格検査用プログラムの自動作成装置に関する。
ログラムの作成方法および設計規格検査用プログラムの
自動作成装置に関し、特に半導体装置のパターン設計デ
ータの設計規格検査用プログラムの作成方法および設計
規格検査用プログラムの自動作成装置に関する。
【０００２】
【従来の技術】例えばＬＳＩ等の半導体装置のパターン
設計データに対して、図１０に示すような検査項目であ
る図形全体の幅が規格値以上になっているか（インター
ナル検査）、２つの図形間の距離が規格値以上であるか
（エクスターナル検査）、ある図形が他の図形に規格値
以上内側に含まれているか（エンクロージャ検査）等の
検査をおこなう処理を設計規格検査（Design Rule Chec
king：以下ＤＲＣで表す）と呼ぶ。ＤＲＣには複合図形
で意味のある検査となる場合や、疑似エラーや検査漏れ
を防ぐために、図形論理演算処理の機能を含める場合が
多い。このＤＲＣに用いられるチェックプログラムをＤ
ＲＣルールと呼ぶ。
設計データに対して、図１０に示すような検査項目であ
る図形全体の幅が規格値以上になっているか（インター
ナル検査）、２つの図形間の距離が規格値以上であるか
（エクスターナル検査）、ある図形が他の図形に規格値
以上内側に含まれているか（エンクロージャ検査）等の
検査をおこなう処理を設計規格検査（Design Rule Chec
king：以下ＤＲＣで表す）と呼ぶ。ＤＲＣには複合図形
で意味のある検査となる場合や、疑似エラーや検査漏れ
を防ぐために、図形論理演算処理の機能を含める場合が
多い。このＤＲＣに用いられるチェックプログラムをＤ
ＲＣルールと呼ぶ。
【０００３】従来は、このようなＤＲＣルールを作成す
る際には、プロセスより提示されたルールに基づいて、
手作業でプログラミング後、チェック用図形データを作
成し、このチェック用図形データに対してデバック作業
を繰り返し行って最終的なＤＲＣルールを求めていた。
る際には、プロセスより提示されたルールに基づいて、
手作業でプログラミング後、チェック用図形データを作
成し、このチェック用図形データに対してデバック作業
を繰り返し行って最終的なＤＲＣルールを求めていた。
【０００４】図６は、従来のＤＲＣルールの作成のフロ
ーチャートである。図６に沿って従来のＤＲＣルールの
作成方法を説明する。まず、設計に必要なルールをプロ
セスより提示させる（ステップ１１）。このプロセスル
ールは例えば、図７に示すように、パターンの間隔や幅
の最小値などを指定する。次に手作業で、このプロセス
ルールの内容を使用するレイアウト検証用ＣＡＤ（Comp
uter Aided Design ）装置のプログラムとしてプログラ
ムし、ＤＲＣルールを作成する（ステップ１２）。この
ＤＲＣルールプログラムの中身は図８に示すような形式
であり、使用されるレイアウト検証用ＣＡＤ装置に適し
た表記とする。
ーチャートである。図６に沿って従来のＤＲＣルールの
作成方法を説明する。まず、設計に必要なルールをプロ
セスより提示させる（ステップ１１）。このプロセスル
ールは例えば、図７に示すように、パターンの間隔や幅
の最小値などを指定する。次に手作業で、このプロセス
ルールの内容を使用するレイアウト検証用ＣＡＤ（Comp
uter Aided Design ）装置のプログラムとしてプログラ
ムし、ＤＲＣルールを作成する（ステップ１２）。この
ＤＲＣルールプログラムの中身は図８に示すような形式
であり、使用されるレイアウト検証用ＣＡＤ装置に適し
た表記とする。
【０００５】一方、図９のような設計の目的に適うよう
なＬＳＩパターンのチェック用図形データを作成する
（ステップ１３）。そうしてこのチェック用図形データ
とステップ１２で作成したＤＲＣルールをレイアウト検
証用ＣＡＤ装置に入力してチェック（ステップ１４）を
おこない、正しいと判定されるべき部分、ＮＧと判定さ
れるべき部分がそれぞれ祖のように認識されて正解であ
った場合には終了し、正解が得られなかった場合は再度
ステップ１２に戻ってＤＲＣルールを作成仕直して、Ｄ
ＲＣルールの精度を上げ、最終的にチェック用図形デー
タに対するチェックがすべて正解となれば、実際の設計
データの検証に入る（ステップ１５）。
なＬＳＩパターンのチェック用図形データを作成する
（ステップ１３）。そうしてこのチェック用図形データ
とステップ１２で作成したＤＲＣルールをレイアウト検
証用ＣＡＤ装置に入力してチェック（ステップ１４）を
おこない、正しいと判定されるべき部分、ＮＧと判定さ
れるべき部分がそれぞれ祖のように認識されて正解であ
った場合には終了し、正解が得られなかった場合は再度
ステップ１２に戻ってＤＲＣルールを作成仕直して、Ｄ
ＲＣルールの精度を上げ、最終的にチェック用図形デー
タに対するチェックがすべて正解となれば、実際の設計
データの検証に入る（ステップ１５）。
【０００６】このような方法は、ステップ１４のチェッ
クで不正解になって初めてＤＲＣルールが望ましいもの
でないことが分かり、そのあとの修正後の確認も同様の
チェックを行って初めて確かめられるということで、ど
うしても時間がかかるものであった。このため、ことに
初版のルール作成時の作業やプロセスルールの変更時の
更新作業では非常に長時間を要することになっていた。
また、チェック用図形データにミスがあった場合にはＤ
ＲＣルールのデバックが不十分になることがあったり、
ファイル更新時に作業ミスが発生するという問題があっ
た。
クで不正解になって初めてＤＲＣルールが望ましいもの
でないことが分かり、そのあとの修正後の確認も同様の
チェックを行って初めて確かめられるということで、ど
うしても時間がかかるものであった。このため、ことに
初版のルール作成時の作業やプロセスルールの変更時の
更新作業では非常に長時間を要することになっていた。
また、チェック用図形データにミスがあった場合にはＤ
ＲＣルールのデバックが不十分になることがあったり、
ファイル更新時に作業ミスが発生するという問題があっ
た。
【０００７】
【発明が解決しようとする課題】上述のごとく、レイア
ウト検証用ＣＡＤ装置のＤＲＣルールを作成する従来の
方法では、ＤＲＣルールのチェックはチェック用図形デ
ータに対してチェックを行って正解かどうかを調べて初
めて確認でき、ここで不正解があれば、ＤＲＣルールを
修正して改めてチェックを行わねばならなかった。ま
た、レイアウト検証用ＣＡＤ装置別にＤＲＣルールを入
力するには直接手作業でプログラムを作成して入力しな
ければならなかった。
ウト検証用ＣＡＤ装置のＤＲＣルールを作成する従来の
方法では、ＤＲＣルールのチェックはチェック用図形デ
ータに対してチェックを行って正解かどうかを調べて初
めて確認でき、ここで不正解があれば、ＤＲＣルールを
修正して改めてチェックを行わねばならなかった。ま
た、レイアウト検証用ＣＡＤ装置別にＤＲＣルールを入
力するには直接手作業でプログラムを作成して入力しな
ければならなかった。
【０００８】本発明はこの点を改良して、比較的簡単な
手法で、設計規格検査用プログラムを短時間に作成・修
正することができ、かつデバック時のミスを低減するこ
とができる設計規格検査用プログラムの作成方法および
設計規格検査用プログラムの自動作成装置を実現するこ
とを課題とする。
手法で、設計規格検査用プログラムを短時間に作成・修
正することができ、かつデバック時のミスを低減するこ
とができる設計規格検査用プログラムの作成方法および
設計規格検査用プログラムの自動作成装置を実現するこ
とを課題とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体装置のパターン設計データが所定
の設計規格に適っているかどうかを検査するレイアウト
検証用ＣＡＤ装置で用いられる設計規格検査用プログラ
ムを作成する設計規格検査用プログラムの作成方法にお
いて、検査項目である図形の規格をチェックするための
チェック用図形データを作成するチェック用図形データ
作成過程と、このチェック用図形データ作成過程で作成
した前記チェック用図形データ上に前記検査項目である
図形の規格に対応する特徴を表記する特徴表記過程と、
この特徴表記過程で前記チェック用図形データ上に表記
された特徴を選別して集約された特徴を抽出する特徴抽
出過程と、この特徴抽出過程で抽出された集約された特
徴をレイアウト検証用ＣＡＤ装置のプログラムに変換す
るプログラム変換過程とを具備することを特徴とする。
め、本発明は、半導体装置のパターン設計データが所定
の設計規格に適っているかどうかを検査するレイアウト
検証用ＣＡＤ装置で用いられる設計規格検査用プログラ
ムを作成する設計規格検査用プログラムの作成方法にお
いて、検査項目である図形の規格をチェックするための
チェック用図形データを作成するチェック用図形データ
作成過程と、このチェック用図形データ作成過程で作成
した前記チェック用図形データ上に前記検査項目である
図形の規格に対応する特徴を表記する特徴表記過程と、
この特徴表記過程で前記チェック用図形データ上に表記
された特徴を選別して集約された特徴を抽出する特徴抽
出過程と、この特徴抽出過程で抽出された集約された特
徴をレイアウト検証用ＣＡＤ装置のプログラムに変換す
るプログラム変換過程とを具備することを特徴とする。
【００１０】また、半導体装置のパターン設計データが
所定の設計規格に適っているかどうかを検査するレイア
ウト検証用ＣＡＤ装置で用いられる設計規格検査用プロ
グラムを自動作成する設計規格検査用プログラムの自動
作成装置において、検査項目である図形の規格をチェッ
クするためのチェック用図形データを入力するチェック
用図形データ入力手段と、このチェック用図形データ入
力手段で入力された前記チェック用図形データ上に前記
検査項目である図形の規格に対応する特徴を表記する特
徴表記手段と、この特徴表記手段で前記チェック用図形
データ上に表記された特徴を選別して集約された特徴を
抽出する特徴抽出手段と、この特徴抽出手段で抽出され
た集約された特徴をレイアウト検証用ＣＡＤ装置のプロ
グラムに自動変換するプログラム作成手段とを具備する
ことを特徴とする。
所定の設計規格に適っているかどうかを検査するレイア
ウト検証用ＣＡＤ装置で用いられる設計規格検査用プロ
グラムを自動作成する設計規格検査用プログラムの自動
作成装置において、検査項目である図形の規格をチェッ
クするためのチェック用図形データを入力するチェック
用図形データ入力手段と、このチェック用図形データ入
力手段で入力された前記チェック用図形データ上に前記
検査項目である図形の規格に対応する特徴を表記する特
徴表記手段と、この特徴表記手段で前記チェック用図形
データ上に表記された特徴を選別して集約された特徴を
抽出する特徴抽出手段と、この特徴抽出手段で抽出され
た集約された特徴をレイアウト検証用ＣＡＤ装置のプロ
グラムに自動変換するプログラム作成手段とを具備する
ことを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明にかかる設計規格検
査用プログラムの作成方法および設計規格検査用プログ
ラムの自動作成装置を添付図面を参照にして詳細に説明
する。本発明のデザインルールチェック（設計規格検査
用）プログラムの作成方法の一実施の形態の処理フロー
チャートを図１に示す。図１にしたがって本実施の形態
での処理を説明する。まず、設計に必要なルールをプロ
セスより提示させる（ステップ１）。このプロセスルー
ルにしたがって、ＤＲＣルール生成用の図形データを作
成する（ステップ２）。この図形データの要所に、プロ
グラム作成時に必要となる情報を図形のプロパティとし
てレイヤー形式で付加するようにする。
査用プログラムの作成方法および設計規格検査用プログ
ラムの自動作成装置を添付図面を参照にして詳細に説明
する。本発明のデザインルールチェック（設計規格検査
用）プログラムの作成方法の一実施の形態の処理フロー
チャートを図１に示す。図１にしたがって本実施の形態
での処理を説明する。まず、設計に必要なルールをプロ
セスより提示させる（ステップ１）。このプロセスルー
ルにしたがって、ＤＲＣルール生成用の図形データを作
成する（ステップ２）。この図形データの要所に、プロ
グラム作成時に必要となる情報を図形のプロパティとし
てレイヤー形式で付加するようにする。
【００１２】図２にこのようなプロパティを付加したＤ
ＲＣルール生成用の図形データの例を示す。図２（ａ）
では、チェック用図形データの上に情報を伴ったパスＡ
およびパスＢがレイヤーとして描かれ、その情報の内容
がプロパティとして図２（ｂ）のような形式で同時に入
力される。これらのチェック用図形データとそのプロパ
ティからなる入力情報は、プロパティ抽出プログラムに
よって処理され（ステップ３）、図３に示すようなＴＥ
ＸＴファイルとして抽出される。次にこのＴＥＸＴファ
イルを自動変換プログラムにかけてレイアウト検証用Ｃ
ＡＤ装置に応じたＤＲＣルールに変換させる（ステップ
４）。
ＲＣルール生成用の図形データの例を示す。図２（ａ）
では、チェック用図形データの上に情報を伴ったパスＡ
およびパスＢがレイヤーとして描かれ、その情報の内容
がプロパティとして図２（ｂ）のような形式で同時に入
力される。これらのチェック用図形データとそのプロパ
ティからなる入力情報は、プロパティ抽出プログラムに
よって処理され（ステップ３）、図３に示すようなＴＥ
ＸＴファイルとして抽出される。次にこのＴＥＸＴファ
イルを自動変換プログラムにかけてレイアウト検証用Ｃ
ＡＤ装置に応じたＤＲＣルールに変換させる（ステップ
４）。
【００１３】図４に自動変換されたプログラムの例を示
す。図４（ａ）は米国Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ
Ｓｙｓｔｅｍ社のレイアウト検証用ＣＡＤ装置であるＤ
ｒａｃｕｌａ等に用いられるＤＲＣルールのプログラム
の例であり、図４（ｂ）はレイアウト検証用ＣＡＤ装置
のＤｉｖａ／ＤＲＣ等に用いられるＤＲＣルールのプロ
グラムの例である。最終的にこのようにして得られたＤ
ＲＣルールにしたがってレイアウト検証用ＣＡＤ装置に
よって実際の設計データの検証が行われる（ステップ
５）。
す。図４（ａ）は米国Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ
Ｓｙｓｔｅｍ社のレイアウト検証用ＣＡＤ装置であるＤ
ｒａｃｕｌａ等に用いられるＤＲＣルールのプログラム
の例であり、図４（ｂ）はレイアウト検証用ＣＡＤ装置
のＤｉｖａ／ＤＲＣ等に用いられるＤＲＣルールのプロ
グラムの例である。最終的にこのようにして得られたＤ
ＲＣルールにしたがってレイアウト検証用ＣＡＤ装置に
よって実際の設計データの検証が行われる（ステップ
５）。
【００１４】図５は、本発明の設計規格検査用プログラ
ムの自動作成装置の一実施の形態の構成を表すブロック
図である。図５において、１は本発明の設計規格検査用
プログラム自動作成装置であり、１１は図形データ入力
手段、１２は特徴表記手段、１３は特徴抽出手段、１４
はプログラム作成手段である。また、２−１〜２−ｎは
複数のレイアウト検証用のＣＡＤ装置である。
ムの自動作成装置の一実施の形態の構成を表すブロック
図である。図５において、１は本発明の設計規格検査用
プログラム自動作成装置であり、１１は図形データ入力
手段、１２は特徴表記手段、１３は特徴抽出手段、１４
はプログラム作成手段である。また、２−１〜２−ｎは
複数のレイアウト検証用のＣＡＤ装置である。
【００１５】使用者がマンマシン応答を用いて図形デー
タ入力手段１１にチェック用図形データを入力し、さら
に特徴表記手段１２を用いてチェック用図形データ上に
レイヤーとしてプロパティを入力する。これらの入力内
容は特徴手段１３で選択集約されてまとめられ、汎用性
のある記述に書き直される。この特徴手段１３の出力は
プログラム作成手段１４で、レイアウト検証用ＣＡＤ装
置２に応じた自動変換プログラムグラム２１〜２ｎで自
動変換され、それぞれのレイアウト検証用ＣＡＤ装置２
に応じた設計規格検査用プログラムとして作成される。
これらの設計規格検査用プログラムはレイアウト検証用
ＣＡＤ装置２に入力され、実際の設計データの検証に用
いられる。
タ入力手段１１にチェック用図形データを入力し、さら
に特徴表記手段１２を用いてチェック用図形データ上に
レイヤーとしてプロパティを入力する。これらの入力内
容は特徴手段１３で選択集約されてまとめられ、汎用性
のある記述に書き直される。この特徴手段１３の出力は
プログラム作成手段１４で、レイアウト検証用ＣＡＤ装
置２に応じた自動変換プログラムグラム２１〜２ｎで自
動変換され、それぞれのレイアウト検証用ＣＡＤ装置２
に応じた設計規格検査用プログラムとして作成される。
これらの設計規格検査用プログラムはレイアウト検証用
ＣＡＤ装置２に入力され、実際の設計データの検証に用
いられる。
【００１６】ところで、図６に示した従来の方式では、
ＤＲＣルールのチェックはチェック用図形データに対し
てチェックを行って正解かどうかを調べて初めて確認す
ることができるものであった。したがって、ここで不正
解があれば、ＤＲＣルールを修正して改めてチェックを
行はねばならなかった。一方、本実施の形態では、図１
のステップ２の段階で必要とされるプロセスルールは全
てプロパティとしてチェック用図形データの上に記され
るので、必要なルールが欠落することがない。したがっ
て、ステップ１からステップ４までのＤＲＣルールの作
成の過程で、処理が繰り返されることなく、その分ＤＲ
Ｃルールの作成、修正に要する時間を短縮することがで
きる。
ＤＲＣルールのチェックはチェック用図形データに対し
てチェックを行って正解かどうかを調べて初めて確認す
ることができるものであった。したがって、ここで不正
解があれば、ＤＲＣルールを修正して改めてチェックを
行はねばならなかった。一方、本実施の形態では、図１
のステップ２の段階で必要とされるプロセスルールは全
てプロパティとしてチェック用図形データの上に記され
るので、必要なルールが欠落することがない。したがっ
て、ステップ１からステップ４までのＤＲＣルールの作
成の過程で、処理が繰り返されることなく、その分ＤＲ
Ｃルールの作成、修正に要する時間を短縮することがで
きる。
【００１７】また、図６に示した従来の方式では、レイ
アウト検証用ＣＡＤ装置別にＤＲＣルールを直接手作業
で作成しなければならなかった。一方、本実施の形態で
は、ＴＥＸＴファイルからそれぞれのレイアウト検証用
ＣＡＤ装置のＤＲＣルールに書き替える自動変換プログ
ラムが用意されているのでこの処理も大幅に時間短縮で
きる。
アウト検証用ＣＡＤ装置別にＤＲＣルールを直接手作業
で作成しなければならなかった。一方、本実施の形態で
は、ＴＥＸＴファイルからそれぞれのレイアウト検証用
ＣＡＤ装置のＤＲＣルールに書き替える自動変換プログ
ラムが用意されているのでこの処理も大幅に時間短縮で
きる。
【００１８】これらにより、ＤＲＣルールを自動作成す
ることが可能になり、 １）ＤＲＣルールの開発期間の短縮 ２）ＤＲＣルールの変更修正期間の短縮 ３）ＤＲＣルールデバック時のミスの低減 ４）複数のレイアウト検証用ＣＡＤ装置への対応が容易
になる 等のメリットが生まれる。またプロパティが付加された
チェック用図形データを作成し保存することで、プロセ
スルール、チェック用図形データ、ＤＲＣルールを一元
管理することが可能になる。したがって、従来３か月も
かかっていたＤＲＣルールの新規開発を例えば１か月で
済ます可能性が生まれた。
ることが可能になり、 １）ＤＲＣルールの開発期間の短縮 ２）ＤＲＣルールの変更修正期間の短縮 ３）ＤＲＣルールデバック時のミスの低減 ４）複数のレイアウト検証用ＣＡＤ装置への対応が容易
になる 等のメリットが生まれる。またプロパティが付加された
チェック用図形データを作成し保存することで、プロセ
スルール、チェック用図形データ、ＤＲＣルールを一元
管理することが可能になる。したがって、従来３か月も
かかっていたＤＲＣルールの新規開発を例えば１か月で
済ます可能性が生まれた。
【００１９】
【発明の効果】以上説明したように本発明の請求項１の
発明は、半導体装置のパターン設計データが所定の設計
規格に適っているかどうかを検査するレイアウト検証用
ＣＡＤ装置で用いられる設計規格検査用プログラムを作
成する設計規格検査用プログラムの作成方法において、
検査項目である図形の規格をチェックするためのチェッ
ク用図形データを作成するチェック用図形データ作成過
程と、このチェック用図形データ作成過程で作成したチ
ェック用図形データ上に検査項目である図形の規格に対
応する特徴を表記する特徴表記過程と、この特徴表記過
程でチェック用図形データ上に表記された特徴を選別し
て集約された特徴を抽出する特徴抽出過程と、この特徴
抽出過程で抽出された集約された特徴をレイアウト検証
用ＣＡＤ装置のプログラムに変換するプログラム変換過
程とを具備することを特徴とする。また、本発明の請求
項３の発明は、半導体装置のパターン設計データが所定
の設計規格に適っているかどうかを検査するレイアウト
検証用ＣＡＤ装置で用いられる設計規格検査用プログラ
ムを自動作成する設計規格検査用プログラムの自動作成
装置において、検査項目である図形の規格をチェックす
るためのチェック用図形データを入力するチェック用図
形データ入力手段と、このチェック用図形データ入力手
段で入力されたチェック用図形データ上に検査項目であ
る図形の規格に対応する特徴を表記する特徴表記手段
と、この特徴表記手段でチェック用図形データ上に表記
された特徴を選別して集約された特徴を抽出する特徴抽
出手段と、この特徴抽出手段で抽出された集約された特
徴をレイアウト検証用ＣＡＤ装置のプログラムに自動変
換するプログラム作成手段とを具備することを特徴とす
る。これにより、設計規格検査用プログラムを比較的短
時間に作成・修正することができる設計規格検査用プロ
グラムの作成方法および設計規格検査用プログラムの自
動作成装置を実現することができる。さらに設計規格検
査用プログラムデバック時のミスを低減することがで
き、この点からも設計規格検査用プログラムの作成・修
正時間が短縮できる。またプロパティが付加されたチェ
ック用図形データを作成し保存することで、プロセスル
ール、チェック用図形データ、ＤＲＣルールを一元管理
することが可能になる。
発明は、半導体装置のパターン設計データが所定の設計
規格に適っているかどうかを検査するレイアウト検証用
ＣＡＤ装置で用いられる設計規格検査用プログラムを作
成する設計規格検査用プログラムの作成方法において、
検査項目である図形の規格をチェックするためのチェッ
ク用図形データを作成するチェック用図形データ作成過
程と、このチェック用図形データ作成過程で作成したチ
ェック用図形データ上に検査項目である図形の規格に対
応する特徴を表記する特徴表記過程と、この特徴表記過
程でチェック用図形データ上に表記された特徴を選別し
て集約された特徴を抽出する特徴抽出過程と、この特徴
抽出過程で抽出された集約された特徴をレイアウト検証
用ＣＡＤ装置のプログラムに変換するプログラム変換過
程とを具備することを特徴とする。また、本発明の請求
項３の発明は、半導体装置のパターン設計データが所定
の設計規格に適っているかどうかを検査するレイアウト
検証用ＣＡＤ装置で用いられる設計規格検査用プログラ
ムを自動作成する設計規格検査用プログラムの自動作成
装置において、検査項目である図形の規格をチェックす
るためのチェック用図形データを入力するチェック用図
形データ入力手段と、このチェック用図形データ入力手
段で入力されたチェック用図形データ上に検査項目であ
る図形の規格に対応する特徴を表記する特徴表記手段
と、この特徴表記手段でチェック用図形データ上に表記
された特徴を選別して集約された特徴を抽出する特徴抽
出手段と、この特徴抽出手段で抽出された集約された特
徴をレイアウト検証用ＣＡＤ装置のプログラムに自動変
換するプログラム作成手段とを具備することを特徴とす
る。これにより、設計規格検査用プログラムを比較的短
時間に作成・修正することができる設計規格検査用プロ
グラムの作成方法および設計規格検査用プログラムの自
動作成装置を実現することができる。さらに設計規格検
査用プログラムデバック時のミスを低減することがで
き、この点からも設計規格検査用プログラムの作成・修
正時間が短縮できる。またプロパティが付加されたチェ
ック用図形データを作成し保存することで、プロセスル
ール、チェック用図形データ、ＤＲＣルールを一元管理
することが可能になる。
【００２０】さらに、本発明の請求項２の発明は、特徴
抽出過程で抽出する集約された特徴の情報に汎用性を持
たせ、プログラム変換過程ではこの特徴の情報から複数
のレイアウト検証用ＣＡＤ装置に応じたプログラムに自
動変換する。本発明の請求項４の発明は、特徴抽出手段
で抽出する集約された特徴の情報に汎用性を持たせ、プ
ログラム作成手段では複数のレイアウト検証用ＣＡＤ装
置に応じたプログラムを自動作成することを特徴とす
る。これにより、複数のレイアウト検証用ＣＡＤ装置へ
の対応が容易になる。
抽出過程で抽出する集約された特徴の情報に汎用性を持
たせ、プログラム変換過程ではこの特徴の情報から複数
のレイアウト検証用ＣＡＤ装置に応じたプログラムに自
動変換する。本発明の請求項４の発明は、特徴抽出手段
で抽出する集約された特徴の情報に汎用性を持たせ、プ
ログラム作成手段では複数のレイアウト検証用ＣＡＤ装
置に応じたプログラムを自動作成することを特徴とす
る。これにより、複数のレイアウト検証用ＣＡＤ装置へ
の対応が容易になる。
【図１】設計規格検査用プログラムの作成方法の一実施
の形態の処理フローチャート。
の形態の処理フローチャート。
【図２】図１の実施の形態で作成されるプロパティを付
加したＤＲＣルール生成用の図形データの例。
加したＤＲＣルール生成用の図形データの例。
【図３】図１の実施の形態で作成されるＤＲＣルール生
成用のＴＥＸＴファイルの例。
成用のＴＥＸＴファイルの例。
【図４】図１の実施の形態で自動変換されたＤＲＣルー
ルプログラムの例。
ルプログラムの例。
【図５】本発明の設計規格検査用プログラムの自動作成
装置の一実施の形態の構成を表すブロック図。
装置の一実施の形態の構成を表すブロック図。
【図６】従来のＤＲＣルールの作成方法を示すフローチ
ャート。
ャート。
【図７】従来のＤＲＣルールの作成方法で用いられるプ
ロセスルールの例。
ロセスルールの例。
【図８】従来のＤＲＣルールプログラムの内容の表示
例。
例。
【図９】チェック用図形データの一例。
【図１０】設計規格検査の検査内容を示す説明図。
１…設計規格検査用プログラム自動作成装置、１１…図
形データ入力手段、１２…特徴表記手段、１３…特徴抽
出手段、１４…プログラム作成手段、２−１〜２−ｎ…
レイアウト検証用のＣＡＤ装置。
形データ入力手段、１２…特徴表記手段、１３…特徴抽
出手段、１４…プログラム作成手段、２−１〜２−ｎ…
レイアウト検証用のＣＡＤ装置。
Claims (4)
- 【請求項１】 半導体装置のパターン設計データが所定
の設計規格に適っているかどうかを検査するレイアウト
検証用ＣＡＤ装置で用いられる設計規格検査用プログラ
ムを作成する設計規格検査用プログラムの作成方法にお
いて、 検査項目である図形の規格をチェックするためのチェッ
ク用図形データを作成するチェック用図形データ作成過
程と、 このチェック用図形データ作成過程で作成した前記チェ
ック用図形データ上に前記検査項目である図形の規格に
対応する特徴を表記する特徴表記過程と、 この特徴表記過程で前記チェック用図形データ上に表記
された特徴を選別して集約された特徴を抽出する特徴抽
出過程と、 この特徴抽出過程で抽出された集約された特徴をレイア
ウト検証用ＣＡＤ装置のプログラムに変換するプログラ
ム変換過程とを具備することを特徴とする設計規格検査
用プログラムの作成方法。 - 【請求項２】 前記特徴抽出過程で抽出する集約された
特徴の情報に汎用性を持たせ、前記プログラム変換過程
ではこの特徴の情報から複数の前記レイアウト検証用Ｃ
ＡＤ装置に応じたプログラムに自動変換することを特徴
とする請求項１に記載の設計規格検査用プログラムの作
成方法。 - 【請求項３】 半導体装置のパターン設計データが所定
の設計規格に適っているかどうかを検査するレイアウト
検証用ＣＡＤ装置で用いられる設計規格検査用プログラ
ムを自動作成する設計規格検査用プログラムの自動作成
装置において、 検査項目である図形の規格をチェックするためのチェッ
ク用図形データを入力するチェック用図形データ入力手
段と、 このチェック用図形データ入力手段で入力された前記チ
ェック用図形データ上に前記検査項目である図形の規格
に対応する特徴を表記する特徴表記手段と、 この特徴表記手段で前記チェック用図形データ上に表記
された特徴を選別して集約された特徴を抽出する特徴抽
出手段と、 この特徴抽出手段で抽出された集約された特徴をレイア
ウト検証用ＣＡＤ装置のプログラムに自動変換するプロ
グラム作成手段とを具備することを特徴とする設計規格
検査用プログラムの自動作成装置。 - 【請求項４】 前記特徴抽出手段で抽出する集約された
特徴の情報に汎用性を持たせ、前記プログラム作成手段
では複数の前記レイアウト検証用ＣＡＤ装置に応じたプ
ログラムを自動作成することを特徴とする請求項１に記
載の設計規格検査用プログラムの自動作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9315149A JPH11149490A (ja) | 1997-11-17 | 1997-11-17 | 設計規格検査用プログラムの作成方法および設計規格検査用プログラムの自動作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9315149A JPH11149490A (ja) | 1997-11-17 | 1997-11-17 | 設計規格検査用プログラムの作成方法および設計規格検査用プログラムの自動作成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11149490A true JPH11149490A (ja) | 1999-06-02 |
Family
ID=18062013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9315149A Pending JPH11149490A (ja) | 1997-11-17 | 1997-11-17 | 設計規格検査用プログラムの作成方法および設計規格検査用プログラムの自動作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11149490A (ja) |
-
1997
- 1997-11-17 JP JP9315149A patent/JPH11149490A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3194823B2 (ja) | Ｃａｄライブラリモデルの作成装置 | |
| JP2004171576A (ja) | 高速チップ管理システム | |
| CN111290954B (zh) | 一种基于uvm的fpga构件可视化测试框架和方法 | |
| CN107451112B (zh) | 表格工具数据检查方法、装置、终端设备及存储介质 | |
| JP4140917B2 (ja) | 検証作業支援システム及びその方法 | |
| JP2000207440A (ja) | 半導体集積回路の設計検証装置、方法及び記憶媒体 | |
| CN114091383A (zh) | 测试序列生成方法、装置、系统及相关设备 | |
| US20150113487A1 (en) | Automated integrated circuit design documentation | |
| JPH06348766A (ja) | ツール組み込み方法及び装置 | |
| JP2006031354A (ja) | テストプログラム生成装置及びテストプログラム生成システム | |
| CN115328769A (zh) | 一种基于Aether工具的PDK开发方法 | |
| JP2004157927A (ja) | 帳票入力用プログラムの生成方式、生成プログラム及び生成方法 | |
| JPH07168709A (ja) | プログラムジェネレータ利用仕様シミュレーション方法およびその装置 | |
| JPH11149490A (ja) | 設計規格検査用プログラムの作成方法および設計規格検査用プログラムの自動作成装置 | |
| JP4455148B2 (ja) | セル配置図作成装置及び方法並びにプログラム | |
| JPH05134854A (ja) | ソフトウエア開発支援装置 | |
| JP3830579B2 (ja) | 情報解析・編集システム | |
| JPH10207923A (ja) | 設計作業における文書作成支援装置 | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| JP2007272688A (ja) | ネットリスト生成方法及び生成装置 | |
| JPH0944535A (ja) | レイアウト編集方法 | |
| JP2007323371A (ja) | データマッピング方法、および、データマッピング装置 | |
| JP2005309655A (ja) | 特化設計情報生成システム及び完成ファイル生成システム | |
| JP2001188808A (ja) | 半導体装置の電気的ルールチェック装置及び方法 | |
| JPH04242427A (ja) | プログラム設計方式 |