JPS63124438A - 集積回路試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子ビーム又はレーザビームを観測の手段と
して用い、かつＣＡＤシステム内の設計データを活用す
ることにより、被試験デバイス（ＤＵＴ　：　Ｄｅｖｉ
ｃｅ　Ｕｎｄｅｒ　Ｔｅ５ｔ　）の故障の存在箇所を自
動的に発見する集積回路の試験方法に関するものである
。

〔従来の技術〕

集積回路の大規模・複雑化に伴い、ゲート／ビン比が数
千にも達する状況となった今日、外部ピンのみから信号
の授受を行うことにより試験を実行する従来壓の大規模
集積回路（ＬＳＩ）用試験装置と、これを前提にした故
障シミュレーション法とでは、ＬＳＩ内部の故障箇所を
発見する故障診断は不可能になってきた。

これに応えるものとして電子ビーム試験装置、レーザビ
ーム試験装置などの非接触試験装置が登場した。電子ビ
ーム試験装置を集積回路のＣＡＤシステムと結合し、測
定結果の比較判定に被試験集積回路の設計データを活用
しうる構成とすることによシ、故障箇所の存在をゲート
単位で発見しうる装置が本発明の発明者らにより、すで
に考案されている（特願昭乙０−３！；′１り７）。

この電子ビーム試験装置は、■走査電子顕微鏡、■テス
ト信号供給回路、■画像二値化回路、■電子計算機、■
半導体集積回路の設計支援ＣＡＤシステム、■該ＣＡＤ
シスチムニよす作成された測定対象集積回路ＤＵＴの設
計データ、■該走査型電子顕微鏡により測定される二次
元アナログ画像信号を該画像二値化回路を介して一定の
タイミングで取シ込んで、各格子点上の画像信号をＭ／
Ｈ１又は′（７１の論理値に変換することによシ得られ
る、測定論理値の二次元分布を示す「測定論理マツプ」
を作成するための測定論理マツプ作成プログラム、■こ
れに対応して該設計データ今ら読みだされた該ＤＵＴの
配線図形情報と、ＣＡＤシステム内の論理シミュレータ
の起動によシ得られる各配線の論理期待値とから、該測
定論理マツプ内の各格子点がとるべき論理期待値の一次
元分布を示す「設計論理マツプ」を作成するための設計
マツプ作成プログラム、■上記両輪環マツプを比較・照
合するための論理マツプ照合プログラム、とを具備し、
該電子顕微鏡■内に設置したＤＵＴに該テスト信号供給
回路■から一定の長さのテスト信号系列を順次印加し、
該測定論理マツプ作成プログラム■の起動により該画像
二値化回路■を介してその都度測定される「測定論理マ
ツプ」と、該設計論理マツプ作成プログラム■の起動に
よシ得られる対応する「設計論理マツプ」とを、該論理
マツプ照合プログラム■を用いて比較・照合することに
７よ・り得られる各配線ごとの測定論理値と設計論理値
を、−万の座標軸に論理値、他方の座標軸にテスト信号
印加時間をとった論理タイムチャートとして出力しうる
ようにせしめたものであシ、また、順序回路を含むＤＵ
Ｔに、該テスト信号供給回路■よシ一定の長さのテスト
信号系列を印加した後、その最終印加状態にテスト信号
を固定し、該測定論理マツプ作成プロ、グラム■を起動
することによシ得られる「測定輪＝　　　　５　　　　
＝ 環マツプ」と、該設計論理マツプ作成プログラム■の起
動により得られる対応する「設計論理マツプ」とを、該
論理マツプ照合プログラム■を用いて比較・照合するこ
とによシ、両者の差の有無から該テスト信号の印加途中
で故障が発生したかどうかの検出を行なえるようにせし
めたものである。

〔発明が解決しようとする問題点〕

しかしながら、上記の電子ビーム試験装置は以下のよう
な欠点を有していた。すなわち、上記の装置は逐次操作
方式を採用していたため、回路図を見ながらチェックす
べきノード名を定め、そのノード名を有する配線が観測
されるようにＸＹステージを動かし、テストツメタンを
印加し、測定したいタイミングでストップさせて、論理
値を測定するなどの操作は全て人手で行う必要があった
。

また、ＤＵＴ内の多数のノードの内、どのノードをどん
な順番でチェックしていけば良いかの明確な指針がなか
ったためにＤＵＴ内の故障箇所の発見を効率的に行なう
ことができなかった。

〔問題点を解決するだめの手段〕

上記問題点を解決するため、本発明の集積回路試験装置
は、 （イ）少すくともＸＹＹステージ検出器、！：　ヒーム
照射器とを有する電子ビーム又はレーザビーム試験装置
と、 （ロ）テスト信号供給装置と、 （ハ）配線論理値読取回路と、 に）　ＸＹＹステージ御回路と、 （ホ）　制御コンピュータと、 （へ）少なくとも回路素子の識別データ、回路素子の接
続データ、回路の接続データ及びマスクパターンデ〜り
を有する設計データファイルを基にテストデータ生成プ
ログラムによって作成された少なくとも回路のノード識
別データ、配線の座標データ、ＤＵＴチップの入力端子
に加えるテストバタンデータ、テスト信号をＤＵＴチッ
プの入力端子に加えたときの各ノードの論理期待値及び
回路の経路情報とを有する設計データファイルと、 （ト）　　テストプログラムとを少なくとも具備し、該
制御コンピュータと該テストプログラムの制御の下に、
該ＸＹＹステージ該ＸＹＹステージ御回路により該設計
データファイル内の該ノード識別データ、該配線座標デ
ータ及び該経路情報に基いて移動させ、該ＤＵＴチップ
の入力端子に加えるテストバタンデータを該テスト信号
供給装置を介してテストするＤＵＴに供給し、該電子ビ
ーム又はレーザビームをＤＵＴ上の回路のテストするノ
ルドの規定された位置に照射して該テストするノードの
信号を該検出器によって検出し、検出された該信号を該
配線論理値読取回路により読取って該ノードの配線論理
値を得、該論理期待値と該配線論理値を比較することに
より不良箇所を検出せしめるようにしたものである。

〔作　用〕

上記（イ）〜（ト）の本装置の構成は、ＤＵＴ内の故障
箇所を自動的にかつ効率的に検出せしめる。

〔実施例〕

第１図は本発明の試験装置の実施例を示す図である。テ
スト信号併給装置／／、配線論理値読取回路／２、ＸＹ
ステージ制制御回路／上介して電子ビーム試験装置（Ｅ
ＢＴ　：　Ｅ　−Ｂｅａｍ　Ｔｅ５ｔｅｒ　）　、２０
が制御コンピュータ／に接続されている。ＸＹステージ
制制御回路／上ＸＹＹステージ、２の移動を司るモータ
２夕を制御する。配線論理値読取回路ノコは二次電子の
検出器２４１と電子ビーム２／の走査回路／３に接続さ
れておシ、制御コンピュータ／の指令に基づいて、電子
ビーム、２／の走査ラスタートさせ、予め設定されたタ
イミングでｇＢＴ２０の画像信号をサンプリングし、そ
の値を制御コンピータ／に転送する。テスト信号供給装
置／／ハ、制御コンピュータ／の指令に基づいてテスト
信号をＩＣソケット２３を介してＤＵＴ＃ｌに供給する
。テスト信号供給装置／／は制御コンピュータ／によシ
制御可能であれば通常のＩＣテスタのようなものでもよ
い。制御コンピュータ／は、端末２、内部記憶装置３、
外部記憶装置≠を有し、かつ設計データペースタを有す
る集積回路の設計支援（ＣＡＤ）システムとと接続され
ている。内部記憶装置３上には、試験手順を記述するテ
ストプログラム乙が、外部記憶装置≠上には設計データ
ファイル７が格納されている。設計データファイル７は
、ＤＵＴ１０上の配線座標、テストパターンの各タイミ
ングごとの各配線の期待論理値、各入力端子から各出力
端子に至る経路情報等がらなり、設計データペースタ内
のデータがら生成される。

経路情報ファイルは次のデータから構成されている。

（１）被試験回路の各入力がら各出力に至る全ての信号
伝播経路（第２図の７７．７２等〕川用れは、経路を区
別するだめの経路番号とその経路を示す／連のノード各
チェーン、即ち第２図の場合、タ／−３２−！３−オ≠
・・曲・乙Ｏなど、からなる。

（１１）各経路上のノード名（第２図のｓｔ、ｔ、ｓ７
゜夕ｇなど） 本装置のテストプログラム乙は、被試験回路全一　　　
１０　　− 体、又は問題となる回路ブロック内にある分岐ノードに
つき、次の手順で論理チェックを行い、故障の発生箇所
を特定して行く。すなわち、被試験回路の、不良の検出
された出力端子につながる信号伝播経路とその経路上の
分岐ノードとを経路情報ファイルから順に呼び出し、各
分岐ノードに対応する配線座標に基づいて該ＸＹステー
ジを移動し、テスト信号供給回路から順にテスト信号を
被試験回路に供給し、指定されたタイミングで論理値読
取回路にて論理値を測定し、これを期待論理値フフイル
内の期持論理値と比較して正常／不良の判定を行い、そ
の結果を出力する。

次に、全ての経路上にある不良分岐ノード（測定論理値
と期持論理値が不一致で、故障している可能性のあるノ
ード）のうち、最も入力側に近い分岐ノードを選び出す
。第２図の場合は、ノード！７が選ばれる。そこで、次
にノードタフと隣合う分岐ノード間、この場合には（ノ
ードタ弘、ノードｊ７）間、及び（ノード乙３、メート
！７）間につき、同様の手順で論理チェックを行う。そ
の結果得られる、入力側に最も近い論理不一致ノード、
この場合にはノード！夕が故障の発生箇所である。テス
トプログラム２が行なう以上の処理の手順を第３図にフ
ローチャートで示した。

次に、論理値の測定、及び比較の具体的手順について述
べる。各テストバタンごとに走査回路／３が動作して、
電子ビーム２／をその観測エリア全体に渡ってラスタ・
スキャンする。配線論理値読取回路／２は、それに同期
して二次電子検出器２≠によシ検出される電位コントラ
スト信号をあるしきい値のもとで二値化し、各サンプル
点の論理値（Ｏまたは／）を求める。これらの測定論理
値は制御コンピュータｌに転送され、「測定論理地図」
を形成する。測定論理地図は、論理値Ｏの配線図形の分
布を示す地図である。サンプル点数にもよるが、二値化
回路の代わりにＡ／Ｄコンバータを置き、アナログ信号
である電位コントラスト信号をディジタイズして制御コ
ンピュータ／に転送し、そこで「二値化プログラム」を
用いて二値化しても良い。ただし、二値化回路を用いる
方が高速で効率が良い。

サブミクロンの位置決め精度を有する高精度なＸＹステ
ージを用いた場合には、ＤＵＴチップ周辺の数カ所の座
標を使って設計配線データの座標系とＤＵＴチップの座
標系をあらかじめ合わせておけば、配線論理値の測定は
容易である。即ち、設計データから測定したい配線の座
標を読みだし、測定論理地図上で対応する位置の論理値
を読み取れば、それが所望の配線の論理値になる。

ＸＹステージに十数μｍ以上の位置決め誤差がある場合
には、測定論理地図と対応する領域の設計配線地図の間
で画像マツチングを行う必要がある。これは発明者らが
既に考案した方法（特願昭１．０−３２ｇ２７）で、重
ね合わせに要した平行移動量から両者のシフト量を算出
する方法である。測定論理地図と設計配線地図の間のシ
フト量が分かれば、この場合にも上と同様の方法で配線
の論理値を求めることができる。

電子ビーム試験装置の変わシにレーザビーム試験装置（
ＬＢＴ　：　Ｌａ５ｅｒ　Ｂｅａｍ　Ｔｅ５ｔｅｒ　）
を用いてもＬＳＩ内部の動作状態を非接触で測定するこ
とができる。ＬＢＴには、（ａ）レーザビームを二次元
的にスキャンするタイプと（ｂ）レーザビームは固定し
、ＸＹステージを移動するタイプの２種類がある。ＥＢ
Ｔの代わりにＬＢＴを用いる場合も、第１図とほぼ同じ
構成でよい。ＬＢＴの場合には、ＸＹステージは大気中
におかれるため、ＥＢＴのばあいと違って高精度なＸＹ
ステージをよシ安価に製造できる。従って、μｍ精度の
ＸＹ　ステージを前提としてよい。

（ａＬ　（ｂ）何れのタイプにおいても論理値の検出方
法は同じである。すなわち、逆バイアスのｐｎ接合にレ
ーザビームを照射したとき、光誘起電流が論理状態によ
り変化する現象を利用し、その変化がＤＵＴに供給する
電源電流に現われるのでそれを測定することで検出して
いる。従って、設計データファイルの中から被測定ノー
ドにつながるトランジスタのｐｎ接合（ＣＭＯＳデバイ
スの場合には、ｐ−ａｈ　又はｎ−ａｈ部のドレイン接
合又はｐチャンネルトランジスタを形成するためのウェ
ルの境界）端部の座標を読み出し、そこがレーザビーム
の照射点になるようにＸＹステージを移動する。テスト
バタンに同期してレーザビームをチョップしてやれば、
信号検出回路／２を通して各テストバタンに対応した論
理値を制御コンピュータ／に取込むことができる。テス
トプログラムは第３図のものと全く同一でよい。

次に故障箇所の検出方法について述べる。本発明の試験
装置のような非接触試験装置のみで故障箇所の検出を行
うのは効率が悪いので、通常のＩＣテスタを用い、何番
目のテストバタンで、どの出力端子に故障が現れたかを
確認しておく。この情報を基に非接触試験装置を用いて
故障箇所を特定する。ＬＳＩは一般に順序回路であるの
で、故障箇所を突き止めるために、最も単純な方法とし
て出力端子から入力端子に向かって順にすべての７−ド
をテストする方法が考えられるが、これでは効率が悪い
のでノードを飛び飛びにテストして行く方法が効率的で
ある。例えば、第２図のような論理段数Ｄ（入力ピン／
から出力ピンＯに至る各種の経路を考えたとき、通過す
るゲート数の平均値〕の回路で、時刻ｔ＝Ｔに、出力端
子０にフェイルが検出されたとする。この場合には、論
理段数Ｄ／２あたり（厳密でなくてもよい、７つの目安
）のノード、例えばノード！≠の論理状態を１　＝　／
〜Ｔにかけてチェックする。ノードタグでパスならば、
次はｎ＝３Ｄ／４を辺りのノードタフ、これがフェイル
ならばｎ　＝　Ｄ　／　２辺りのノード乙３という具合
に、順次二分法的にチェックしていく。最後にノード乙
！がパスでノードタ乙、ノードタフがフェイルならば、
故障箇所はノードタフと特定される。この様にすれば、
全てのノードの論理値を測定することなく、効率的に故
障箇所を発見することができる。空間的な二分法をとる
ばかりでなく、時間的にも二分法をとることができる。

あるノードの論理値をチェックするとき、先ずｔ＝Ｔ／
ｌｚでチェックし、フェイルがあれば次にｔ＝Ｔ／≠、
なければｔ　＝　３Ｔ／ＩＩ　　という具合にとびとび
に調べるのである。

本装置を「経路抽出プログラム」と組み合わせると、更
に自動化を進めることができる。このプログラムは入力
端子／から出力端子０に至る全ての経路を設計デー、タ
ベースタ内の回路記述データから抽出し、外部記憶装置
≠上の設計データフフィル内に格納するプログラムであ
る。

該プログラムにより抽出された、出力端子Ｏにつながる
１つの経路を第２図の７７で示す。出力端子Ｏでフェイ
ルが検出された場合、その経路の中央部、ノードよ≠で
論理値をチェックする。ノードタ≠がパスならば、次は
ノード！ｒ≠とＯとの中間のノードタフ、これがフェイ
ルならば次はノードタグとノード！７の中間のノード、
という具合に検査を進めていく。この様に経路単位で故
障追跡を行えば、故障の発生箇所を極めて効率的に発見
することができる。

〔発明の効果〕

以上述べたように、本発明は、集積回路の規模の増大に
伴い、はとんど不可能となっていた集積回路の故障診断
の分野に、故障箇所の自動検出を可能ならしめる故障診
断技術を提供するもので、半導体産業界に与える影響は
極めて大である。

【図面の簡単な説明】

第１図は本発明の集積回路試験装置の実施例を示しだ図
、第２図は被試験デノ（イスの被試験回路とその経路を
示した図、第３図はテストプログラムのテスト手順を示
した図である。 ／・・・制御コンピュータ、２・・・端末、３・・・内
部記憶装置、≠・・・外部記憶装置、！・・・出力装置
、乙・・・テストプログラム、７・・・設計データファ
イル、♂・・・集積回路設計支援（ＯＡＤ　）システム
、　タ・・・設計データベース、１０・・被試験デノ（
イス（ＤＵＴ）、／／・・・テスト信号供給装置、／２
・・・配線論理値読取回路、／３・・・走査回路、／弘
・・・ＸＹステージ制御回路、／！・・・インタフェー
スパス、／乙・・・信号検出回路、２０・・・電子ビー
ム試験装置１．２／・・・電子ビーム、−２２・・・Ｘ
Ｙステージ、２３・・・ＩＣソケット、２≠・・・二次
電子検出器１．２よ・・・モータ、夕／〜２り・・ノー
ド番号 ね −Ｒ球、ノー１ｊ’ 謁　除

Claims (1)

1. 【特許請求の範囲】 （イ）少なくともＸＹステージと検出器とビーム照射器
   とを有する電子ビーム又はレーザビーム試験装置と、 （ロ）テスト信号供給装置と、 （ハ）配線論理値読取回路と、 （ニ）ＸＹステージ制御回路と、 （ホ）制御コンピュータと、 （ヘ）少なくとも回路素子の識別データ、回路素子の接
   続データ、回路の接続データ及びマスクパターンデータ
   を有する設計データファイルを基にテストデータ生成プ
   ログラムによって作成された少なくとも回路のノード識
   別データ、配線の座標データ、被試験デバイス（ＤＵＴ
   ）チップの入力端子に加えるテストパタンデータ、テス
   ト信号をＤＵＴチップの入力端子に加えたときの各ノー
   ドの論理期待値及び回路の経路情報とを有する設計デー
   タファイルと、 （ト）テストプログラムとを少なくとも具備し、該制御
   コンピュータと該テストプログラムの制御の下に、該Ｘ
   Ｙステージを該ＸＹステージ制御回路により該設計デー
   タファイル内の該ノード識別データ、該配線座標データ
   及び該経路情報に基いて移動させ、該ＤＵＴチップの入
   力端子に加えるテストパタンデータを該テスト信号供給
   装置を介してテストするＤＵＴに供給し、該電子ビーム
   又はレーザビームを ＤＵＴ上の回路のテストするノードの規定された位置に
   照射して該テストするノードの信号を該検出器によって
   検出し、検出された該信号を該配線論理値読取回路によ
   り読取って該ノードの配線論理値を得、該論理期待値と
   該配線論理値を比較することにより不良箇所を検出せし
   めることを特徴とする集積回路試験装置。