JPS63127499A - メモリ素子検査装置 - Google Patents
メモリ素子検査装置Info
- Publication number
- JPS63127499A JPS63127499A JP61274413A JP27441386A JPS63127499A JP S63127499 A JPS63127499 A JP S63127499A JP 61274413 A JP61274413 A JP 61274413A JP 27441386 A JP27441386 A JP 27441386A JP S63127499 A JPS63127499 A JP S63127499A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- fail
- defective
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 72
- 230000007547 defect Effects 0.000 claims abstract description 9
- 238000004458 analytical method Methods 0.000 claims description 15
- 230000002950 deficient Effects 0.000 abstract description 22
- 238000007689 inspection Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003870 depth resolved spectroscopy Methods 0.000 description 1
- 208000009743 drug hypersensitivity syndrome Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、集積回路メモリ素子を検査するためのメモ
リ素子検査装置に関し、特にメモリ素子の不良ライン政
情のために不良アドレスを摘出するのに好適なメモリ素
子検査装置に関する。
リ素子検査装置に関し、特にメモリ素子の不良ライン政
情のために不良アドレスを摘出するのに好適なメモリ素
子検査装置に関する。
メモリ素子の出荷検査等においては、歩留りを良（する
ために不良ライン救済のための不良アドレス摘出が行わ
れている。このような検査では、従来、たとえば第３図
に示すように、被測定メモリ素子３１の性能を試験する
メモリテスタ３２、この試験により得られる不良情報を
記憶する不良データメモリ３３、および不良解析メモリ
装置３３のデータを解析して救済アドレスラインを摘出
するコンピュータ３４で構成させたメモリ素子検査装置
が用いられる。しかしながら、このような従来のメモリ
素子検査装置によって不良ライン救済のための不良アド
レス摘出を行なうと、コンピュータ３４による解析時間
が被測定メモリ素子３１の容積に対して指数関数的に増
加し、メモリ素子の集積度が飛躍的に大きくなっている
今日、メモリ素子製造における総合的な生産性の向上を
妨げる大きな要因となっている。
ために不良ライン救済のための不良アドレス摘出が行わ
れている。このような検査では、従来、たとえば第３図
に示すように、被測定メモリ素子３１の性能を試験する
メモリテスタ３２、この試験により得られる不良情報を
記憶する不良データメモリ３３、および不良解析メモリ
装置３３のデータを解析して救済アドレスラインを摘出
するコンピュータ３４で構成させたメモリ素子検査装置
が用いられる。しかしながら、このような従来のメモリ
素子検査装置によって不良ライン救済のための不良アド
レス摘出を行なうと、コンピュータ３４による解析時間
が被測定メモリ素子３１の容積に対して指数関数的に増
加し、メモリ素子の集積度が飛躍的に大きくなっている
今日、メモリ素子製造における総合的な生産性の向上を
妨げる大きな要因となっている。
この発明は上記の事情に鑑みなされたもので、その目的
は容量の大きいメモリ素子であっても短い解析時間で不
良ライン救済のためのアドレス摘出を行なうことのでき
るメモリ素子検査装置を提供することにある。
は容量の大きいメモリ素子であっても短い解析時間で不
良ライン救済のためのアドレス摘出を行なうことのでき
るメモリ素子検査装置を提供することにある。
上記の問題点を解決するためになされたこの発明のメモ
リ素子検査装置は、メモリテスタにより検査される被測
定メモリ素子の全アドレスの良、不良の情報を記憶する
ことができる不良解析メモリ装置と、被測定メモリ素子
の各メモリアドレスラインに何個の不良が存在するかを
記憶するフェイルビットカウンタ装置と、所定数以上の
不良個数を有するメモリアドレスラインの情報を記憶す
ることができるフェイルアドレスメモリ装置とを備えた
ことを特徴とする。
リ素子検査装置は、メモリテスタにより検査される被測
定メモリ素子の全アドレスの良、不良の情報を記憶する
ことができる不良解析メモリ装置と、被測定メモリ素子
の各メモリアドレスラインに何個の不良が存在するかを
記憶するフェイルビットカウンタ装置と、所定数以上の
不良個数を有するメモリアドレスラインの情報を記憶す
ることができるフェイルアドレスメモリ装置とを備えた
ことを特徴とする。
以下、この発明のメモリ素子検査装置の一実施例につい
て第１図および第２図を参照しつつ説明する。
て第１図および第２図を参照しつつ説明する。
この実施例のメモリ素子検査装置は、メモリテスタ１１
により検査される被測定メモリ素子Ｍの全アドレスの良
、不良の情報（不良データ）を記憶することのできる不
良解析メモリ装置１２の、この不良データにもとづき被
測定メモリ素子Ｍの各メモリアドレスラインに何個の不
良が存在するかを記憶するフェイルビットカウンタ装置
１３、所定数以上の不良個数を有するメモリアドレスラ
インの情報を記憶することができるフェイルアドレスメ
モリ装置１４、および左各部の人出力、その他の動作を
制御すると共に、フェイルアドレスメモリ装置１４の記
憶データにもとすき、所定数以上の不良ビットを有する
メモリアドレスラインについて解析を行い、救済アドレ
スを摘出するコンピュータ１５で構成されている。
により検査される被測定メモリ素子Ｍの全アドレスの良
、不良の情報（不良データ）を記憶することのできる不
良解析メモリ装置１２の、この不良データにもとづき被
測定メモリ素子Ｍの各メモリアドレスラインに何個の不
良が存在するかを記憶するフェイルビットカウンタ装置
１３、所定数以上の不良個数を有するメモリアドレスラ
インの情報を記憶することができるフェイルアドレスメ
モリ装置１４、および左各部の人出力、その他の動作を
制御すると共に、フェイルアドレスメモリ装置１４の記
憶データにもとすき、所定数以上の不良ビットを有する
メモリアドレスラインについて解析を行い、救済アドレ
スを摘出するコンピュータ１５で構成されている。
この実施例において、上記不良解析メモリ装置１２は、
第２図に示すように、セレクタ１２１および不良解析メ
モリ１２２よりなり、フェイルビットカウンタ装置１３
はカウンタメモリ１３１および＋１加算器１３２よりな
る。また、フェイルアドレスメモリ装置１４はフェイル
データメモリ１４１、カウンタメモリ１４２、＋１加算
器１４３およびアドレスジェネレータ１４４で構成され
ている。
第２図に示すように、セレクタ１２１および不良解析メ
モリ１２２よりなり、フェイルビットカウンタ装置１３
はカウンタメモリ１３１および＋１加算器１３２よりな
る。また、フェイルアドレスメモリ装置１４はフェイル
データメモリ１４１、カウンタメモリ１４２、＋１加算
器１４３およびアドレスジェネレータ１４４で構成され
ている。
動作について説明すると、まず被測定メモリＭの全アド
レスラインの良、不良の状態がセレクタ１２１を介して
不良解析メモリ１２２にデータイン（ＤＡＴＡ ＩＮ
）よりそのまま書込まれる。
レスラインの良、不良の状態がセレクタ１２１を介して
不良解析メモリ１２２にデータイン（ＤＡＴＡ ＩＮ
）よりそのまま書込まれる。
次に、セレクタ１２１は、アドレスジェネレータ１４４
で内部発生させたアドレスを選択して、不良解析メモリ
のすべてのアドレスラインまたは不良（フェイル）ビッ
トのあるアドレスラインのデータをデータアウト（ＤＡ
ＴＡ ０ＵＴ）より逐次読出させる。セレクタ１２１
により逐次選択されるアドレスは、フェイルビットカウ
ンタ装置１３のカウンタメモリ１３１のアドレス（ＡＤ
ＤＲＥＳＳ）およびフェイルアドレスメモリ装置１４の
フェイルデータメモリ１４１のデータ（ＤＡＴＡ Ｉ
Ｎ）にもそれぞれアドレス信号およびデータとして入力
される。
で内部発生させたアドレスを選択して、不良解析メモリ
のすべてのアドレスラインまたは不良（フェイル）ビッ
トのあるアドレスラインのデータをデータアウト（ＤＡ
ＴＡ ０ＵＴ）より逐次読出させる。セレクタ１２１
により逐次選択されるアドレスは、フェイルビットカウ
ンタ装置１３のカウンタメモリ１３１のアドレス（ＡＤ
ＤＲＥＳＳ）およびフェイルアドレスメモリ装置１４の
フェイルデータメモリ１４１のデータ（ＤＡＴＡ Ｉ
Ｎ）にもそれぞれアドレス信号およびデータとして入力
される。
不良解析メモリ１２２のＤＡＴＡ ＯＵＴにり逐次読出
される各アドレスラインのデータはフェイルビットカウ
ンタ装置１３のカウンタメモリ１３１、フェイルアドレ
スメモリ装置１４のフェイルデータメモリ１４１および
カウンタメモリ１４２にライト（ＷＲＩＴＥ）クロック
として入力される。カウンタメモリ１３１はそのＤＡＴ
Ａ ＯＵＴに不良ビットが生じる毎に＋１加算器１３
２によって内容を１ずつ加算することにより各アドレス
ライン中の不良ビット数を計数する。この計数結果は、
フェイルアドレスメモリ装置１４のフェイルデータメモ
リ１４１およびカウンタメモリ１４２のＡＤＤＲＥＳＳ
にアドレス信号として入力される。なお、カウンタメモ
リ１３１により計数される不良ビット数に対応した数値
と、その数値の不良が存在するアドレスラインを何回フ
ェイルデータメモリ１４１に書込んだかを記憶するカウ
ンタメモリ１４２および＋１加算器１４３とによりフェ
イルデータメモリ１４１のアドレスの上位ビットを示す
信号が与えられる。
される各アドレスラインのデータはフェイルビットカウ
ンタ装置１３のカウンタメモリ１３１、フェイルアドレ
スメモリ装置１４のフェイルデータメモリ１４１および
カウンタメモリ１４２にライト（ＷＲＩＴＥ）クロック
として入力される。カウンタメモリ１３１はそのＤＡＴ
Ａ ＯＵＴに不良ビットが生じる毎に＋１加算器１３
２によって内容を１ずつ加算することにより各アドレス
ライン中の不良ビット数を計数する。この計数結果は、
フェイルアドレスメモリ装置１４のフェイルデータメモ
リ１４１およびカウンタメモリ１４２のＡＤＤＲＥＳＳ
にアドレス信号として入力される。なお、カウンタメモ
リ１３１により計数される不良ビット数に対応した数値
と、その数値の不良が存在するアドレスラインを何回フ
ェイルデータメモリ１４１に書込んだかを記憶するカウ
ンタメモリ１４２および＋１加算器１４３とによりフェ
イルデータメモリ１４１のアドレスの上位ビットを示す
信号が与えられる。
このようにして、フェイルアドレスメモリ装置１４のフ
ェイルデータメモリ１４１には、不良解析メモリ１２２
より逐次読出される被測定メモリＭの各アドレスライン
のデータ中に含まれる不良ビット数に相当するアドレス
の所にそのデータが元のアドレス（フェイルデータメモ
リ１４１のＤＡＴＡ ＩＮより与えられる）と共に記
憶される。
ェイルデータメモリ１４１には、不良解析メモリ１２２
より逐次読出される被測定メモリＭの各アドレスライン
のデータ中に含まれる不良ビット数に相当するアドレス
の所にそのデータが元のアドレス（フェイルデータメモ
リ１４１のＤＡＴＡ ＩＮより与えられる）と共に記
憶される。
このようにして、フェイルデータメモリ１４１には１ア
ドレスラインの不良ビット数によって分割されたメモリ
マツプが形成され、その各アドレスの記憶場所にはその
アドレスに相当する不良ビット数を有する被測定メモリ
Ｍのアドレスラインのデータがそれぞれのアドレスと共
に記憶される。
ドレスラインの不良ビット数によって分割されたメモリ
マツプが形成され、その各アドレスの記憶場所にはその
アドレスに相当する不良ビット数を有する被測定メモリ
Ｍのアドレスラインのデータがそれぞれのアドレスと共
に記憶される。
従って、不良解析メモリ装置の走査は１回だけで済み、
コンピュータ１５により所定値以上の不良ビット数以上
に相当するフェイルデータメモリ１４１のアドレスだけ
を指定して、そのデータを解析し、予備のメモリセルを
利用して救済ラインを摘出することができるので、コン
ピュータにより不良解析メモリ装置を何回も走査して救
済ラインの摘出を行なう従来技術に較べ、この種のメモ
リ素子ヰ★査を短時間で行なうことができる。
コンピュータ１５により所定値以上の不良ビット数以上
に相当するフェイルデータメモリ１４１のアドレスだけ
を指定して、そのデータを解析し、予備のメモリセルを
利用して救済ラインを摘出することができるので、コン
ピュータにより不良解析メモリ装置を何回も走査して救
済ラインの摘出を行なう従来技術に較べ、この種のメモ
リ素子ヰ★査を短時間で行なうことができる。
以上の説明から明らかなように、この発明によればメモ
リ素子の不良アドレスライン救済のための検査の能率が
著しく改善され、それだけメモリ素子製造の歩留りが向
上する。
リ素子の不良アドレスライン救済のための検査の能率が
著しく改善され、それだけメモリ素子製造の歩留りが向
上する。
第１図はこの発明のメモリ素子検査装置の一実施例の基
本的構成を示すブロック図、第２図はその要部の詳細な
構成を示すブロック図、第３図は従来のメモリ素子検査
装置の一例のブロック図である。 １１・・・・・・メモリテスタ、１２・・・・・・不良
解析メモリ装置、１３・・・・・・フェイルビットカウ
ンタＷｆｉ、１４・・・・・・フェイルアドレスメモリ
装置、Ｍ・・・・・・被測定メモリ素子。
本的構成を示すブロック図、第２図はその要部の詳細な
構成を示すブロック図、第３図は従来のメモリ素子検査
装置の一例のブロック図である。 １１・・・・・・メモリテスタ、１２・・・・・・不良
解析メモリ装置、１３・・・・・・フェイルビットカウ
ンタＷｆｉ、１４・・・・・・フェイルアドレスメモリ
装置、Ｍ・・・・・・被測定メモリ素子。
Claims (1)
- 【特許請求の範囲】 メモリテスタにより検査される被測定メモリ素子の全
アドレスの良、不良の情報を記憶することができる不良
解析メモリ装置と； 被測定メモリ素子の各メモリアドレスラインに何個の不
良が存在するかを記憶するフェイルビットカウンタ装置
と； 所定数以上の不良個数を有するメモリアドレスラインの
情報を記憶することができるフェイルアドレスメモリ装
置と； を備えたことを特徴とするメモリ素子検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61274413A JPS63127499A (ja) | 1986-11-17 | 1986-11-17 | メモリ素子検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61274413A JPS63127499A (ja) | 1986-11-17 | 1986-11-17 | メモリ素子検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63127499A true JPS63127499A (ja) | 1988-05-31 |
Family
ID=17541322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61274413A Pending JPS63127499A (ja) | 1986-11-17 | 1986-11-17 | メモリ素子検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63127499A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02144000A (ja) * | 1988-11-25 | 1990-06-01 | Fujitsu Ltd | メモリデバイス試験装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721000A (en) * | 1980-07-14 | 1982-02-03 | Nec Corp | Memory measuring device |
| JPS5788600A (en) * | 1980-11-21 | 1982-06-02 | Nec Corp | Memory testing device |
| JPS585681A (ja) * | 1981-06-30 | 1983-01-13 | Mitsubishi Electric Corp | 半導体メモリ試験装置 |
| JPS60209999A (ja) * | 1984-04-02 | 1985-10-22 | Hitachi Ltd | Ｉｃメモリの救済方式 |
-
1986
- 1986-11-17 JP JP61274413A patent/JPS63127499A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721000A (en) * | 1980-07-14 | 1982-02-03 | Nec Corp | Memory measuring device |
| JPS5788600A (en) * | 1980-11-21 | 1982-06-02 | Nec Corp | Memory testing device |
| JPS585681A (ja) * | 1981-06-30 | 1983-01-13 | Mitsubishi Electric Corp | 半導体メモリ試験装置 |
| JPS60209999A (ja) * | 1984-04-02 | 1985-10-22 | Hitachi Ltd | Ｉｃメモリの救済方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02144000A (ja) * | 1988-11-25 | 1990-06-01 | Fujitsu Ltd | メモリデバイス試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6477672B1 (en) | Memory testing apparatus | |
| JPH1092195A (ja) | メモリ試験装置 | |
| JPH05205497A (ja) | アレイビルトインセルフテスト（ａｂｉｓｔ）システム、半導体チップのビルトインセルフテストシステム、及びメモリアレイのテスト方法 | |
| JPH0645451A (ja) | 半導体記憶装置 | |
| JPH09318707A (ja) | 半導体メモリ試験方法および装置 | |
| US6934205B1 (en) | Bist for parallel testing of on chip memory | |
| JP3090094B2 (ja) | テスト回路 | |
| KR19990080772A (ko) | 다수개의 메모리 뱅크를 구비하는 반도체 메모리장치의 테스트방법 및 반도체 메모리 테스트 장비 | |
| KR100212599B1 (ko) | 메모리 시험장치 | |
| JPS6123327A (ja) | 集積回路を製造する方法 | |
| JPS63127499A (ja) | メモリ素子検査装置 | |
| JP2865035B2 (ja) | 半導体記憶装置の試験方法 | |
| US5994913A (en) | Method for analyzing defects in a semiconductor | |
| JP2010135030A (ja) | 半導体メモリと半導体メモリの不良解析方法 | |
| KR100328617B1 (ko) | 메모리시험장치 | |
| JP2001357696A (ja) | 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体 | |
| JPH11297094A (ja) | 半導体試験装置 | |
| JPH02202037A (ja) | ウェハスケール集積回路装置の要素回路間配線方法 | |
| JPS5816559B2 (ja) | 半導体記憶装置の検査装置および検査方法 | |
| JPH08306748A (ja) | 半導体素子の検査方法およびそれを用いた半導体製造装置 | |
| JPH0748317B2 (ja) | 半導体メモリ検査方式 | |
| JPH0743840Y2 (ja) | 半導体メモリ | |
| JPH1196793A (ja) | 半導体メモリ試験装置 | |
| KR100331284B1 (ko) | 병렬테스트회로를 갖는 메모리장치 | |
| JPH01179300A (ja) | 半導体装置 |