KR0167598B1 - 반도체 웨이퍼 검사 장치 및 그 방법 - Google Patents

반도체 웨이퍼 검사 장치 및 그 방법 Download PDF

Info

Publication number
KR0167598B1
KR0167598B1 KR1019940037783A KR19940037783A KR0167598B1 KR 0167598 B1 KR0167598 B1 KR 0167598B1 KR 1019940037783 A KR1019940037783 A KR 1019940037783A KR 19940037783 A KR19940037783 A KR 19940037783A KR 0167598 B1 KR0167598 B1 KR 0167598B1
Authority
KR
South Korea
Prior art keywords
mode
inspection
array
scanning
selection
Prior art date
Application number
KR1019940037783A
Other languages
English (en)
Other versions
KR960026515A (ko
Inventor
홍경호
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940037783A priority Critical patent/KR0167598B1/ko
Publication of KR960026515A publication Critical patent/KR960026515A/ko
Application granted granted Critical
Publication of KR0167598B1 publication Critical patent/KR0167598B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 웨이퍼의 공정스텝별 검사에 사용되고 있는 검사장치에 웨이퍼의 다이 검사지역을 임의로 조정할 수 있는 검사방법에 관한 것이다. 본 발명의 방법은 검사 장비의 스캐닝 모드 선택신호에 따라 랜덤 모드 선택시 어레이 모드의 검사지역 할당 프로그램 기억장치로부터의 다수 선택 지역 검사 프로그램과 다수 이미지 기억장치에 기억된 화상정보를 독출하여 웨이퍼 1개 다이내의 다수 지역에 대한 스캐닝을 제어하게 한 것을 특징으로 한다. 본 발명의 반도체 웨이퍼 검사 방법에 의해 랜덤 모드에서 선택된 지역에 대해서만 스캐닝이 수행되어 스캐닝 시간을 단축시킬 수 있고 특히 메모리 셀 주변회로에 대한 원활한 검사가 가능해진다.

Description

반도체 웨이퍼 검사 장치 및 그 방법
제1도는 본 발명이 적용되는 반도체 검사 장치를 나타낸 블록다이어그램.
제2도 (a) 내지 (c)는 본 발명의 검사 방법을 설명하기 위한 웨이퍼의 부분 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 스캐닝부 3 : 스위치 제어기
4 : 랜덤 모드 제어기 5 : 어레이 모드 제어기
6 : 다수 이미지 기억장치 7 : 어레이 선택 프로그램
10 : 다이 11 : 메모리 셀
12 : 주변회로
본 발명은 반도체 웨이퍼의 공정스텝별 검사에 사용되는 있는 검사장치에서 웨이퍼의 다이 검사지역을 임의로 조정할 수 있는 검사방법에 관한 것이다.
일반적으로 웨이퍼 공정은 높은 정확도가 요구된다. 한번의 결함 발생으로 웨이퍼는 완전히 못쓰게 되기 때문에 문제가 발생되자마자 스펙에서 벗어나거나 낮은 수율의 웨이퍼는 즉시 골라내야 한다.
따라서, 웨이퍼가 공정스텝을 지날 때 여러 가지 테스트와 평가를 받아야 한다.
반도체 공정중 베어(bare) 웨이퍼 및 회로패턴을 갖는 웨이퍼의 스텝별 검사에 사용되고 있는 장비로서, KLA, INSPEX, TENCOR등의 메이커에서 제작한 검사장치를 예로 들 수 있다.
여기서 KLA 검사장치의 스캐닝 모드에는 어레이(array) 모드와 랜덤(random) 모드로 이루어지며, 랜덤 모드는 스캐닝 단위가 개개의 다이(die)로써 말 그대로 다이에서 다이로 이동하면서 스캐닝을 실시하여 다이의 페일을 검사한다. 이 검사장치에는 웨이퍼상의 샘플 다이의 전체 이미지와 그에 대한 정보를 기억하는 수단을 구비하고 샘플 다이의 이미지 데이타를 기준으로 다이마다 차례로 스캐닝하여 임계치수 측정등을 위한 비교연산을 수행한다.
그러나 위에 언급한 랜덤 모드에서의 검사 방법은 스캐닝 시간이 오래 걸려 보통 어레이 모드보다 2배 이상의 시간이 소요되는 문제점이 있었다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로, 검사 장비의 랜덤 모드에서 검사 시간을 줄이기 위해 랜덤 모드 제어기를 어레이 모드의 검사지역 할당 프로그램과 결합시켜 웨이퍼 검사지역을 다이 하나 면적에서 다수개 다이 지역으로 임의 조정이 가능한 검사방법을 제공하기 위한 것이다.
이하 본 발명을 첨부 도면에 예시한 실시예에 의거하여 상세히 설명한다.
본 발명의 방법이 적용되는 반도체 검사 시스템은 제1도에 도시된 바와 같이, 웨이퍼의 결함 검출을 위해 광원 및 광학계를 가지고 스캔제어기의 제어를 받는 스캐닝부(1)와, 스캐닝 장치와의 인터페이스 기능을 수행하는 사용자 인터페이스부(2)와, 인터페이스부(2)로부터의 모드 선택 신호 출력상태에 따라 2가지 스캐닝 모드중 어느 하나를 선택하기 위한 스위치 제어기(3)와, 이 스위치 제어기의 스위치(SW1) 선택에 의해 어레이 모드의 다수 지역 선택 프로그램과 연결되게 하여 상기 스캐닝부가 랜덤 모드 동작을 수행하게 하는 랜덤 모드 제어기(4)와, 랜덤 모드에서 다수의 기억된 이미지를 독출할 수 있는 다수 이미지 기억장치(6)와, 상기 스위치(SW1)의 선택으로 어레이 모드 동작 수행을 위한 어레이 모드 제어기(5) 및 다수 어레이 지역 선택을 위한 어레이 선택 프로그램 기억장치(7)를 포함한다.
상기 사용자인터페이스부(2)로부터 출력되는 모드 선택 신호는 상기 스위치 제어기(3)의 스위치(SW1) 구동을 제어하고 신호 레벨에 따라 전술한 랜덤 모드 또는 어레이 모드를 선택하게 만든다.
여기서, 랜덤 모드는 종래 기술에서 설명된 바와 같이, 다이 전체를 검사하지만, 주된 검사 대상은 제2도(a)에서 주변 영역(12)이다. 또한, 어레이 모드는 제2도(a) 및 (b)에 도시된 바와 같이, 종래의 랜덤 모드와 달리, 다이(10) 바람직하게는 다이(10)의 셀 영역(12)을 주된 검사 대상으로 하고, 셀 영역(12)을 전체적으로 검사하지 않고, 부분별로 분할한 다음, 검사가 되어질 부분만을 선택하여 검사를 수행한다.
모드 선택 신호가 하이 레벨인 경우, 스위치 제어기는 스위치(SW1)를 랜덤 모드 제어기(4)로 접속시키고 동시에 다수 이미지 기억장치(6)와 어레이 선택 프로그램 기억장치(7)가 랜덤 모드 제어기(4)로 연결되게 하여 스캐닝부(1)를 제어한다.
한편 모드 선택 신호가 로우 레벨인 경우 스위치 제어기가 스위치 SW1를 어레이 모드 제어기(5)로 접속시키고, 인버터를 통한 신호에 의해 어레이 선택 프로그램 기억장치(7)와 어레이 모드 제어기(5)를 연결시켜 상기 스캐닝부(1)가 어레이 모드에 의해 제어를 받게 된다.
전술한 바와 같이, 랜덤 모드 스캐닝을 사용하는 이유는 예를들어 반도체 메모리의 셀(cell)지역 이외의 주변회로 지역을 검사하기 위한 것이다. 그러나 제2도(a)에서와 같이 종래의 랜덤 모드에서는 검사지역을 1개 다이(10) 영역만을 지정할 수 있으므로 주변회로 지역(12)만을 검사하고 싶어도 하는 수 없이 셀(11) 부분을 포함해야 하고 이에 따라 많은 스캐닝 시간이 필요하게 되는 불합리성을 가지고 있다.
따라서 본 발명의 방법은 랜덤 모드에서 필요한 많은 스캐닝 시간을 줄이기 위해 어레이 모드에서의 검사 지역 선택 프로그램을 랜덤 모드에 연결하여 사용하게 함으로써 시스템 효율 향상을 도모한 것이다.
즉, 어레이 모드에서는 일반적으로 하나의 셀 영역이 7개 구간으로 분할되어, 서로 다른 검사지역을 선택할 수 있다. 이 어레이 모드에서 제2도(b)에 예시한 바와 같이 4개의 검사지역(즉, 어레이 a,b,c 및 d)을 지정했을 때 이 선택된 어레이에 대해서만 일괄적으로 검사를 실시하게 된다.
또한, 본 발명에서의 다수 이미지 기억장치(6)는 위와같은 어레이 모드 검사방법을 랜덤 모드에서 채택, 적용하기 위해서, 종래 1개 검사지역 정보만을 기억하는 대신에 원하는 다수지역의 이미지 정보를 기억한다.
본 실시예에서는 제2도(c)에서와 같이 1개 다이 지역에서 메모리 주변회로 지역을 상하좌우 4곳으로 분할하여 이들의 이미지가 다수 이미지 기억장치(6)에 기억되게 하고 검사시에 기준 이미지로서 독취되게 한다.
본 발명의 방법에 의해 랜덤 모드에서 1개 다이 내의 주변회로 지역에 다수의 검사 지역을 선택하게 되어 원하는 주변회로 지역만을 효율적으로 검사가 가능하다.
이상과 같이 본 발명에 의하면, 종래의 랜덤 모드에서 스캐닝 시간을 단축시킬 수 있고 특히 셀 주변회로에 대한 원활한 검사가 가능해지므로 대량 검사의 생산성 뿐만 아니라 제조 수율을 향상시킬 수 있는 장점이 있다.

Claims (3)

  1. 웨이퍼의 결함 검출을 위해 광원 및 광학계를 가지고 스캔 제어기의 제어를 받는 스캐닝부와, 스캐닝 장치와의 인터페이스 기능을 수행하는 사용자 인터페이스부와, 사용자 인터페이스부로부터의 모드 선택 신호 출력상태에 따라 2가지 스캐닝 모드중 어느 하나를 선택하기 위한 스위치 제어기와, 스위치 제어기의 스위치 선택에 의해 어레이 모드의 다수 검사 지역 선택 프로그램과 연결되게 하여 상기 스캐닝부가 랜덤 모드 동작을 수행하도록 제어하는 랜덤 모드 제어기와, 랜덤 모드에서 다수의 기억된 이미지를 독출할 수 있는 다수 이미지 기억장치와, 상기 스위치의 선택으로 어레이 모드 동작 수행을 위한 어레이 모드 제어기 및 다수 어레이 지역 선택을 위한 어레이 선택 프로그램 기억장치를 포함하여서 된 반도체 웨이퍼 검사 장치.
  2. 제1항에 있어서, 상기 사용자 인터페이스로부터 출력되는 모드 선택신호는 상기 스위치 제어기의 스위치 구동을 제어하고 신호 레벨에 따라 랜덤 모드 또는 어레이 모드를 선택하는 것을 특징으로 하는 반도체 웨이퍼 검사 장치.
  3. 다수개의 다이들의 주변 영역과 셀 영역과 셀 영역의 페일 발생 여부를 검사하는 반도체 웨이퍼 검사 방법으로서, 주변 영역을 검사하는 랜덤 모드 선택시, 주변 영역을 소정개의 구간으로 분할한 다음, 어레이 다수 선택 프로그램을 이용하여 검사를 받아야 할 주변 영역의 구간을 선택한후, 선택된 구간과 미리 다수 이미지 기억장치에 저장되어 있는 상기 선택된 구간에 해당하는 이미지를 비교하여, 페일 여부를 검사하고, 셀 영역을 검사하는 어레이 모드 선택시, 셀 영역을 다수개의 구간으로 분할한 다음, 어레이 다수 선택 프로그램을 이용하여 검사를 받아야 할 셀 영역의 구간을 선택한 후, 선택된 구간과 미리 다수 이미지 기억장치에 저장되어 있는 상기 선택된 구간에 해당하는 이미지를 비교하여, 페일 여부를 검사하는 반도체 웨이퍼의 검사방법.
KR1019940037783A 1994-12-28 1994-12-28 반도체 웨이퍼 검사 장치 및 그 방법 KR0167598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037783A KR0167598B1 (ko) 1994-12-28 1994-12-28 반도체 웨이퍼 검사 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037783A KR0167598B1 (ko) 1994-12-28 1994-12-28 반도체 웨이퍼 검사 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR960026515A KR960026515A (ko) 1996-07-22
KR0167598B1 true KR0167598B1 (ko) 1999-02-01

Family

ID=19404170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037783A KR0167598B1 (ko) 1994-12-28 1994-12-28 반도체 웨이퍼 검사 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR0167598B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274209A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体
CN113013048A (zh) * 2021-02-24 2021-06-22 上海华力集成电路制造有限公司 晶圆缺陷检测方法

Also Published As

Publication number Publication date
KR960026515A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US4761607A (en) Apparatus and method for inspecting semiconductor devices
US5592100A (en) Method for detecting an IC defect using charged particle beam
KR100430174B1 (ko) 로트에 의거하지 않은 집적 회로 제조 방법
US4875002A (en) Method of testing semiconductor wafers
US7113629B2 (en) Pattern inspecting apparatus and method
JPH0540147A (ja) 半導体記憶装置の試験方法
KR0167598B1 (ko) 반도체 웨이퍼 검사 장치 및 그 방법
US6380753B1 (en) Screening method of semiconductor device and apparatus thereof
KR100498496B1 (ko) 자투리 반도체 소자의 검사 방법
KR100243826B1 (ko) 반도체 검사 장치
JPH1144740A (ja) 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板
US6262586B1 (en) Probing method and apparatus utilizing an optimal probing mode
JPH0574909A (ja) ウエハテスト方法
JPH11163062A (ja) 半導体装置及びウエハーテスト方法
US6601201B1 (en) Method and apparatus for displaying test results and recording medium
JPH03174738A (ja) 半導体記憶装置の検査方法
JPH04279041A (ja) パターン欠陥検出方法
JPH09178807A (ja) Ｉｃ検査用オートハンドラ
JP2002313861A (ja) パターン検査装置およびパターン検査方法
KR20010018786A (ko) 반도체 웨이퍼의 취약부 검사방법
KR20040033525A (ko) 반도체 소자의 불량 검출방법
JPS63239836A (ja) ウエハ検査方法
KR960011254B1 (ko) 리페어(Repair) 확인방법
KR970007973B1 (ko) 반도체 공정결함 검사 방법
JPH04241439A (ja) Ｉｃテスト・システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee